JP3593935B2 - バンプ付き配線回路基板の製造方法及びバンプ形成方法 - Google Patents

バンプ付き配線回路基板の製造方法及びバンプ形成方法 Download PDF

Info

Publication number
JP3593935B2
JP3593935B2 JP31966999A JP31966999A JP3593935B2 JP 3593935 B2 JP3593935 B2 JP 3593935B2 JP 31966999 A JP31966999 A JP 31966999A JP 31966999 A JP31966999 A JP 31966999A JP 3593935 B2 JP3593935 B2 JP 3593935B2
Authority
JP
Japan
Prior art keywords
bump
wiring circuit
forming
etching mask
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31966999A
Other languages
English (en)
Other versions
JP2001144412A (ja
Inventor
豊 金田
啓一 内藤
敏浩 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP31966999A priority Critical patent/JP3593935B2/ja
Priority to US09/697,453 priority patent/US6562250B1/en
Priority to TW089122797A priority patent/TW464995B/zh
Priority to KR1020000066235A priority patent/KR100776558B1/ko
Priority to CNB001323911A priority patent/CN1171300C/zh
Publication of JP2001144412A publication Critical patent/JP2001144412A/ja
Priority to US10/403,024 priority patent/US6977349B2/en
Application granted granted Critical
Publication of JP3593935B2 publication Critical patent/JP3593935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高さが一定したバンプを有する配線回路基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子や液晶表示素子などの電子部品素子と配線回路基板とを接続する場合、あるいは多層配線基板の層間を接続する場合、微小バンプ（例えば、バンプ径５０μｍ，バンプ高さ３０μｍ）による接続が広く行われている。
【０００３】
このような大きさのバンプの形成の代表的な方法を図４に示す。
【０００４】
即ち、まず、図４（ａ）に示すように、ポリイミドフィルム４１に銅箔４２が貼り合わされた２層フレキシブル基板４３を用意し、銅箔４２をフォトリソグラフ法によりパターニングして配線回路４４を形成する（図４（ｂ））。
【０００５】
次に、配線回路４４に常法に従ってカバーコート層４５を形成する（図４（ｃ））。例えば、配線回路４４にポリアミック酸層を形成し、フォトリソグラフ法によりパターニングし、イミド化することによりカバーコート層４５を形成することができる。あるいはレジストインクを印刷してもよい。
【０００６】
次に、配線回路４４に対応したポリイミドフィルム４１の領域に、レーザー光を照射してバンプ用孔４６を形成し（図４（ｄ））、そして必要に応じて保護フィルム（図示せず）でカバーコート層４５を覆った後、電解メッキ法によりバンプ用孔４６の底部に露出した配線回路４４上に金属バンプ４７を成長させることにより微小バンプを形成している（図４（ｅ））。
【０００７】
【発明が解決しようとする課題】
しかしながら、レーザー光の照射によりバンプ用孔４６を開口した場合、バンプ用孔４６の底部に付着するスミア量のバラツキにより開口面積がバラつき、その結果、金属バンプ４７の高さにも大きなバラツキが生じるという問題がある。このため、安定したバンプ接続が困難となっている。特に、半導体素子を超音波接続により一括で配線回路に接続することが困難となっている。また、配線回路４４とその上に形成される金属バンプ４７との間の密着強度を改善するために、メッキの前処理が必須となっている。
【０００８】
本発明は、以上の従来の技術の問題を解決しようとするものであり、安定したバンプ接続が可能であり、しかもメッキの前処理のような煩雑な操作が不要なバンプ付き配線回路基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者らは、金属バンプ高さに相当する厚みと配線回路層の層厚とを合算した厚みの金属箔を、金属バンプの厚さに相当する深さまでハーフエッチングすることにより、メッキの前処理のような煩雑な操作を行うことなく均一な高さのバンプを作製することができ、安定したバンプ接続を実現できることを見出し、本発明を完成させるに至った。
【００１０】
即ち、本発明は、配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法において：
（ａ）配線回路の厚さと配線回路に形成すべきバンプの高さと合算した厚みを有する金属箔のバンプ形成面に保護フィルムを積層し、金属箔の配線回路形成面に配線回路形成用エッチングマスクを形成する工程；
（ｂ）配線回路形成用エッチングマスク側から金属箔をハーフエッチングして所期の厚みの配線回路を形成する工程；
（ｃ）配線回路形成用エッチングマスクを除去した後に、配線回路にカバーコート層を設ける工程；
（ｄ）金属箔のバンプ形成面に設けられた保護フィルムを除去した後に、バンプ形成面にバンプ形成用エッチングマスクを形成する工程；
（ｅ）バンプ形成用エッチングマスク側から金属箔をハーフエッチングして所期の高さのバンプを形成する工程；
（ｆ）バンプ形成用エッチングマスクを除去した後に、バンプを埋めるようにポリイミド前駆体層を形成する工程； 及び
（ｇ）ポリイミド前駆体層をエッチバックし、イミド化して所期の厚みの絶縁層を形成する工程
を含んでなることを特徴とする製造方法を提供する。この製造方法では、バンプの形成の前に配線回路が形成される。
【００１１】
また、本発明は、配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法において：
（ａａ）配線回路の厚さと配線回路に形成すべきバンプの高さと合算した厚みを有する金属箔の配線回路形成面に保護フィルムを積層し、金属箔のバンプ形成面にバンプ形成用エッチングマスクを形成する工程；
（ｂｂ）バンプ形成用エッチングマスク側から金属箔をハーフエッチングして所期の高さのバンプを形成する工程；
（ｃｃ）バンプ形成用エッチングマスクを除去した後に、バンプを埋めるようにポリイミド前駆体層を形成する工程；
（ｄｄ）ポリイミド前駆体層をエッチバックし、イミド化して所期の厚みの絶縁層を形成する工程；
（ｅｅ）金属箔の配線回路形成面に設けられた保護フィルムを除去した後に、配線回路形成面に配線回路形成用エッチングマスクを形成する工程；
（ｆｆ）配線回路形成用エッチングマスク側から金属箔をハーフエッチングして所期の厚さの配線回路を形成する工程； 及び
（ｇｇ）配線回路形成用エッチングマスクを除去した後に、配線回路にカバーコート層を設ける工程
を含んでなることを特徴とする製造方法を提供する。この製造方法では、配線回路の形成の前にバンプが形成される。
【００１３】
【発明の実施の形態】
本発明について、図面を参照しながら工程毎に詳細に説明する。
【００１４】
まず、配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法であって、バンプの形成の前に配線回路が形成される製造方法（工程（ａ）〜（ｇ））について図１を参照しながら工程毎に説明する。
【００１５】
工程（ａ）
まず、配線回路１（図中、点線参照）の厚さｔ１と配線回路１に形成すべきバンプ２（図中、点線参照）の高さｔ２とを合算した厚みを有する金属箔３のバンプ形成面３ａに保護フィルム４を積層し、金属箔３の配線回路形成面３ｂに配線回路形成用エッチングマスク５を形成する（図１（ａ））。
【００１６】
配線回路１の厚さｔ１及びバンプ２の高さｔ２については、配線回路基板の使用目的に応じて最適な数値を選択する。例えば、配線回路基板を半導体素子の搭載基板として使用する場合には、配線回路１の厚さｔ１を２０μｍとし、バンプ２の高さｔ２を３０μｍとし、バンプ２の径を５０μｍに設定することができる。
【００１７】
金属箔３としては、配線回路基板の導体層に使用されている材料を使用することができ、好ましくは銅箔を挙げることができる。
【００１８】
配線回路形成用エッチングマスク５は、金属箔３の配線回路形成面３ｂに、レジストインクのスクリーン印刷により形成することができる。あるいは感光性樹脂層やドライフィルムを設け、常法により露光・現像してパターニングすることにより形成することもできる。
【００１９】
工程（ｂ）
次に、配線回路形成用エッチングマスク５側から金属箔３をハーフエッチングして所期の厚さｔ１の配線回路１を形成する（図１（ｂ））。
【００２０】
ハーフエッチング条件（温度、エッチング液組成等）は、金属箔３の材料やエッチングすべき厚み等に応じて適宜選択することができる。
【００２１】
工程（ｃ）
次に、配線回路形成用エッチングマスク５を常法により除去した後に、配線回路１にカバーコート層６を設ける（図１（ｃ））。
【００２２】
カバーコート層６は、カバーコート層用塗料をスクリーン印刷法により形成することができる。あるいは感光性樹脂層やドライフィルムを設け、常法により露光・現像してパターニングすることにより形成することもできる。また、ポリアミック酸等のポリイミド前駆体からなる層を常法により設け、パターニングし、イミド化することにより形成することもできる。
【００２３】
工程（ｄ）
金属箔３のバンプ形成面３ａに設けられた保護フィルム４を常法により除去した後、バンプ形成面３ａにバンプ形成用エッチングマスク７を形成する（図１（ｄ））。
【００２４】
バンプ形成用エッチングマスク７は、金属箔３のバンプ形成面３ａに、レジストインクのスクリーン印刷により形成することができる。あるいは感光性樹脂層やドライフィルムを設け、常法により露光・現像してパターニングすることにより形成することもできる。
【００２５】
工程（ｅ）
バンプ形成用エッチングマスク７側から金属箔３をハーフエッチングして所期の高さｔ２のバンプ２を形成する（図１（ｅ））。
【００２６】
ハーフエッチング条件（温度、エッチング液組成等）は、金属箔３の材料やエッチングすべき厚み等に応じて適宜選択することができる。
【００２７】
なお、ハーフエッチングに先だって、カバーコート層６を保護フィルムで覆ってもよい（図示せず）。
【００２８】
工程（ｆ）
バンプ形成用エッチングマスク７を常法により除去した後、バンプ２を埋めるようにポリイミド前駆体層８を形成する（図１（ｆ））。
【００２９】
バンプ形成用エッチングマスク７の除去の際、カバーコート層６が保護フィルムで覆われている場合には、保護フィルムも同時に除去してもよい。
【００３０】
また、ポリイミド前駆体層８は、ポリアミック酸等を常法により成膜することにより形成することができる。イミド化条件も使用するポリイミド前駆体の種類などに応じて決定することができる。
【００３１】
工程（ｇ）
ポリイミド前駆体層８をエッチバックし、イミド化して所期の厚みｔ３の絶縁層９を形成する。これにより図１（ｇ）に示すバンプ付き配線回路基板が得られる。
【００３２】
次に、配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法であって、配線回路の形成の前にバンプが形成される製造方法（工程（ａａ）〜（ｇｇ））について図２を参照しながら工程毎に説明する。なお、図２において符号で表された構成要素は、図１と同じ符号の構成要素に対応している。
【００３３】
工程（ａａ）
まず、配線回路１（図中、点線参照）の厚さｔ１と配線回路１に形成すべきバンプ２（図中、点線参照）の高さｔ２とを合算した厚みを有する金属箔３の配線回路形成面３ｂに保護フィルム４を積層し、金属箔３のバンプ形成面３ａにバンプ形成用エッチングマスク７を形成する（図２（ａ））。
【００３４】
工程（ｂｂ）
バンプ形成用エッチングマスク７側から金属箔３をハーフエッチングして所期の高さｔ２のバンプ２を形成する（図２（ｂ））。
【００３５】
工程（ｃｃ）
バンプ形成用エッチングマスク７を常法により除去した後、バンプ２を埋めるようにポリイミド前駆体層８を形成する（図２（ｃ））。
【００３６】
工程（ｄｄ）
ポリイミド前駆体層８をエッチバックし、イミド化して所期の厚みｔ３の絶縁層９を形成する（図２（ｄ））。
【００３７】
工程（ｅｅ）
金属箔３の配線回路形成面３ｂに設けられた保護フィルム４を常法により除去した後、配線回路形成面３ｂに配線回路形成用エッチングマスク５を形成する（図２（ｅ））。
【００３８】
工程（ｆｆ）
配線回路形成用エッチングマスク５側から金属箔３をハーフエッチングして所期の厚さｔ１の配線回路１を形成する（図２（ｆ））。
【００３９】
なお、ハーフエッチングに先だって、バンプ２を保護フィルムで覆ってもよい（図示せず）。
【００４０】
工程（ｇｇ）
配線回路形成用エッチングマスク５を常法により除去した後に、配線回路１にカバーコート層６を設ける。これにより図２（ｇ）に示すバンプ付き配線回路基板が得られる。
【００４１】
なお、配線回路形成用エッチングマスク５の除去の際に、バンプ２が保護フィルムで覆われている場合には、保護フィルムも同時に除去してもよい。
【００４２】
図１及び図２で説明したバンプ付き配線回路基板の製造方法を、バンプの形成方法という側面から捉えると、図３に説明するバンプ形成方法を抽出できる。
【００４３】
即ち、配線回路１の厚さｔ１と配線回路１に形成すべきバンプ２の高さｔ２とを合算した厚み（ｔ１＋ｔ２）を有する金属箔３のバンプ形成面３ａにバンプ形成用エッチングマスク７を形成し（図３（ａ））、バンプ形成用エッチングマスク７側から金属箔３を所期のバンプ高さｔ２に相当する深さまでハーフエッチングすることにより、図３（ｂ）に示すように、バンプ２を形成することができる。この場合、バンプ２の形成の後に配線回路１の加工形成を行ってもよく、また、予め配線回路１の加工形成を行った後にバンプ２の形成を行ってもよい。
【００４４】
このようにして得られるバンプの高さは均一となり、配線回路とバンプと合わせた厚みも一定となる。従って、安定的なバンプ接続が可能となる。
【００４５】
【発明の効果】
本発明の製造方法によれば、バンプ強度が安定し、安定したバンプ接続が可能であり、しかもメッキの前処理のような煩雑な操作が不要なバンプ付き配線回路基板を提供できる。特に、集積回路でのバンプ接続を超音波により一括で安定的に接続することができる。
【図面の簡単な説明】
【図１】本発明のバンプ付き配線回路基板の製造方法の工程説明図である。
【図２】本発明のバンプ付き配線回路基板の製造方法の工程説明図である。
【図３】バンプ形成方法の工程説明図である。
【図４】従来のバンプ付き配線回路基板の製造方法の工程説明図である。
【符号の説明】
１ 配線回路、２ バンプ、３ 金属箔、４ 保護フィルム、５ 配線回路形成用エッチングマスク、６ カバーコート層、７ バンプ形成用エッチングマスク、８ ポリイミド前駆体層、９ 絶縁層

Claims (2)

  1. 配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法において、
    （ａ）配線回路の厚さと配線回路に形成すべきバンプの高さと合算した厚みを有する金属箔のバンプ形成面に保護フィルムを積層し、金属箔の配線回路形成面に配線回路形成用エッチングマスクを形成する工程；
    （ｂ）配線回路形成用エッチングマスク側から金属箔をハーフエッチングして所期の厚みの配線回路を形成する工程；
    （ｃ）配線回路形成用エッチングマスクを除去した後に、配線回路にカバーコート層を設ける工程；
    （ｄ）金属箔のバンプ形成面に設けられた保護フィルムを除去した後に、バンプ形成面にバンプ形成用エッチングマスクを形成する工程；
    （ｅ）バンプ形成用エッチングマスク側から金属箔をハーフエッチングして所期の高さのバンプを形成する工程；
    （ｆ）バンプ形成用エッチングマスクを除去した後に、バンプを埋めるようにポリイミド前駆体層を形成する工程； 及び
    （ｇ）ポリイミド前駆体層をエッチバックし、イミド化して所期の厚みの絶縁層を形成する工程
    を含んでなることを特徴とする製造方法。
  2. 配線回路上にバンプが形成されたバンプ付き配線回路基板の製造方法において、
    （ａａ）配線回路の厚さと配線回路に形成すべきバンプの高さと合算した厚みを有する金属箔の配線回路形成面に保護フィルムを積層し、金属箔のバンプ形成面にバンプ形成用エッチングマスクを形成する工程；
    （ｂｂ）バンプ形成用エッチングマスク側から金属箔をハーフエッチングして所期の高さのバンプを形成する工程；
    （ｃｃ）バンプ形成用エッチングマスクを除去した後に、バンプを埋めるようにポリイミド前駆体層を形成する工程；
    （ｄｄ）ポリイミド前駆体層をエッチバックし、イミド化して所期の厚みの絶縁層を形成する工程；
    （ｅｅ）金属箔の配線回路形成面に設けられた保護フィルムを除去した後に、配線回路形成面に配線回路形成用エッチングマスクを形成する工程；
    （ｆｆ）配線回路形成用エッチングマスク側から金属箔をハーフエッチングして所期の厚さの配線回路を形成する工程； 及び
    （ｇｇ）配線回路形成用エッチングマスクを除去した後に、配線回路にカバーコート層を設ける工程
    を含んでなることを特徴とする製造方法。
JP31966999A 1999-11-10 1999-11-10 バンプ付き配線回路基板の製造方法及びバンプ形成方法 Expired - Fee Related JP3593935B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31966999A JP3593935B2 (ja) 1999-11-10 1999-11-10 バンプ付き配線回路基板の製造方法及びバンプ形成方法
US09/697,453 US6562250B1 (en) 1999-11-10 2000-10-27 Method for manufacturing wiring circuit boards with bumps and method for forming bumps
TW089122797A TW464995B (en) 1999-11-10 2000-10-30 Method of manufacturing substrate with bump wiring circuit and method of forming such bump
KR1020000066235A KR100776558B1 (ko) 1999-11-10 2000-11-08 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
CNB001323911A CN1171300C (zh) 1999-11-10 2000-11-09 带有凸点的布线电路基板的制造方法和凸点形成方法
US10/403,024 US6977349B2 (en) 1999-11-10 2003-04-01 Method for manufacturing wiring circuit boards with bumps and method for forming bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31966999A JP3593935B2 (ja) 1999-11-10 1999-11-10 バンプ付き配線回路基板の製造方法及びバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2001144412A JP2001144412A (ja) 2001-05-25
JP3593935B2 true JP3593935B2 (ja) 2004-11-24

Family

ID=18112884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31966999A Expired - Fee Related JP3593935B2 (ja) 1999-11-10 1999-11-10 バンプ付き配線回路基板の製造方法及びバンプ形成方法

Country Status (5)

Country Link
US (2) US6562250B1 (ja)
JP (1) JP3593935B2 (ja)
KR (1) KR100776558B1 (ja)
CN (1) CN1171300C (ja)
TW (1) TW464995B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
KR100652554B1 (ko) 2005-01-07 2006-12-01 재단법인서울대학교산학협력재단 에스아이-범프를 이용한 마더보드 및 그 제조 방법
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
CN1933106B (zh) * 2005-09-12 2010-04-28 中芯国际集成电路制造(上海)有限公司 表面更平整的金凸点的制造方法
US20080116587A1 (en) * 2006-11-16 2008-05-22 Chun Ho Fan Conductor polymer composite carrier with isoproperty conductive columns
TWI375999B (en) 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
CN101221908B (zh) * 2008-01-29 2010-10-13 日月光半导体制造股份有限公司 具有凸块的基板工艺及其结构
CN101989593B (zh) * 2009-07-30 2012-12-12 欣兴电子股份有限公司 封装基板及其制法及封装结构
JP6112843B2 (ja) * 2012-11-30 2017-04-12 敏雄 奥野 電子デバイス検査用コンタクトシートのバンプ付リード形成方法
JP5610039B2 (ja) * 2013-06-10 2014-10-22 株式会社村田製作所 配線基板の製造方法
CN104039086B (zh) * 2014-06-06 2016-11-02 中国航天科技集团公司第九研究院第七七一研究所 一种三维凸点印制电路板及其制作方法
CN110468413A (zh) * 2019-09-10 2019-11-19 四会富仕电子科技股份有限公司 一种金属基表面粗化的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217089A (en) * 1962-06-01 1965-11-09 Control Data Corp Embedded printed circuit
US5055426A (en) * 1990-09-10 1991-10-08 Micron Technology, Inc. Method for forming a multilevel interconnect structure on a semiconductor wafer
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
JPH09321409A (ja) * 1996-05-28 1997-12-12 Hitachi Chem Co Ltd 層間接続フィルムの製造法
JPH1065048A (ja) * 1996-08-20 1998-03-06 Sony Corp キャリア基板の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11312857A (ja) * 1998-04-30 1999-11-09 Hitachi Chem Co Ltd 配線板の製造法およびバンプ付配線基板の製造法
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法

Also Published As

Publication number Publication date
US20030201242A1 (en) 2003-10-30
KR20010051541A (ko) 2001-06-25
CN1171300C (zh) 2004-10-13
JP2001144412A (ja) 2001-05-25
CN1296286A (zh) 2001-05-23
US6977349B2 (en) 2005-12-20
TW464995B (en) 2001-11-21
US6562250B1 (en) 2003-05-13
KR100776558B1 (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
JP3666955B2 (ja) 可撓性回路基板の製造法
WO2000007419A1 (fr) Procede de production d'un substrat souple
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP3339422B2 (ja) 配線基板及びその製造方法
JP3701807B2 (ja) 基板製造方法、及び基板
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
JP3770794B2 (ja) 接続構造体の製造方法
JP3216130B2 (ja) 接続構造体の製造方法
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JPH06177277A (ja) 半導体装置の製造方法
JP4067313B2 (ja) 薄膜多層配線基板の製造方法
JPH0438157B2 (ja)
JPH0450760B2 (ja)
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP2002094206A (ja) プリント配線板及びその製造方法
JPH03116847A (ja) フィルム基板の製造方法
JP2004517500A (ja) 印刷回路の上に接続バンプを生成する方法
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JPH0191493A (ja) 電路形成方法
JPH03237736A (ja) ２層ｔａｂの製造方法
JPH0730233A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees