KR100652554B1 - 에스아이-범프를 이용한 마더보드 및 그 제조 방법 - Google Patents

에스아이-범프를 이용한 마더보드 및 그 제조 방법 Download PDF

Info

Publication number
KR100652554B1
KR100652554B1 KR1020050001536A KR20050001536A KR100652554B1 KR 100652554 B1 KR100652554 B1 KR 100652554B1 KR 1020050001536 A KR1020050001536 A KR 1020050001536A KR 20050001536 A KR20050001536 A KR 20050001536A KR 100652554 B1 KR100652554 B1 KR 100652554B1
Authority
KR
South Korea
Prior art keywords
bump
silicon substrate
motherboard
flip chip
bcb
Prior art date
Application number
KR1020050001536A
Other languages
English (en)
Other versions
KR20060081105A (ko
Inventor
서광석
송생섭
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020050001536A priority Critical patent/KR100652554B1/ko
Priority to US11/302,635 priority patent/US7375428B2/en
Publication of KR20060081105A publication Critical patent/KR20060081105A/ko
Application granted granted Critical
Publication of KR100652554B1 publication Critical patent/KR100652554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 Si-범프를 이용한 마더보드 및 그 제조 방법에 관한 것으로서, 실리콘 기판에서, 플립 칩(패키지 방법 중 하나) 본딩용 범프가 놓일 패드 부분에 보호막을 코팅한 후, 상기 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프를 형성하는 제1 단계; 상기 Si-범프가 형성된 실리콘 기판의 전면을 BCB로 코팅하여 평탄화시키는 제2 단계; 및 상기 Si-범프 위에 코팅된 BCB를 에칭하는 제3 단계를 포함한다. 본 발명에 따르면, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법을 제공할 수 있다.

Description

에스아이-범프를 이용한 마더보드 및 그 제조 방법{.}
도 1은 본 발명의 Si-범프를 이용한 마더보드가 칩과 본딩된 상태의 단면도
도 2는 본 발명의 Si-범프를 이용한 마더보드의 제조 방법을 나타낸 플로우 차트
도 3 내지 도 6는 각각 본 발명의 Si-범프를 이용한 마더보드의 각 제조 공정에 따른 마더보드를 나타낸 도면
도 7은 도 4의 공정에 대응되는 전자현미경 사진
도 8은 도 6의 공정에 대응되는 전자현미경 사진
도 9는 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드의 Si-범프 위에 플립 칩 본딩용 범프를 설치한 상태의 전자 현미경 사진
도 10은 완성된 플립 칩 패키지의 전자 현미경 사진
도 11은 26㎛ 두께의 BCB(BenzoCyloButene)로 코팅되어 있는 20Ω·cm 실리콘 기판에 제작된 50Ω CPW 전송선의 전송 손실에 대한 측정 결과
도 12는 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드에 테스트용 칩을 플립 칩 본딩용 범프로 본딩시켜 제조된 플립 칩 패키지의 S-파라미터의 측정 결과이다.
본 발명은 Si-범프를 이용한 마더보드 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(Coefficient of the thermal expansion)(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법에 관한 것이다.
현재 반도체 패키지(semiconductor package) 분야에서 큰 비중을 차지하는 플립 칩 본딩(flip chip bonding) 기술은 크게 칩이 놓이게 되는 마더보드(Motherboard), 마더보드와 칩의 본딩에 사용되는 본딩용 범프(Bump), 그리고 본딩용 범프를 본딩하는 방법에 관한 기술로 나누어진다. 본 발명은 이 중에서 마더보드에 관한 것이다.
플립 칩 본딩 기술은 기존의 와이어 본딩에 비해서 작은 기생 성분, 낮은 공정 가격, 그리고 높은 생산성 등의 장점이 있다. 그러나, 이러한 플립 칩 본딩 기술을 사용할 때 고려해야 될 많은 이슈들이 있다.
플립 칩 구조의 신뢰도(reliability)를 향상시키기 위해서 마더보드와 칩 사 이의 CTE 일치와 칩 동작시 발생하는 열을 제거해주는 열 경로(Heat path)의 이슈가 고려되어야 한다. 특히 마더보드와 칩 사이의 CTE 일치는 열적 스트레스가 플립 칩 본딩 부분에 집중되기 때문에 매우 중요하다.
또한, 플립 칩 본딩 기술이 고주파수 영역에서 사용될 때에는 마더보드에서 제작되는 전송선의 전송 특성이 우수해야 하고, 마더보드와 칩 사이의 근접 효과가 작아야 하며, 패키지 구조에서 발생하는 기생모드 입사가 억제되어야 한다.
플립 칩 본딩 기술의 이러한 이슈들은 플립 칩 구조의 마더보드 특성성과 관련이 있으므로 마더보드가 매우 중요하다.
현재 플립 칩 본딩용 마더보드로 가장 많이 사용되는 기판은 알루미나 기판(Alumina Substrate)이다. 알루미나 기판은 반절연체 기판이어서 우수한 전송특성을 갖는 전송선을 제작할 수 있으며 알루미나의 CTE(6 ppm/℃)가 칩의 CTE(7 ppm/℃)와 비슷하여 플립 칩 구조의 신뢰도가 아주 우수하다.
그러나 알루미나 기판을 마더보드로 사용할 경우 알루미나의 유전 상수(9.8 정도)가 커서 마더보드와 칩 사이의 근접 효과가 크게 나타나며, 알루미나의 열전도도(30 W/m°K)가 작아 본딩 후 칩 동작시 발생하는 열을 효과적으로 제거할 수 없다. 또한, 알루미나 기판은 반절연체 기판이어서 패키지 구조에서 발생하는 기생모드 입사를 억제할 수 없다.
패키지 구조에서 발생하는 기생모드 입사를 효과적으로 억제하기 위해서 로시한 실리콘 기판을 패키지용 마더보드로 사용하기도 한다. 이 때 로시한 실리콘 기판으로 인한 문제들을 해결하기 위해서 BCB를 로시한 실리콘 기판의 전면(全面) 에 코팅한다. 전면에 코팅된 BCB로 로시한 실리콘 기판 위에서 우수한 전송 특성을 갖는 전송선을 제작할 수 있고, BCB의 작은 유전 상수(2.6 정도)로 인해서 마더보드와 칩 사이의 근접 효과를 줄일 수 있다.
그러나, 로시한 실리콘 기판의 전면에 코팅된 BCB의 CTE(56 ppm/℃)는 칩의 CTE에 비해 매우 커서 마더보드와 칩 사이의 CTE 불일치가 발생하고 이로 인해 플립 칩 본딩 구조의 신뢰도가 떨어진다. 또한, BCB의 낮은 열전도도(0.02 W/m°K)로 인해서 칩 동작시 발생하는 열을 제거해주기가 어려운 문제점이 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명은, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 Si-범프를 이용한 마더보드는, 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 생성된 Si-범프가 형성되어 있는 실리콘 기판; 및 상기 실리콘 기판의 에칭된 부분에 에칭된 깊이만큼 코팅되어, 상기 실리콘 기판을 평탄화시키는 BCB를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 Si-범프를 이용한 마더보드의 제조 방법은, 실리콘 기판에서 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프를 형성하는 제1 단계; 및 상기 실리콘 기판의 에칭된 부분에 유전체를 에칭된 깊이만큼 코팅시켜, 상기 실리콘 기판을 평탄화시키는 제2 단계를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 Si-범프를 이용한 마더보드의 제조 방법은, 실리콘 기판에서, 플립 칩 본딩용 범프가 놓일 패드 부분에 보호막을 코팅한 후, 상기 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프를 형성하는 제1 단계; 상기 Si-범프가 형성된 실리콘 기판의 전면을 BCB로 코팅하여 평탄화시키는 제2 단계; 및 상기 Si-범프 위에 코팅된 BCB를 에칭하는 제3 단계를 포함한다.
이하, 본 발명의 Si-범프를 이용한 마더보드 및 그 제조 방법의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드가 칩과 본딩된 플립 칩 패키지(Flip-chip package)의 단면도이다. 도 2는 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드의 제조 방법을 나타낸 플로우 차트이다. 도 3 내지 도 6은 각각 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드의 각 제조 공정에 따른 마더보드를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)는 Si-범프(122)가 형성되어 있는 실리콘 기판(120) 및 BCB(140)를 포함한다.
도 2 및 도 3을 참조하면, 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)의 제조 방법은, 우선 실리콘 기판(120)에 플립 칩 본딩용 범프(400)가 놓일 패드 부분에 보호막(124)을 코팅한다. 보호막(124)의 재질은 Au로 할 수 있으며, 약 0.1㎛ 높이로 코팅된다(단계 S120).
그 다음, 도 4를 참조하면, 상기 플립 칩 본딩용 범프(400)가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프(122)를 형성한다. 상기 에칭으로는 DRIE(Deep Reactive Ion Etching)을 사용한다(단계 S140).
도 7은 도 4의 공정에 대응되는 전자현미경 사진이다.
Si-범프(122)는 원통의 모양으로서, 그 직경은 60㎛ 정도이고, 높이는 26㎛ 정도가 된다.
상기 실리콘 기판(120)의 특성은, CTE가 3ppm/℃로서 상기 칩(200)의 CTE와 비슷하며, 열 전도율은 150W/cm로서 크다. 또한, 실리콘 기판(120)은 로시한 특성을 가지므로 기생 모드가 입사하는 것을 억제할 수 있다.
또한, Si-범프(122)는 실리콘 기판(120)을 에칭하여 형성된 것이므로, Si-범프(122)의 특성도 실리콘 기판(120)의 특성과 동일하다.
도 2 및 도 5를 참조하면, 단계 S140 다음에는, Si-범프(122)가 형성된 실리콘 기판(120)의 전면을 BCB(140)로 코팅하여 평탄화시킨다. 이 때, Si-범프(122) 윗부분에는 약 1㎛ 정도의 두께를 가진 BCB(140)가 존재하게 된다(단계 S160).
BCB(140)는, 일반적으로 유전층(Dielectric layer)으로 사용되고 있으며, 유전 손실(Dielectric loss)은 손실 탄젠트(loss tangent)가 0.0005로서 아주 작고, 유전 상수도 2.65 정도로서 작다.
도 6을 참조하면, 단계 S160 다음에는, Si-범프(122) 윗부분에 남겨져 있는 BCB(140)를 에칭한다(단계 S180). 상기 에칭시, 보통 RIE 계열의 Oxford 장비를 사용하고 사용하는 Gas로는 SF6 와 O2를 사용한다. 상기 에칭시, Si-범프(122)는 보호막(124)에 의해 에칭되지 않게 된다.
위와 같은 제조 공정으로 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)의 제조가 완성된다.
도 8은 도 6의 공정에 대응되는 전자현미경 사진이다.
다시 도 1을 참조하면, 전송선(300)은 BCB(140) 위에서 Si-범프(122) 상단까지 설치된다. 따라서, 상기 전송선(300)은 로시한(기생 모드가 입사하는 것을 억제하는) 실리콘 기판(120) 위에서도 우수한 전송 특성을 갖게 된다.
즉, 전송선(300)이 단순히 실리콘 기판(120) 위에 설치되는 경우에 전송 손실(Transmission loss)이 크지만, 실리콘 기판(120)에 코팅된 상기 BCB(140) 위에 설치되는 경우는 전송 손실이 작아지게 되는 것이다.
또한, 2.65 정도의 작은 유전 상수를 갖는 BCB(140)에 의해서 근접 효과가 작게 나타난다.
그리고, 본 발명의 일실시예에 따르면 BCB(140)를 사용하였지만, BCB(140) 외에 평탄화 특성이 좋고 스핀 코팅 등의 코팅이 가능한 다른 유전체를 사용할 수 있음은 물론이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)의 Si-범프(122) 위에 플립 칩 본딩용 범프(400)를 설치하고 적정한 온도와 압력을 가해서, 마더보드(100)와 칩(200)을 본딩하여 플립 칩 패키지를 완성시킨다. 도 9는 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)의 Si-범프(122) 위에 플립 칩 본딩용 범프(400)를 설치한 상태의 전자 현미경 사진이고, 도 10은 완성된 플립 칩 패키지의 전자 현미경 사진이다.
플립 칩 본딩용 범프(400)는 RF(Radio Frequency) 대역에서 주로 사용되고 있는 Au와 Sn이 섞여 있다. 플립 칩 본딩용 범프(400)는 적정한 온도와 압력을 가하여 본딩된다.
본딩할 때 열을 가하는데 일반적으로 Au는 녹는점이 1000℃가 넘는다. 그러나 Au에 Sn을 섞어주면 녹는점이 280℃까지 낮아지게 된다. 녹는점을 낮추는 이유는 본딩 온도를 1000℃까지 올릴 수 있는 플립 칩 본딩용 장비도 없고, 반도체는 고열에 심각한 손상을 받을 수 있기 때문에, 본딩하는 온도를 낮추려고 Au와 Sn을 섞어서 플립 칩 본딩용 범프(400)를 제조하는 것이다.
도 1을 참조하면, 칩(200)은 플립 칩 본딩용 범프(400)를 통해 Si-범프(122)와 접촉이 되는데, Si-범프(122)는 그 CTE가 칩(200)의 CTE와 비슷하므로 CTE의 불일치 문제를 해결할 수 있고, 열 전도율이 크기 때문에 칩 작동 중에 발생하는 열을 쉽게 제거할 수 있다.
본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)는 상기 플립 칩 패키지(Flip-Chip package)의 마더보드 뿐만 아니라 BGA(Ball Grid Array)의 마더보드로도 사용될 수 있음은 물론이다.
이하, 본 발명의 일실시예 따른 Si-범프를 이용한 마더보드(100)의 특성에 관한 실험례를 설명한다.
도 11은 26㎛ 두께의 BCB로 코팅되어 있는 20Ω·cm 실리콘 기판에 제작된 50Ω CPW 전송선의 전송 손실에 대한 측정 결과이다. 도 11에서 D는 CPW 전송선의 그라운드와 그라운드 사이의 간격을 나타내며, Transmission Loss는 전송 손실을, Freq는 주파수를 나타낸다.
도 11을 참조하면, 77GHz에서 CPW 전송선의 그라운드와 그라운드 사이의 간격이 100㎛일때 전송 손실이 0.4dB/mm로 아주 우수한 전송 특성을 보였다.
일반적으로 마더보드와 칩 사이의 근접 효과를 줄이기 위해서 필요한 마더보드와 칩 사이의 간격(Air-Gap)이 20㎛ 이상으로 알려져 있는데, Electromagnetic(EM) 시뮬레이션 결과에 따르면 26㎛ BCB 두께는 10㎛의 Air-Gap과 같은 효과를 보여주고 있다.
도 12는 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)에 테스트용 칩(200)을 플립 칩 본딩용 범프(400)로 본딩시켜 제조된 플립 칩 패키지의 S-파라미터를 측정한 측정 결과이다. 도 12에서 Return Loss는 반사 손실, Transmission Loss는 전송 손실, Freq는 주파수를 나타낸다. 또한, Measured는 측 정 결과, Simulated는 시뮬레이션한 결과이다.
도 12를 참조하면, 77GHz의 주파수에서 전송 손실과 반사 손실의 측정 결과는 각각 0.3dB와 10dB로 나타났다. 따라서, 비록 본 발명에서 로시한 Si-범프(122)가 플립칩 본딩용 범프(400)와 직접 연결되었지만 로시한 Si-범프(122)가 고주파수 특성에 크게 영향을 미치지 않았으므로, 본 발명의 일실시예에 따른 Si-범프를 이용한 마더보드(100)는 우수한 전기적 특성을 유지하고 있음을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신 뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법을 제공할 수 있다.

Claims (3)

  1. 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 에칭하여 생성된 Si-범프가 형성되어 있는 실리콘 기판; 및
    상기 실리콘 기판의 에칭된 부분에 에칭된 깊이만큼 코팅되어, 상기 실리콘 기판을 평탄화시키는 BCB를 포함하는 Si-범프를 이용한 마더보드.
  2. 실리콘 기판에서 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 에칭하여 Si-범프를 형성하는 제1 단계; 및
    상기 실리콘 기판의 에칭된 부분에 유전체를 에칭된 깊이만큼 코팅시켜, 상기 실리콘 기판을 평탄화시키는 제2 단계를 포함하는 Si-범프를 이용한 마더보드의 제조 방법.
  3. 실리콘 기판에서, 플립 칩 본딩용 범프가 놓일 패드 부분에 보호막을 코팅한 후, 상기 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 에칭하여 Si-범프를 형성하는 제1 단계;
    상기 Si-범프가 형성된 실리콘 기판의 전면을 BCB로 코팅하여 평탄화시키는 제2 단계; 및
    상기 Si-범프 위에 코팅된 BCB를 에칭하는 제3 단계를 포함하는 Si-범프를 이용한 마더보드의 제조 방법.
KR1020050001536A 2005-01-07 2005-01-07 에스아이-범프를 이용한 마더보드 및 그 제조 방법 KR100652554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050001536A KR100652554B1 (ko) 2005-01-07 2005-01-07 에스아이-범프를 이용한 마더보드 및 그 제조 방법
US11/302,635 US7375428B2 (en) 2005-01-07 2005-12-14 Flip-chip bonding structure using multi chip module-deposited substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001536A KR100652554B1 (ko) 2005-01-07 2005-01-07 에스아이-범프를 이용한 마더보드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060081105A KR20060081105A (ko) 2006-07-12
KR100652554B1 true KR100652554B1 (ko) 2006-12-01

Family

ID=37172198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001536A KR100652554B1 (ko) 2005-01-07 2005-01-07 에스아이-범프를 이용한 마더보드 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7375428B2 (ko)
KR (1) KR100652554B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
US10422430B2 (en) * 2014-12-19 2019-09-24 Tenneco Inc. Multilayer static gasket, distance layer with improved stopper region therefor, and method of construction thereof
US20180376041A1 (en) * 2015-12-24 2018-12-27 Kyocera Corporation Image sensor mounting board and imaging device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896542A (ja) * 1994-09-21 1996-04-12 Mitsubishi Chem Corp バンプディスクの製造法
JPH09321409A (ja) * 1996-05-28 1997-12-12 Hitachi Chem Co Ltd 層間接続フィルムの製造法
JP2001144412A (ja) 1999-11-10 2001-05-25 Sony Chem Corp バンプ付き配線回路基板の製造方法及びバンプ形成方法
KR20050009841A (ko) * 2003-07-18 2005-01-26 삼성테크윈 주식회사 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346857A (en) 1992-09-28 1994-09-13 Motorola, Inc. Method for forming a flip-chip bond from a gold-tin eutectic
US6137125A (en) 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
US6936918B2 (en) * 2003-12-15 2005-08-30 Analog Devices, Inc. MEMS device with conductive path through substrate
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896542A (ja) * 1994-09-21 1996-04-12 Mitsubishi Chem Corp バンプディスクの製造法
JPH09321409A (ja) * 1996-05-28 1997-12-12 Hitachi Chem Co Ltd 層間接続フィルムの製造法
JP2001144412A (ja) 1999-11-10 2001-05-25 Sony Chem Corp バンプ付き配線回路基板の製造方法及びバンプ形成方法
KR20050009841A (ko) * 2003-07-18 2005-01-26 삼성테크윈 주식회사 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
US7375428B2 (en) 2008-05-20
US20070001314A1 (en) 2007-01-04
KR20060081105A (ko) 2006-07-12

Similar Documents

Publication Publication Date Title
KR100538470B1 (ko) 유전체 박막을 이용한 동축선 구조의 전송선 시스템, 그제조 방법 및 그를 이용한 패키지 방법
KR101414057B1 (ko) 매입 관통-비아 인터포저를 갖는 패키지 기판 및 그 제조 방법
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
JP5783307B2 (ja) 半導体装置の製造方法
KR102275890B1 (ko) 보강 프레임을 가진 집적 회로 조립체 및 제조 방법
US5872393A (en) RF semiconductor device and a method for manufacturing the same
US8283764B2 (en) Microelectronic assembly with an embedded waveguide adapter and method for forming the same
US20070075423A1 (en) Semiconductor element with conductive bumps and fabrication method thereof
KR20080085775A (ko) 사이드 바이 사이드 구성을 가진 멀티칩들을 구비하는반도체 디바이스 패키지 및 그 방법
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
US20220336303A1 (en) Semiconductor structure and method of forming
CN103367863A (zh) 一种集成宽频带天线及其制作方法
US20160079138A1 (en) Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
KR100652554B1 (ko) 에스아이-범프를 이용한 마더보드 및 그 제조 방법
US7662665B2 (en) Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
WO2018133057A1 (zh) 晶圆级芯片的封装方法及封装体
TWI527189B (zh) 半導體基板及其製法
KR102687720B1 (ko) 방열기판, 방열기판의 제조방법, 및 이를 포함하는 반도체 집적 장치
KR101191247B1 (ko) Ｆｂｇａ패키지 및 그 제조 방법
US20120223425A1 (en) Semiconductor device and fabrication method thereof
EP4379793A1 (en) Semiconductor packaging substrate, semiconductor packages, and method for manufacturing the semiconductor packaging substrate
US11488931B2 (en) Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
US20180144952A1 (en) Semiconductor package with cantilever pads
TWI588882B (zh) 薄化積體電路裝置與其製作流程
CN115101482A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131106

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee