KR101191247B1 - Ｆｂｇａ패키지 및 그 제조 방법 - Google Patents
Ｆｂｇａ패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101191247B1 KR101191247B1 KR1020100105720A KR20100105720A KR101191247B1 KR 101191247 B1 KR101191247 B1 KR 101191247B1 KR 1020100105720 A KR1020100105720 A KR 1020100105720A KR 20100105720 A KR20100105720 A KR 20100105720A KR 101191247 B1 KR101191247 B1 KR 101191247B1
- Authority
- KR
- South Korea
- Prior art keywords
- interposer
- redistribution
- pad
- layer
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 웨이퍼 레벨 칩 스케일 패키지(WL-CSP)를 실현하는데 적합한 FBGA 패키지 및 그 제조 방법에 관한 것으로, 이를 위하여, 본 발명은, 인터포저의 상부와 하부를 관통하는 비아 홀을 형성하고, 비아 홀을 통해 인터포저의 상부 및 하부를 연결하는 재배선 패드와 확장 패드를 형성하며, 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하고, 칩 패드를 대응하는 상기 확장 패드에 접촉시켜 인터포저 상에 반도체 칩을 접착시키며, 에폭시 몰딩 공정을 실시하여 반도체 칩을 몰딩하고, 재배선 패드에 솔더 볼을 부착시키는 방식으로 FBGA를 구현함으로써, 웨이퍼 레벨 칩 스케일 패키지(WL-CSP)로 실현할 수 있으며, 상부 배선(확장 패드) 부분의 설계 확장성을 확보할 수 있을 뿐만 아니라 FBGA 패키지 제작의 공정 신뢰성을 증진시킬 수 있는 것이다.
Description
본 발명은 FBGA(fine pitch ball grid array) 패키지에 관한 것으로, 더욱 상세하게는 웨이퍼 레벨 칩 스케일 패키지(WL-CSP)를 실현하는데 적합한 FBGA 패키지 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 패키지는 반도체 칩을 외부 환경으로부터 보호해 주는 기능과 반도체 칩이 인쇄회로기판과 전기적으로 원만하게 연결되도록 해 주는 기능을 제공하는데, 와이어 본딩을 이용하는 전통적인 방법에 더하여, 반도체 소자의 저가격화, 소형화, 고성능화, 고신뢰성의 확보 등이 절실하게 요구되고 있는 현재의 추세에 따라, 플립 칩(flip chip), CSP(chip scale package), BGA(ball grid array) 등과 같은 면 배열(area array) 접속 기술을 이용한 진보된 형태의 반도체 패키지가 주류를 형성하고 있다.
여기에서, BGA 패키지는 패키지의 전체 크기가 반도체 칩의 크기와 거의 동일하며, 특히 외부와의 전기적 접속 수단, 예컨대 인쇄회로기판으로의 실장 수단으로서 솔더 볼이 이용됨으로써, 실장 면적이 감소되고 있는 추세에 매우 유용하게 적용될 수 있다.
한편, 고용량의 반도체 모듈을 제공하기 위한 연구가 반도체 패키지 분야에서 광범위하게 진행되고 있는데, 이러한 반도체 칩의 패키지 밀도를 높이기 위한 하나의 수단으로써 일명 칩 스케일 패키지라 불리는 FBGA 패키지가 개발되었으며, 이러한 FBGA 패키지는 BGA의 일종으로서 BGA에 비해 상대적으로 그 크기가 작고 매우 좁은 간격으로 배열된 솔더 볼 어레이를 채용하고 있다.
도 1은 종래의 전형적인 FBGA 패키지의 단면도로서, 종래의 전형적인 FBGA 패키지는 기판(102) 상에 접착 테이프(104)를 통해 반도체 칩(106)이 접착되고, 반도체 칩(106)의 하부 중앙 부분에 위치하는 칩 패드(도시 생략)와 기판(102) 상에 형성된 확장 패드(도시 생략)는 본딩 와이어(108)를 통해 전기적으로 연결되는 구조를 갖는다.
또한, 외부 스트레스로부터의 보호를 위해 반도체 칩(106)은 그 전면이 에폭시 수지 등과 같은 봉지제(110)로 밀봉되어 있으며, 본딩 와이어(108)가 있는 기판(102) 중앙 부분의 캐비티 또한 봉지제로 밀봉되어 있다.
그리고, 기판(102)의 하부에는 본딩 와이어(108)와 전기적으로 연결되는 각각의 솔더 패드(도시 생략)에 솔더 볼(112)들이 부착된다.
그러나, 본딩 와이어를 이용하여 기판과 반도체 칩을 전기적으로 연결시키는 종래의 FBGA 패키지는 와이어 본딩을 필요로 하기 때문에 그 구조적 관점에서 볼 때, 근본적으로 웨이퍼 레벨 CSP가 불가능하다는 문제가 있으며, 이러한 문제는 결국 패키지의 생산성 저하 및 제조 원가 상승을 유발시키는 결과를 초래하게 된다.
본 발명은, 일 관점에 따라, 비아 홀을 통해 하부에 형성된 재배선 패드와 전기적으로 연결되는 확장 패드가 상부에 형성되는 인터포저(interposer)와, 칩 패드가 대응하는 상기 확장 패드에 접촉되는 형태로 상기 인터포저 상에 접착되는 반도체 칩과, 상기 반도체 칩의 전면을 몰딩하는 봉지제와, 상기 재배선 패드에 부착된 솔더 볼을 포함하는 FBGA 패키지를 제공한다.
본 발명은, 다른 관점에 따라, 식각 공정을 실시하여 인터포저(interposer)의 상부와 하부를 관통하는 비아 홀을 형성하는 과정과, 상기 비아 홀을 통해 상기 인터포저의 상부 및 하부를 연결하는 재배선층과 확장층을 패턴 형성하는 과정과, 상기 재배선층과 확장층에 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과, 상기 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하는 과정과, 칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 상기 반도체 칩을 접착시키는 과정과, 에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과, 상기 재배선 패드에 솔더 볼을 부착하는 과정을 포함하는 FBGA 패키지 제조 방법을 제공한다.
또한, 본 발명의 비아 홀을 형성하는 과정은, 제 1 식각 공정을 통해 상기 인터포저의 일부를 선택 제거하여 상기 비아 홀용의 홀 영역을 형성하는 과정과, 제 2 식각 공정을 통해 상기 홀 영역의 하부 일부를 선택 제거하여 상기 비아 홀을 형성하는 과정을 포함할 수 있다.
또한, 본 발명의 제 1 식각 공정은, 1차 포토리소그라피 공정을 실시하여 상기 인터포저의 일측 면에 식각 마스크 패턴을 형성하는 과정과, 상기 식각 마스크 패턴을 식각 장벽층으로 이용하는 1차 식각 공정을 실시하여 상기 인터포저의 일부를 선택적으로 제거함으로써 상기 홀 영역을 형성하는 과정과, 잔류하는 상기 식각 마스크 패턴을 제거하는 과정을 포함할 수 있다.
또한, 본 발명의 제 2 식각 공정은, 2차 포토리스그라피 공정을 실시하여 상기 인터포저의 타측 면에 상기 홀 영역의 하부 일부를 오픈시키는 식각 마스크 패턴을 형성하는 과정과, 상기 식각 마스크 패턴을 식각 장벽층으로 이용하는 2차 식각 공정을 실시하여 상기 홀 영역의 하부 일부를 선택적으로 제거함으로써 상기 비아 홀을 형성하는 과정과, 잔류하는 상기 식각 마스크 패턴을 제거하는 과정을 포함할 수 있다.
또한, 본 발명의 패턴 형성하는 과정은, 재배선층 영역과 확장층 영역을 정의하는 패턴을 갖는 필름 레지스트 패턴을 상기 인터포저의 상부 및 하부에 형성하는 과정과, 상기 재배선층 영역과 확장층 영역에 도전성 물질을 충전하는 과정과, 잔류하는 상기 필름 레지스트 패턴을 제거함으로써, 상기 재배선층과 확장층을 형성하는 과정을 포함할 수 있다.
또한, 본 발명의 솔더 마스크를 형성하는 과정은, 상기 재배선 패드가 형성된 인터포저 면에 솔더 마스크 물질을 형성하는 과정과, 노광 및 현상 공정을 통해 상기 재배선 패드가 형성되지 않는 영역의 솔더 마스크 물질만을 선택 제거하여 상기 솔더 마스크를 형성하는 과정을 포함할 수 있다.
또한, 본 발명의 제조 방법은, 상기 절연막 상에 시드 금속막을 형성하는 과정과, 상기 패턴 형성하는 과정을 진행한 후 상기 시드 금속막을 제거하는 과정을 더 포함할 수 있다.
본 발명은, 인터포저의 상부와 하부를 관통하는 비아 홀을 형성하고, 비아 홀을 통해 인터포저의 상부 및 하부를 연결하는 재배선 패드와 확장 패드를 형성하며, 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하고, 칩 패드를 대응하는 상기 확장 패드에 접촉시켜 인터포저 상에 반도체 칩을 접착시키며, 에폭시 몰딩 공정을 실시하여 반도체 칩을 몰딩하고, 재배선 패드에 솔더 볼을 부착시키는 방식으로 FBGA를 구현함으로써, 웨이퍼 레벨 칩 스케일 패키지(WL-CSP)로 실현할 수 있을 뿐만 아니라 이를 통해 생산성 향상 및 제조 원가 절감의 효과를 기대할 수 있으며, 또한 상부 배선(확장 패드) 부분의 설계 확장성을 확보할 수 있을 뿐만 아니라 FBGA 패키지 제작의 공정 신뢰성을 증진시킬 수 있다.
도 1은 종래의 전형적인 FBGA 패키지의 단면도,
도 2는 본 발명의 실시 예에 따른 FBGA 패키지의 단면도,
도 3a 내지 3o는 본 발명의 실시 예에 따라 FBGA 패키지를 제조하는 주요 과정을 도시한 공정 순서도.
도 2는 본 발명의 실시 예에 따른 FBGA 패키지의 단면도,
도 3a 내지 3o는 본 발명의 실시 예에 따라 FBGA 패키지를 제조하는 주요 과정을 도시한 공정 순서도.
본 발명의 기술요지는, 본딩 와이어를 이용하여 기판과 반도체 칩을 전기적으로 연결시키는 전술한 종래의 FBGA 패키지와는 달리, 인터포저의 상부와 하부를 관통하는 비아 홀을 형성하고, 비아 홀을 통해 인터포저의 상부 및 하부를 연결하는 재배선 패드와 확장 패드를 형성하며, 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하고, 칩 패드를 대응하는 상기 확장 패드에 접촉시켜 인터포저 상에 반도체 칩을 접착시키며, 에폭시 몰딩 공정을 실시하여 반도체 칩을 몰딩하고, 재배선 패드에 솔더 볼을 부착시킨다는 것으로, 본 발명은 이러한 기술적 수단을 통해 종래 방식에서의 문제점들을 효과적으로 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
도 2는 본 발명의 실시 예에 따른 FBGA 패키지의 단면도로서, 본 실시 예의 FBGA 패키지는 큰 구조적 관점에서 볼 때, 인터포저(202)(예컨대, 실리콘 인터포저(silicon interposer)), 반도체 칩(218) 및 솔더 볼(222) 등을 포함한다.
도 2를 참조하면, 인터포저(202)에는 그 하부(솔더 볼(222)의 부착 부분)와 상부(반도체 칩(218)의 접착 부분)를 관통하는 비아 홀이 형성되어 있으며, 그 형태는 상대적으로 넓은 홀 영역과 상대적으로 좁은 홀 영역으로 이루어지는데, 넓은 홀 영역의 측벽에는 도전층 물질이 형성되어 그 일측이 재배선 패드(212a1)로 연결되고, 좁은 홀 영역은 도전층 물질로 매립되어 확장 패드(212b1)로 연결됨으로써, 재배선 패드(212a1) - 도전층 물질 - 확장 패드(212b1)가 전기적으로(또는 물리적으로) 연결되는 구조를 갖는다. 그리고, 그 측벽을 따라 도전층 물질이 형성된 넓은 홀 영역의 내부는 솔더 마스크(214)로 매립된다.
여기에서 비아 홀은, 예컨대 포토리스그라피 공정과 식각 공정을 통해 형성할 수 있고, 재배선 패드(212a1)와 혹장 패드(212b1)는, 예컨대 전기 도금 공정 또는 무전해 도금 공정을 통해 동시에 형성할 수 있으며, 이러한 재배선 패드(212a1)와 확장 패드(212b1)는 베리어 층으로 기능하는 제 1 도금 물질(예컨대, Ni 등)과 솔더의 젖음성 확보 및 산화 방지를 위한 제 2 도금 물질(예컨대, Au 등)을 더 포함할 수 있다. 이때, 제 2 도금 물질은, 예컨대 팔라듐 등으로 대체 사용할 수 있다.
그리고, 전기적으로(또는 물리적으로) 서로 연결되는 재배선 패드(212a1) - 도전층 물질 - 확장 패드(212b1)는, 예컨대 전기 도금 공정 또는 무전해 도금 공정을 통해 동시에 형성될 수 있으며, 재배선 패드(212a1)에는 솔더 볼(222)이 부착되고, 확장 패드(212b1)에는 반도체 칩(218)의 칩 패드(216)가 물리적으로 접촉(또는 부착)된다.
즉, 인터포저(202)의 상단에는 칩 패드(216)가 대응하는 확장 패드(212b1)에 접촉되는 형태로 하여, 예컨대 ACF(anisotropic conductive film) 등과 같은 이방성 도전 필름을 통해 반도체 칩(218)이 접착되며, 반도체 칩(218)은 외부의 스트레스로부터 보호하기 위해 EMC(EPOXY MOLD COMPOUND) 등과 같은 봉지제(220)에 의해 그 전면이 밀봉(몰딩)된다.
또한, 인터포저(202)의 하부에 임의의 패턴 형태로 형성된 각 재배선 패드(212a1)에는 솔더 볼(222)들이 부착되며, 각 재배선 패드(212a1) 사이에는 솔더 마스크(214)가 형성되어 있다. 여기에서, 재배선 패드(212a1)는 솔더 볼 패드로서 정의될 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 발명의 FBGA 패키지를 제조하는 일련의 과정에 대하여 도 3을 참조하여 상세하게 설명한다.
도 3a 내지 3o는 본 발명의 실시 예에 따라 FBGA 패키지를 제조하는 주요 과정을 도시한 공정 순서도이다.
도 3a를 참조하면, 기 설정된 두께(예컨대, 200 - 400㎛)의 인터포저 웨이퍼를 준비하고, 포토리소그라피 공정(예컨대, 포토레지스트 물질 도포, 노광, 현상 등)을 실시함으로써, 일 예로서 도 3b에 도시된 바와 같이, 인터포저(202)의 상부에 임의의 패턴을 갖는 식각 마스크 패턴(204)을 형성한다.
다음에, 식각 마스크 패턴(204)을 식각 장벽층으로 하는 식각 공정(예컨대, 실리콘 딥 에처(etcher)를 이용한 딥 반응성 이온 식각(deep RIE) 공정 등)을 통해 인터포저(202)의 일부를 선택 제거하고, 이후 잔류하는 식각 마스크 패턴을 제거(스트리핑)함으로써, 일 예로서 도 3c에 도시된 바와 같이, 비아 홀용의 넓은 홀 영역(A)을 형성한다.
다시, 포토리소그라피 공정(예컨대, 포토레지스트 물질 도포, 노광, 현상 등)을 실시함으로써, 일 예로서 도 3d에 도시된 바와 같이, 넓은 홀 영역(A)이 형성되지 않은 인터포저(202)의 타측 면에 넓은 홀 영역(A)의 하부 일부를 오픈시키는 식각 마스크 패턴(206)을 형성한다.
이어서, 식각 마스크 패턴(206)을 식각 장벽층으로 하는 식각 공정을 통해 넓은 홀 영역(A)의 하부 일부를 선택 제거한 후 잔류하는 식각 마스크 패턴을 제거함으로써, 일 예로서 도 3e에 도시된 바와 같이, 넓은 홀 영역(A)과 좁은 홀 영역(B)으로 된 비아 홀을 형성하며, 이후 옥시데이션 공정을 실시하여 절연막으로서 기능하는 박막의 실리콘 산화막(SiO2)을 비아 홀을 포함하는 인터포저(202)의 전면에 형성한다.
그리고, 예컨대 스퍼터링 공정 또는 무전해 도금 공정 등을 실시함으로써, 일 예로서 도 3f에 도시된 바와 같이, 비아 홀을 포함하는 인터포저의 전면 및 비아 홀의 내부에 시드 금속막(208)을 형성한다. 여기에서 시드 금속막(208)으로는, 예컨대 Cu, Ni, Al, Au 등이 이용될 수 있다.
다음에, DFR(dry film resist) 패터닝 공정을 실시함으로써, 일 예로서 도 3g에 도시된 바와 같이, 인터포저(202)의 양측(상부 및 하부) 면에 재배선층 영역(C)과 확장층 영역(D)을 정의하는 건식 필름 레지스트 패턴(210)을 형성한다.
이어서, 전기 도금 공정 또는 무전해 도금 공정을 실시하여 재배선층 영역(C)과 확장층 영역(D)에 도전성 물질을 충전함으로써, 일 예로서 도 3h에 도시된 바와 같이, 비아 홀을 통해 전기적으로(또는 물리적으로) 서로 연결되는 재배선층(212a)과 확장층(212b)을 형성한다. 여기에서, 재배선층(212a)과 확장층(212b)으로는, 예컨대 Cu, Al, Au 등을 이용할 수 있다.
그리고, 인터포저(202)의 양측 면에 대해 CMP 공정을 실시하고, 예컨대 NaOH 용액을 이용하는 식각 공정을 실시함으로써, 일 예로서 도 3i에 도시된 바와 같이, 건식 필름 레지스트 패턴(210)을 제거한다. 여기에서, 무전해 도금 공정 후에 CMP 공정을 실시하는 것은 도금 공정을 통해 두께 및 균일도(uniformity) 확보가 어렵기 때문에 CMP 공정을 통해 도금 물질(재배선층 및 확장층)을 목표 두께로 균일하게 형성하기 위해서이다.
다시, 예컨대 습식 식각 공정을 실시함으로써, 일 예로서 도 3j에 도시된 바와 같이, 재배선층(212a)과 확장층(212b) 이외의 영역에 잔류하는 시드 금속막(208)을 제거한다.
다음에, 무전해 도금 공정, 예컨대 솔더의 젖음성 확보를 위한 도금 물질과 산화 방지를 위한 도금 물질을 순차 도금하는 무전해 도금 공정을 실시함으로써, 일 예로서 도 3k에 도시된 바와 같이, 재배선층(212a)과 확장층(212b)을 재배선 패드(212a1)와 확장 패드(212b1)로 전환시킨다. 여기에서, 솔더의 젖음성 확보를 위한 도금 물질로는, 예컨대 Ni 등을 이용할 수 있고, 산화 방지를 위한 도금 물질로는, 예컨대 Cu 등을 이용할 수 있다.
이어서, 예컨대 스프레이, 스핀 코팅 등과 같은 공정을 실시하여 재배선 패드(212a1)가 형성된 인터포저(202) 상에 솔더 마스크 물질을 도포하고, 노광/현상 공정과 큐어링(curing) 공정 등을 실시하여 솔더 마스크 물질의 일부를 선택적으로 제거함으로써, 일 예로서 도 3l에 도시된 바와 같이, 비아 홀 내부를 매립하면서 재배선 패드(212a1)의 상부만을 오픈시키는 패턴을 갖는 솔더 마스크(214)를 형성한다.
그리고, 반도체 칩(218)의 칩 패드(216)가 대응하는 확장 패드(212b1)에 접촉되도록 정렬한 후, 예컨대 ACF 등과 같은 이방성 도전 필름을 이용하는 접착 공정을 실시함으로서, 일 예로서 도 3m에 도시된 바와 같이, 인터포저(202) 상에 반도체 칩(218)을 접착시킨다.
이후, 예컨대 에폭시 몰딩 공정을 실시함으로써, 일 예로서 도 3n에 도시된 바와 같이, 인터포저(202) 상에 접착된 반도체 칩(218) 전체를 완전히 매립하는 형태로 EMC 등과 같은 봉지제(220)를 형성한다.
마지막으로, 각 재배선 패드(212a1)상에 솔더 볼을 정렬시킨 후 리플로우 공정 등을 실시함으로써, 일 예로서 도 3o에 도시된 바와 같이, 각 재배선 패드(212a1) 상에 솔더 볼(222)을 부착시킨다. 여기에서, 재배선 패드(212a1)는 솔더 볼 패드로서 정의될 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
202 : 인터포저 208 : 시드 금속막
212a1 : 재배선 패드 212b1 : 확장 패드
214 : 솔더 마스크 216 : 칩 패드
218 : 반도체 칩 220 : 봉지제
222 : 솔더 볼
212a1 : 재배선 패드 212b1 : 확장 패드
214 : 솔더 마스크 216 : 칩 패드
218 : 반도체 칩 220 : 봉지제
222 : 솔더 볼
Claims (25)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 식각 공정을 통해 인터포저(interposer)의 일부를 선택 제거하여 비아 홀용의 홀 영역을 형성하는 과정과,
포토리스그라피 공정을 실시하여 상기 인터포저의 타측 면에 상기 홀 영역의 하부 일부를 오픈시키는 식각 마스크 패턴을 형성하는 과정과,
상기 식각 마스크 패턴을 식각 장벽층으로 이용하는 제 2 식각 공정을 실시하여 상기 홀 영역의 하부 일부를 선택적으로 제거함으로써 상기 비아 홀을 형성하는 과정과,
잔류하는 상기 식각 마스크 패턴을 제거하는 과정과,
상기 비아 홀을 통해 상기 인터포저의 상부 및 하부를 연결하는 재배선층과 확장층을 패턴 형성하는 과정과,
상기 재배선층과 확장층에 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과,
상기 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하는 과정과,
칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 반도체 칩을 접착시키는 과정과,
에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과,
상기 재배선 패드에 솔더 볼을 부착하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 식각 공정을 실시하여 인터포저(interposer)의 상부와 하부를 관통하는 비아 홀을 형성하는 과정과,
재배선층 영역과 확장층 영역을 정의하는 패턴을 갖는 필름 레지스트 패턴을 상기 인터포저의 상부 및 하부에 형성하는 과정과,
상기 재배선층 영역과 확장층 영역에 도전성 물질을 충전하는 과정과,
잔류하는 상기 필름 레지스트 패턴을 제거함으로써, 재배선층과 확장층을 형성하는 과정과,
상기 재배선층과 확장층에 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과,
상기 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하는 과정과,
칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 반도체 칩을 접착시키는 과정과,
에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과,
상기 재배선 패드에 솔더 볼을 부착하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 제 13 항에 있어서,
상기 필름 레지스트 패턴은,
건식 필름 레지스트 패턴인
FBGA 패키지 제조 방법.
- 제 13 항에 있어서,
상기 도전성 물질의 충전은,
전기 도금 공정 또는 무전해 도금 공정으로 수행되는
FBGA 패키지 제조 방법.
- 제 13 항에 있어서,
상기 필름 레지스트 패턴을 제거하는 과정은,
상기 도전성 물질을 목표 두께로 균일하게 형성하기 위한 CMP 공정을 실시하는 과정과,
상기 필름 레지스트 패턴을 스트립하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 제 16 항에 있어서,
상기 필름 레지스트 패턴은,
NaOH 용액을 이용하여 제거되는
FBGA 패키지 제조 방법.
- 식각 공정을 실시하여 인터포저(interposer)의 상부와 하부를 관통하는 비아 홀을 형성하는 과정과,
상기 비아 홀을 통해 상기 인터포저의 상부 및 하부를 연결하는 재배선층과 확장층을 패턴 형성하는 과정과,
상기 재배선층과 확장층에 베리어 층 기능을 위한 제 1 도금 물질과 솔더의 젖음성 확보 및 산화 방지를 위한 제 2 도금 물질을 포함하는 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과,
상기 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하는 과정과,
칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 반도체 칩을 접착시키는 과정과,
에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과,
상기 재배선 패드에 솔더 볼을 부착하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 제 18 항에 있어서,
상기 도금 물질의 도금은,
무전해 도금 공정을 통해 실시되는
FBGA 패키지 제조 방법.
- 제 18 항에 있어서,
상기 제 1 도금 물질은 Ni이고,
상기 제 2 도금 물질은 Au인
FBGA 패키지 제조 방법.
- 식각 공정을 실시하여 인터포저(interposer)의 상부와 하부를 관통하는 비아 홀을 형성하는 과정과,
상기 비아 홀을 통해 상기 인터포저의 상부 및 하부를 연결하는 재배선층과 확장층을 패턴 형성하는 과정과,
상기 재배선층과 확장층에 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과,
상기 재배선 패드가 형성된 인터포저 면에 솔더 마스크 물질을 형성하는 과정과,
노광 및 현상 공정을 통해 상기 재배선 패드가 형성되지 않는 영역의 솔더 마스크 물질만을 선택 제거하여 솔더 마스크를 형성하는 과정과,
칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 반도체 칩을 접착시키는 과정과,
에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과,
상기 재배선 패드에 솔더 볼을 부착하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 식각 공정을 실시하여 인터포저(interposer)의 상부와 하부를 관통하는 비아 홀을 형성하는 과정과,
상기 인터포저의 전면에 박막의 절연막을 형성하는 과정과,
상기 비아 홀을 통해 상기 인터포저의 상부 및 하부를 연결하는 재배선층과 확장층을 패턴 형성하는 과정과,
상기 재배선층과 확장층에 도금 물질을 도금하여 확장 패드와 재배선 패드로 전환시키는 과정과,
상기 재배선 패드가 형성된 인터포저 면의 재배선 패드 이외 영역에 솔더 마스크를 형성하는 과정과,
칩 패드를 대응하는 상기 확장 패드에 접촉시켜 상기 인터포저 상에 반도체 칩을 접착시키는 과정과,
에폭시 몰딩 공정을 실시하여 상기 반도체 칩을 몰딩하는 과정과,
상기 재배선 패드에 솔더 볼을 부착하는 과정
을 포함하는 FBGA 패키지 제조 방법.
- 제 22 항에 있어서,
상기 절연막은,
옥시데이션 공정을 통해 형성되는 실리콘 산화막인
FBGA 패키지 제조 방법.
- 제 22 항에 있어서,
상기 제조 방법은,
상기 절연막 상에 시드 금속막을 형성하는 과정과,
상기 패턴 형성하는 과정을 진행한 후 상기 시드 금속막을 제거하는 과정
을 더 포함하는 FBGA 패키지 제조 방법.
- 제 24 항에 있어서,
상기 시드 금속막은,
스퍼터링 공정 또는 무전해 도금 공정을 통해 형성되는
FBGA 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100105720A KR101191247B1 (ko) | 2010-10-28 | 2010-10-28 | Ｆｂｇａ패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100105720A KR101191247B1 (ko) | 2010-10-28 | 2010-10-28 | Ｆｂｇａ패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120044447A KR20120044447A (ko) | 2012-05-08 |
| KR101191247B1 true KR101191247B1 (ko) | 2012-10-16 |
Family
ID=46264218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100105720A KR101191247B1 (ko) | 2010-10-28 | 2010-10-28 | Ｆｂｇａ패키지 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101191247B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101411813B1 (ko) * | 2012-11-09 | 2014-06-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9070667B2 (en) | 2013-02-27 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Peripheral electrical connection of package on package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740964B2 (en) | 2000-11-17 | 2004-05-25 | Oki Electric Industry Co., Ltd. | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device |
| US7415762B2 (en) | 2004-06-30 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Interposer, method of fabricating the same, and semiconductor device using the same |
-
2010
- 2010-10-28 KR KR1020100105720A patent/KR101191247B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740964B2 (en) | 2000-11-17 | 2004-05-25 | Oki Electric Industry Co., Ltd. | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device |
| US7415762B2 (en) | 2004-06-30 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Interposer, method of fabricating the same, and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120044447A (ko) | 2012-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10797024B2 (en) | System-in-package with double-sided molding | |
| US7812434B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
| US8178964B2 (en) | Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same | |
| US8178963B2 (en) | Wafer level package with die receiving through-hole and method of the same | |
| US7459729B2 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| US7763494B2 (en) | Semiconductor device package with multi-chips and method of the same | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US8216918B2 (en) | Method of forming a packaged semiconductor device | |
| US20080237828A1 (en) | Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same | |
| US20080157358A1 (en) | Wafer level package with die receiving through-hole and method of the same | |
| US20140264914A1 (en) | Chip package-in-package and method thereof | |
| US20080083980A1 (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the same | |
| KR20080077934A (ko) | 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법 | |
| KR20080052491A (ko) | 멀티-칩 패키지 구조 및 그 제조 방법 | |
| US20080230884A1 (en) | Semiconductor device package having multi-chips with side-by-side configuration and method of the same | |
| US20080251908A1 (en) | Semiconductor device package having multi-chips with side-by-side configuration and method of the same | |
| US20080197478A1 (en) | Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same | |
| US8176628B1 (en) | Protruding post substrate package structure and method | |
| KR20090004775A (ko) | 반도체 장치 패키지용의 인터커넥팅 구조물 및 그 방법 | |
| US20080197480A1 (en) | Semiconductor device package with multi-chips and method of the same | |
| US11335643B2 (en) | Embedded ball land substrate, semiconductor package, and manufacturing methods | |
| KR101191247B1 (ko) | Ｆｂｇａ패키지 및 그 제조 방법 | |
| US8183683B1 (en) | Semiconductor device and fabricating method thereof | |
| US20070281393A1 (en) | Method of forming a trace embedded package | |
| JP4921645B2 (ja) | ウエハレベルｃｓｐ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |