JPH0730233A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JPH0730233A
JPH0730233A JP17515693A JP17515693A JPH0730233A JP H0730233 A JPH0730233 A JP H0730233A JP 17515693 A JP17515693 A JP 17515693A JP 17515693 A JP17515693 A JP 17515693A JP H0730233 A JPH0730233 A JP H0730233A
Authority
JP
Japan
Prior art keywords
plating layer
solder
resist
layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17515693A
Other languages
English (en)
Inventor
Kenji Goto
謙二 後藤
Iwao Motohashi
巖 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17515693A priority Critical patent/JPH0730233A/ja
Publication of JPH0730233A publication Critical patent/JPH0730233A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 電解はんだめっき層へのアタックが最小限に
抑制され信頼性の高い接合を達成し得る予備はんだ付き
プリント配線板の製造方法の提供。 【構成】 絶縁性基板上に所要の回路7をパターンニン
グする工程と、前記回路パターンニングした面に電解は
んだめっき層5を選択的に被着形成する工程と、前記電
解はんだめっき層上に錫めっき層6を成長させ、このめ
っき層をエッチングレジストとし、露出している導体層
を選択エッチングしパターンを形成する工程、この回路
パターン面上に錫めっき層を成長させる工程と、回路パ
ターン部にレジストをマスキングする工程と、前記レジ
ストマスキングした領域外の露出している電解めっき層
を除去する工程と、前記レジストマスクを除去した後、
ソルダーレジスト処理、残存している電解はんだめっき
層のヒュージング処理を行う工程とを具備する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント配線板の製造方
法に係り、特にパッドピッチが 0.4mm程度以下の実装用
パッドを有するプリント配線板の製造方法に関する。
【0002】
【従来の技術】電子機器類の軽量化もしくはコンパクト
化を目的として、回路機構の小形化なども図られてい
る。たとえば、プリント配線板面に所要の電子部品を実
装して成る実装回路装置(実装回路ユニット)が、各種
の電子機器類で広く実用に供されつつあり、またこのた
めに、高密度プリント配線板の開発も進められている。
【0003】ところで、前記実装用の高密度プリント配
線板の製造方法としては、次のような手段が知られてい
る。
【0004】(a)選択エッチングによって実装用パッド
を含む導体回路パターン形成し、さらにソルダーレジス
トをコーティングした後、所要の実装用パッドから給電
用めっきリードを引き出し、前記所要の実装用パッド面
上にのみ、選択的に電解はんだ層を析出させるプリント
配線板の製造方法。
【0005】(b)絶縁性基板面上の銅箔面に、実装用パ
ッドを含む所要の回路パターンをパターンニングし、こ
のパターンニングした面に電解はんだめっき層を被着形
成して、この電解はんだめっき層をエッチングレジスト
とし、露出している銅箔を選択エッチングして実装用パ
ッドを含む所要の回路パターンを形成した後、少なくと
も実装用パッドを含む所定の回路パターン部をマスキン
グし、露出する電解はんだめっき層を除去する一方、前
記マスクの除去および電解はんだめっき層のヒュージン
グ処理を行うプリント配線板の製造方法。
【0006】これらの製造方法で製造されたプリント配
線板は、いずれも実装用(接続用)パッド面に、予め接
続に要するはんだ層が被着形成されているため、たとえ
ばクリームはんだをスクリーン印刷し、選択的に被着を
行う手段に較べて、厚さ(高さ)が比較的一様で、また
はんだブリッジもなく、実用的に関心がもたれている。
【0007】
【発明が解決しようとする課題】しかし、上記実装用プ
リント配線板の製造方法には、実用上次のような問題が
ある。すなわち、面実装用プリント配線板においては、
回路機構の小形化などに対応しての高密度配線化、実装
用パッドの狭ピッチ化などが要求されている。たとえば
実装用パッドの狭ピッチ化については、パッドピッチが
0.4mm, 0.3mmなどと狭ピッチ化する傾向にある。そし
て、前記の部分はんだめっき法やはんだ剥離法を利用す
るプリント配線板の製造方法の場合は、たとえばホット
・エヤー・レベリング法などと異なり、ある程度実装用
パッドの狭ピッチ化に対応できるが、作業条件や環境汚
染など考慮するとなお問題がある。すなわち、部分的な
電解はんだめっき層の除去などに当たり、用いるマスク
の現像処理およびマスクの剥離処理などに塩素系有機溶
剤を用いずに、たとえば水溶性ドライフィルムをマスク
(レジスト)材としたとき、このレジストを剥離するた
め使用する剥離液、たとえば苛性ソーダ液によって、電
解はんだめっき層がアタックされ、錫−鉛系の組成バラ
ンスが崩れ、実装・接続において十分な接合強度が得ら
れない場合がしばしば起こる。つまり、レジストの剥離
液などとして、たとえば苛性ソーダ液など使用し、環境
汚染の解消(回避)などに対応した場合、結果的に、製
造されたプリント配線板は、面実装型回路装置の構成に
おいて、信頼性に支障を及ぼす恐れがある。
【0008】本発明は上記事情に対処してなされたもの
で、苛性ソーダ液などをレジストの剥離液としたとき
も、電解はんだめっき層へのアタックが最小限に抑制さ
れ、組成的なバランスの保持によって信頼性の高い接合
を達成し得る実装用パッドを備えたプリント配線板の製
造方法の提供を目的とする。
【0009】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、絶縁性基板の主面に一体的に配設さ
れた導体層面に実装用パッドを含む所要の回路パターン
をパターンニングする工程と、前記回路パターンニング
した面に電解はんだめっき層を選択的に被着形成する工
程と、前記被着形成した電解はんだめっき層上に錫めっ
き層を成長させ、このめっき層をエッチングレジストと
し、露出している導体層を選択エッチングし、実装用パ
ッドを含む所要の回路パターンを形成する工程、もしく
は前記前記被着形成した電解はんだめっき層をエッチン
グレジストとし、露出している導体層を選択エッチング
し、面実装用パッドを含む所要の回路パターンを形成し
た後、この回路パターン面上に錫めっき層を成長させる
工程と、前記形成した少なくとも実装用パッドなどの被
はんだ付け部を含む回路パターン部にレジストをマスキ
ングする工程と、前記レジストマスキングした領域外の
露出している錫めっき層および電解はんだめっき層を除
去する工程と、前記レジストマスクを除去した後、ソル
ダーレジスト処理、残存している電解はんだめっき層の
ヒュージング処理を行う工程とを具備して成ることを特
徴とする。
【0010】すなわち、本発明は、電解はんだめっき層
をエッチングレジストとし、かつエッチングレジストの
機能をなした電解はんだめっき層の選択した一部領域
を、電子部品の面実装・接続に利用するに当たり、この
選択された電解はんだめっき層を錫めっき層で予め被覆
おくと、苛性ソーダ液などのアタックも低減,抑制さ
れ、電解はんだめっき層が所定の組成を保持して、安定
した高い接続強度を呈するという知見に基づいてなされ
たものである。
【0011】
【作用】本発明に係るプリント配線板の製造方法におい
ては、実装用パッドを含む所要の回路パターン形成用の
エッチングレジストとして使用し、その後一部を実装・
接続用のはんだとして利用する電解はんだめっき層領域
を、電解もしくは無電解(化学)錫めっき層で被覆し
て、不要な電解はんだめっき層領域の除去、およびその
ため用いたレジストマスク除去などが行われる。そし
て、前記レジストマスク除去に用いられる剥離剤の作用
・悪影響に対して、実装・接続用のはんだとして利用す
る電解はんだめっき層領域は、この領域を被覆する錫め
っき層によって容易に保護される。つまり、不要な電解
はんだめっき層などの選択的な剥離・除去に、水溶性の
ドライフィルムを用い、部分半田剥離・除去を行った
後、前記水溶性のドライフィルム用の剥離剤(剥離液)
で処理を行ったても、実装・接続用のはんだとして使用
される電解はんだめっき層は、安定した錫−鉛組成を保
持するので、常に一定の接合強度を呈する半田として機
能する。
【0012】
【実施例】以下、本発明に係るプリント配線板の製造方
法の実施態様例を模式的に示す図1〜図5を参照して本
発明の実施例を説明する。
【0013】実施例1 図1〜図3は本実施例の実施態様を模式的に示した断面
図であり、先ず、図1に示すごとく、主面に銅箔層1が
一体的に配設され、かつ内層回路2が予め設けられたプ
リント配線板用の積層板3を用意した。次いで、前記積
層板3の所要の箇所(位置)に孔明け加工を施し、電気
的な接続用の孔4を形設した後、前記接続用の孔4内壁
面を含む全面に厚さ10μm 程度の化学銅めっき層1aを被
着形成した。その後、主面にドライフィルムをラミネー
トして露光、現像を行うことにより、図示されていない
パターンマスキング(エッチングレジストの形成)を行
い、パターン銅めっき処理を施して、接続用の孔4の内
壁面を含む露出面に厚さ15μmm程度の銅めっき層(図示
せず)を被着形成した。
【0014】次に、前記パターンマスキングし、かつ銅
めっき層を被着形成した積層板3を、たとえばホウフッ
酸系はんだめっき浴に浸漬し、前記積層板3の銅箔層1
を給電用リードとして、電解はんだめっき処理を行い、
露出している面に厚さ20μmm程度の電解はんだ層(はん
だめっき層)5を、引き続き硫酸系錫めっき浴に浸漬
し、同様に電解錫めっき処理を施し、前記はんだ層5上
に厚さ 2μmm程度の電解錫層(錫めっき層)6をそれぞ
れ被着形成した。その後、前記パターンマスクを剥離、
除去し、常套の手段によって所要の回路パターンを形成
した。つまり、前記電解はんだ層5および電解錫層6の
積層膜をエッチングレジストとして、パターンマスクの
除去によって露出した銅箔層1(銅めっき被覆層を含
む)を選択的にエッチング除去し、図2に示すごとき構
成の、実装用パッド7aなど含む回路パターン7を形成し
た。
【0015】上記によりパッド間ピッチ 0.3mm〜 0.4mm
の実装用パッド7aなど含む回路パターン7を形成した
後、たとえば水溶性の感光性レジスト層(図示せず)
を、真空ラミネータなどを用いてラミネートした。その
後、前記電解はんだ層5,電解錫めっき層6が形成され
ている実装用パッド7aを含む回路パターン7中、電解は
んだ層5を残しておきたい領域、すなわち実装用パッド
7a面上やスルホール(接続用の孔)4領域面上をマスキ
ングするように露光−現像し、露出している部分(領
域)の電解はんだ層5,電解錫層6を、ホウフッ酸系の
剥離液を用いて選択的に除去した。次いで、前記水溶性
のレシストマスクを、苛性ソーダの水溶液を剥離液とし
て剥離,除去の処理を行っって、図3に示すごとき構成
を成すプリント配線板を得た後、いわゆるソルダーレジ
ストの印刷、および実装用パッド7a面などの電解はんだ
層5のヒュージング処理を行なうことによって、所望通
りの予備半田付きプリント配線板が得られた。
【0016】前記予備はんだ付きプリント配線板は、狭
ピッチな実装用パッド7a面に精度よく半田層が形成され
ており(半田ブリッジなどの発生なし)、またはんだ層
も所定の組成を保持していて、電子部品の面実装におけ
る接続強度も高く、信頼性のたかい実装が可能であっ
た。
【0017】なお、上記製造工程において、最終的な工
程を成すソルダーレジストの印刷(処理)、実装用パッ
ド7a面などの電解はんだ層5のヒュージング処理は、前
記例示の場合と逆の順序で行ってもよい。
【0018】実施例2 図4〜図5は本実施例の実施態様を模式的に示した断面
図であり、先ず、前記図1に示したような、主面に銅箔
層1が一体的に配設され、かつ内層回路2が予め設けら
れたプリント配線板用の積層板3を用意した。次いで、
前記積層板3の所要の箇所(位置)に孔明け加工を施
し、電気的な接続用の孔4を形設した後、前記接続用の
孔4内壁面を含む全面に厚さ15μm 程度の化学銅めっき
層を被着形成した。その後、主面にドライフィルムをラ
ミネートし、露光,現像を行うことにより、図示されて
いないパターンマスキング(エッチングレジストの形
成)を行ってから、たとえばホウフッ酸系はんだめっき
浴に浸漬し、前記積層板3の銅箔層1を給電用リードと
して、電解はんだめっき処理を行い、露出している面に
厚さ20μmm程度の電解はんだ層(はんだめっき層)パタ
ーン5′を被着形成した。 前記電解はんだ層パターン
5′の形成後、前記のパターンマスクを除去し、電解は
んだ層パターン5′をエッチングレジストとして、露出
した銅箔層1(銅めっき被覆層を含む)を選択的にエッ
チング除去し、パッド間ピッチ 0.3mm〜 0.4mmの実装用
パッド7aなど含む回路パターン7を形成した。その後、
前記実装用パッド7aなど含む回路パターン7化面上に、
ホウフッ酸系の化学錫めっき液を用いて、厚さ 0.3μm
程度の化学錫めっき層6′を被着形成し、図4に示すよ
うなプリント配線板とした。
【0019】引き続いて、前記回路パターン7化面上
で、かつ電解はんだ層5′を残しておきたい領域、すな
わち実装用パッド7a′面上やスルホール(接続用の孔)
4領域を、たとえば水溶性の感光性レジスト層(図示せ
ず)で被覆し、露出している部分(領域)の電解はんだ
層パターン5′,化学錫めっき層6′を、ホウフッ酸系
の剥離液を用いて選択的に除去した。次いで、前記水溶
性のレシストマスクを、苛性ソーダの水溶液を剥離液と
して剥離,除去の処理を行っ後、いわゆるソルダーレジ
スト8の印刷、および実装用パッド7a′面などの電解は
んだ層5′のヒュージング処理を行なうことによって、
図5に示すような構成を成すところの、予備はんだ付き
プリント配線板が得られた。
【0020】前記予備はんだ付きプリント配線板は、狭
ピッチな実装用パッド7a′面に精度よくはんだ層が形成
されており(はんだブリッジなどの発生なし)、または
んだ層も所定の組成を保持していて、電子部品の面実装
における接続強度も高く、信頼性のたかい実装が可能で
あった。
【0021】なお、上記製造工程において、最終的な工
程を成すソルダーレジスト8の印刷(処理)、実装用パ
ッド7a′面などの電解はんだ層5′のヒュージング処理
は、前記例示の場合と逆の順序で行ってもよい。
【0022】
【発明の効果】上記したように本発明に係るプリント配
線板の製造方法によれば、繁雑な操作を要せずに、高密
度の実装が可能なプリント配線板を容易に得ることがで
きる。すなわち、電解はんだめっき層をエッチングレジ
ストとして用い、かつその一部の領域を接続用のはんだ
として利用するに当たり、その一連の製造工程で電解は
んだめっき層の組成変化など全面的に抑制しえるので、
予め被着具備させた各実装用(接続用)パッド面のはん
だは、常に一様でかつ所要の接合強度を保持発揮する。
つまり、信頼性の高い面実装回路装置の構成に適する予
備はんだ付きプリント配線板を、容易にまた歩留まりよ
く提供し得ることになる。
【図面の簡単な説明】
【図1】本発明に係るプリント配線板の製造方法の実施
態様例を模式的に示すもので、内層回路を有する銅箔張
積層板の構造例を示す断面図。
【図2】本発明に係るプリント配線板の製造方法の実施
態様例を模式的に示すもので、内層回路を有する銅箔張
積層板の銅箔を回路パターン化したときの構造例を示す
断面図。
【図3】本発明に係るプリント配線板の製造方法の実施
態様例を模式的に示すもので、実装用パッドを含む回路
パターンの所要箇所に予備はんだ付けしたプリント配線
板の構造例を示す断面図。
【図4】本発明に係るプリント配線板の製造方法の他の
実施態様例を模式的に示すもので、内層回路を有する銅
箔張積層板の銅箔を回路パターン化したときの構造例を
示す断面図。
【図5】本発明に係るプリント配線板の製造方法の他の
実施態様例を模式的に示すもので、製造されたプリント
配線板の構造例を示す断面図。
【符号の説明】
1…銅箔層 1a…化学銅めっき層 2…内層回路
3…積層板 4…接続用孔 5…電解はんだめっ
き層 5′…電解はんだめっき層パターン 6…電解錫めっき層 6′…無電解錫めっき層
7…回路パターン 7a,7a′…実装用パッド 8…ソルダレジスト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の主面に一体的に配設された
    導体層面に実装用パッドを含む所要の回路パターンをパ
    ターンニングする工程と、 前記回路パターンニングした面に電解はんだめっき層を
    選択的に被着形成する工程と、 前記被着形成した電解はんだめっき層上に錫めっき層を
    成長させる工程と、 前記電解はんだめっき層などをエッチングレジストとし
    て、露出している導体層を選択エッチングし、実装用パ
    ッドを含む所要の回路パターンを形成する工程と、 前
    記形成した少なくとも実装用パッドなどの被半田付け部
    を含む回路パターン部にレジストをマスキングする工程
    と、 前記レジストマスキングした領域外の露出している電解
    はんだおよび錫めっき層を除去する工程と、 前記レジストマスクを除去した後、ソルダーレジスト処
    理、残存している電解はんだおよび錫めっき層のヒュー
    ジング処理を行う工程とを具備して成ることを特徴とす
    るプリント配線板の製造方法。
  2. 【請求項2】 絶縁性基板の主面に一体的に配設された
    導体層面に実装用パッドを含む所要の回路パターンをパ
    ターンニングする工程と、 前記回路パターンニングした面に電解はんだめっき層を
    選択的に被着形成する工程と、 前記電解はんだめっき層をエッチングレジストとして、
    露出している導体層を選択エッチングし、実装用パッド
    を含む所要の回路パターンを形成する工程と、 前記回路パターンの電解はんだめっき層上に錫めっき層
    を成長させる工程と、 前記錫めっき層を被着形成した少なくとも実装用パッド
    などの被はんだ付け部を含む回路パターン部にレジスト
    をマスキングする工程と、 前記レジストマスキングした領域外の露出している錫め
    っき層および電解はんだめっき層を除去する工程と、 前記レジストマスクを除去した後、ソルダーレジスト処
    理、残存している電解はんだおよび錫めっき層のヒュー
    ジング処理を行う工程とを具備して成ることを特徴とす
    るプリント配線板の製造方法。
JP17515693A 1993-07-15 1993-07-15 プリント配線板の製造方法 Withdrawn JPH0730233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17515693A JPH0730233A (ja) 1993-07-15 1993-07-15 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17515693A JPH0730233A (ja) 1993-07-15 1993-07-15 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH0730233A true JPH0730233A (ja) 1995-01-31

Family

ID=15991251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17515693A Withdrawn JPH0730233A (ja) 1993-07-15 1993-07-15 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH0730233A (ja)

Similar Documents

Publication Publication Date Title
US5160579A (en) Process for manufacturing printed circuit employing selective provision of solderable coating
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US5733468A (en) Pattern plating method for fabricating printed circuit boards
JPH05259639A (ja) プリント配線板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JPH08107263A (ja) プリント配線板の製造方法
JPH06268355A (ja) プリント配線板およびその製造方法
JPH0730233A (ja) プリント配線板の製造方法
JPH0219990B2 (ja)
JP3130707B2 (ja) プリント基板およびその製造方法
JPH0653640A (ja) プリント配線板及びその製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
JPH0521954A (ja) プリント配線板の製造方法
JPH02105596A (ja) 印刷配線板の製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法
JP2517277B2 (ja) プリント配線板の製造方法
JPH06188562A (ja) プリント配線板の製造方法
JPH05251848A (ja) プリント配線板の製造方法
JPH04355994A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003