JPH0653640A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JPH0653640A JPH0653640A JP20363092A JP20363092A JPH0653640A JP H0653640 A JPH0653640 A JP H0653640A JP 20363092 A JP20363092 A JP 20363092A JP 20363092 A JP20363092 A JP 20363092A JP H0653640 A JPH0653640 A JP H0653640A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- printed wiring
- wiring board
- protective mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Abstract
(57)【要約】
【目的】電子部品の表面実装用パッドを有するプリント
配線板において、前記パッドが、半田層が設けられたパ
ッドとプリフラックスが塗布されたパッドとが混在する
プリント配線板を得る。 【構成】プリント配線板の外層パターン工程に於いて、
始めに半田層を形成するパッドに半田層を形成し、その
半田層に保護マスクを形成してからプリフラックスを塗
布することを特徴とするプリント配線板の製造方法。
配線板において、前記パッドが、半田層が設けられたパ
ッドとプリフラックスが塗布されたパッドとが混在する
プリント配線板を得る。 【構成】プリント配線板の外層パターン工程に於いて、
始めに半田層を形成するパッドに半田層を形成し、その
半田層に保護マスクを形成してからプリフラックスを塗
布することを特徴とするプリント配線板の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品を表面実装す
る為のパッドを有するプリント配線板とその製造方法に
関する。
る為のパッドを有するプリント配線板とその製造方法に
関する。
【０００２】
【従来の技術】従来、プリント配線板に電子部品を実装
する際に、この電子部品を実装し易いように、プリント
配線板の電子部品実装の為のパッドに半田を施す場合
と、電子部品実装の為の表面パッド部に半田を施す代わ
りに、露出した銅表面にプリフラックスをコートする場
合とがある。電子部品実装の為のパッドに半田を施す場
合には、例えば次の工程を経て製造されている。片面プ
リント配線板を例にとって説明する。
する際に、この電子部品を実装し易いように、プリント
配線板の電子部品実装の為のパッドに半田を施す場合
と、電子部品実装の為の表面パッド部に半田を施す代わ
りに、露出した銅表面にプリフラックスをコートする場
合とがある。電子部品実装の為のパッドに半田を施す場
合には、例えば次の工程を経て製造されている。片面プ
リント配線板を例にとって説明する。
【０００３】基材に絶縁性の接着剤であるプリプレグ
（ガラス不織布にエポキシ樹脂を含浸させ、半硬化させ
たもの）と銅箔を積層し、無電解めっき、電解めっきを
行い、最外層の銅箔表面の銅めっきを行う。次に、導体
パターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像して、レジストを形成し、外
層回路の配線パターンを形成し、硫酸銅めっきによりレ
ジストののっていない外層回路の配線パターンに銅を厚
付けし、その外層回路配線パターンの銅表面に半田を電
解めっきでつけ、半田層を形成する。
（ガラス不織布にエポキシ樹脂を含浸させ、半硬化させ
たもの）と銅箔を積層し、無電解めっき、電解めっきを
行い、最外層の銅箔表面の銅めっきを行う。次に、導体
パターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像して、レジストを形成し、外
層回路の配線パターンを形成し、硫酸銅めっきによりレ
ジストののっていない外層回路の配線パターンに銅を厚
付けし、その外層回路配線パターンの銅表面に半田を電
解めっきでつけ、半田層を形成する。
【０００４】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、エッチングレジストと
して、使用した半田層を溶解除去し、電子部品の実装の
為のパッド以外にソルダーレジストを塗布する。（尚こ
こまでの製造工程は、次に説明するプリフラックスを塗
布する多層プリント配線板の製造工程と同一となる。）
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、エッチングレジストと
して、使用した半田層を溶解除去し、電子部品の実装の
為のパッド以外にソルダーレジストを塗布する。（尚こ
こまでの製造工程は、次に説明するプリフラックスを塗
布する多層プリント配線板の製造工程と同一となる。）
【０００５】ソルダーレジストを塗布し終わった多層プ
リント配線板は、電子部品を実装する際にはんだのぬれ
性をよくするために、予め配線板に半田を塗布しておく
ことが必要であり、２３０℃から２４０℃の溶融半田槽
に配線板を３〜５秒浸漬させ、配線板を鉛直方向に引き
上げたあと余分な半田を熱風エアーで吹き飛ばし電子部
品実装用のパッドに半田層を形成するプリント配線板を
得る製造方法がある。
リント配線板は、電子部品を実装する際にはんだのぬれ
性をよくするために、予め配線板に半田を塗布しておく
ことが必要であり、２３０℃から２４０℃の溶融半田槽
に配線板を３〜５秒浸漬させ、配線板を鉛直方向に引き
上げたあと余分な半田を熱風エアーで吹き飛ばし電子部
品実装用のパッドに半田層を形成するプリント配線板を
得る製造方法がある。
【０００６】それに対し、プリフラックスを塗布するプ
リント配線板の製造方法は、上記の多層プリント配線板
の製造方法のソルダーレジストを塗布する工程までは同
一であるのでソルダーレジスト塗布後の工程から述べる
と、ソルダーレジスト塗布後のプリント配線板は電子部
品を実装するためのパッド等の銅が露出した部分にソフ
トエッチングにより、表面処理を行い、プリフラックス
を塗布してプリント配線板を得る。
リント配線板の製造方法は、上記の多層プリント配線板
の製造方法のソルダーレジストを塗布する工程までは同
一であるのでソルダーレジスト塗布後の工程から述べる
と、ソルダーレジスト塗布後のプリント配線板は電子部
品を実装するためのパッド等の銅が露出した部分にソフ
トエッチングにより、表面処理を行い、プリフラックス
を塗布してプリント配線板を得る。
【０００７】
【発明が解決しようとする課題】しかし、近年電子実装
部品の高集積化、小型化により、電子実装部品のリード
の幅が狭くなり、また、リードとリードの間の幅もせま
くなってきたことにより、例えば電子部品を実装する為
のパッドの幅が０．２０ｍｍ以下で、パッドとパッドの
幅が０．１０ｍｍ以下のような高密度のパッドには、電
子部品を実装する際にクリーム半田を使用しないかわり
に半田を厚付けすることが求められており、疎らなパッ
ドには、実装が簡単なプリフラックスを塗布したプリン
ト配線板、即ち、パッド密度によりパッドに半田層とプ
リフラックスが混在するプリント配線板が求められてき
ている。
部品の高集積化、小型化により、電子実装部品のリード
の幅が狭くなり、また、リードとリードの間の幅もせま
くなってきたことにより、例えば電子部品を実装する為
のパッドの幅が０．２０ｍｍ以下で、パッドとパッドの
幅が０．１０ｍｍ以下のような高密度のパッドには、電
子部品を実装する際にクリーム半田を使用しないかわり
に半田を厚付けすることが求められており、疎らなパッ
ドには、実装が簡単なプリフラックスを塗布したプリン
ト配線板、即ち、パッド密度によりパッドに半田層とプ
リフラックスが混在するプリント配線板が求められてき
ている。
【０００８】上記のような、電子部品を実装する為のパ
ッドに半田層が設けられている場合とプリフラックスが
塗布されているパッドが混在するパッドを有するプリン
ト配線板を得る為には、最初に半田層を形成し、その後
プリフラックスを塗布すればよいのだが、次のような問
題点がある。一つには、プリフラックスを塗布するため
には、銅表面を洗浄、エッチングして表面処理しなけれ
ばならないので、図１のように半田層（４）（４ａ）が
露出したままの状態でそのような表面処理を行うと半田
層が浸食されるという問題がある。上記問題は、エッチ
ングの浸食から保護するために、半田部分に保護マスク
を形成すればよいことであるが、保護マスクとしてドラ
イフィルムを用いると剥離の際に、半田、プリフラック
スが剥離液により浸食されるという問題がある。
ッドに半田層が設けられている場合とプリフラックスが
塗布されているパッドが混在するパッドを有するプリン
ト配線板を得る為には、最初に半田層を形成し、その後
プリフラックスを塗布すればよいのだが、次のような問
題点がある。一つには、プリフラックスを塗布するため
には、銅表面を洗浄、エッチングして表面処理しなけれ
ばならないので、図１のように半田層（４）（４ａ）が
露出したままの状態でそのような表面処理を行うと半田
層が浸食されるという問題がある。上記問題は、エッチ
ングの浸食から保護するために、半田部分に保護マスク
を形成すればよいことであるが、保護マスクとしてドラ
イフィルムを用いると剥離の際に、半田、プリフラック
スが剥離液により浸食されるという問題がある。
【０００９】
【課題を解決するための手段】すなわち、請求項１に記
載の発明は、電子部品を表面実装する為のパッドを有す
るプリント配線板の同一表面上のパッドに於いて、該パ
ッドが高密度に設けられたパッドには半田層を設け、疎
らに設けられたパッドにはプリフラックスが塗布されて
いることを特徴とするプリント配線板であり、請求項２
に記載の発明は、電子部品を表面実装する為のパッドを
有するプリント配線板において、該パッドの一部のパッ
ドには半田層を設け、該半田層に剥離可能な保護マスク
を積層し、その他のパットを覆うようにプリフラックス
を塗布し、その後、前記保護マスクを剥離することを特
徴とするプリント配線板の製造方法であり、請求項３に
記載の発明は、特に保護マスクがピールコートインキ或
いはテープによって形成されることを特徴とする請求項
２に記載のプリント配線板の製造方法である。
載の発明は、電子部品を表面実装する為のパッドを有す
るプリント配線板の同一表面上のパッドに於いて、該パ
ッドが高密度に設けられたパッドには半田層を設け、疎
らに設けられたパッドにはプリフラックスが塗布されて
いることを特徴とするプリント配線板であり、請求項２
に記載の発明は、電子部品を表面実装する為のパッドを
有するプリント配線板において、該パッドの一部のパッ
ドには半田層を設け、該半田層に剥離可能な保護マスク
を積層し、その他のパットを覆うようにプリフラックス
を塗布し、その後、前記保護マスクを剥離することを特
徴とするプリント配線板の製造方法であり、請求項３に
記載の発明は、特に保護マスクがピールコートインキ或
いはテープによって形成されることを特徴とする請求項
２に記載のプリント配線板の製造方法である。
【００１０】
【作用】このような技術手段によれば、最初に半田層を
形成しても、その半田に保護マスクを塗布するので、プ
リフラックスを塗布する為のエッチングによる表面処理
を施しても半田が浸食されることはない。更に、保護マ
スクをピールコートインキまたはテープによりを設けれ
ば、保護マスク剥離の際に、半田、プリフラックス塗布
部が浸食されることがないので、電子部品実装のための
パッドに半田層とプリフラックスが混在するプリント配
線板を得ることができる。
形成しても、その半田に保護マスクを塗布するので、プ
リフラックスを塗布する為のエッチングによる表面処理
を施しても半田が浸食されることはない。更に、保護マ
スクをピールコートインキまたはテープによりを設けれ
ば、保護マスク剥離の際に、半田、プリフラックス塗布
部が浸食されることがないので、電子部品実装のための
パッドに半田層とプリフラックスが混在するプリント配
線板を得ることができる。
【００１１】
【実施例】図１から図４は本発明の第１及び第２の実施
例のプリント配線板の製造過程を表す要部断面図であ
る。基材（１）に絶縁性の接着剤であるプリプレグ（ガ
ラス不織布にエポキシ樹脂を含浸させ、半硬化させたも
の）と銅箔を積層し、無電解めっき、電解めっきを行
い、最外層の銅箔表面に銅めっきを行う。次に、導体パ
ターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像してレジストを形成し外層回
路の配線パターンを形成し、硫酸銅めっきによりレジス
トののっていない外層回路の配線パターンに銅を厚付け
し、その外層回路配線パターンの銅表面に半田を電解め
っきでつけ、半田層を形成する。
例のプリント配線板の製造過程を表す要部断面図であ
る。基材（１）に絶縁性の接着剤であるプリプレグ（ガ
ラス不織布にエポキシ樹脂を含浸させ、半硬化させたも
の）と銅箔を積層し、無電解めっき、電解めっきを行
い、最外層の銅箔表面に銅めっきを行う。次に、導体パ
ターンを形成する為にドライフィルムをラミネートし
て、所望する導体パターンのポジフィルムをドライフィ
ルムに密着し、露光、現像してレジストを形成し外層回
路の配線パターンを形成し、硫酸銅めっきによりレジス
トののっていない外層回路の配線パターンに銅を厚付け
し、その外層回路配線パターンの銅表面に半田を電解め
っきでつけ、半田層を形成する。
【００１２】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、その導体パターンのう
ち電子部品実装の為のパッドの幅が０．１５ｍｍ、パッ
ドとパッドの幅が０．１０ｍｍの高密度にパッド（２）
が設けられた半田層（４）を残す部分にレジストを形成
する為にドライフィルムをラミネートし、ネガフィルム
をのせて露光、現像し、レジストを形成させる。そし
て、前記レジストを形成した半田層を残す部分、即ち高
密度に設けられたパッド部分以外の疎らに設けられたパ
ッド（３）及び配線パターンの部分の半田は融解除去し
て半田を剥離する。
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、その導体パターンのう
ち電子部品実装の為のパッドの幅が０．１５ｍｍ、パッ
ドとパッドの幅が０．１０ｍｍの高密度にパッド（２）
が設けられた半田層（４）を残す部分にレジストを形成
する為にドライフィルムをラミネートし、ネガフィルム
をのせて露光、現像し、レジストを形成させる。そし
て、前記レジストを形成した半田層を残す部分、即ち高
密度に設けられたパッド部分以外の疎らに設けられたパ
ッド（３）及び配線パターンの部分の半田は融解除去し
て半田を剥離する。
【００１３】その後ドライフィルムを剥離し、残した半
田層を加熱処理により半田を溶融、均質合金化する。そ
して、ソルダーレジスト（５）を塗布する。よって、上
記実施例に於いては、図１のように電子部品実装用のパ
ッドが密な部分（２）に半田（４）が残り、疎ら部分
（３）には、半田が剥離され、銅が露出している。
田層を加熱処理により半田を溶融、均質合金化する。そ
して、ソルダーレジスト（５）を塗布する。よって、上
記実施例に於いては、図１のように電子部品実装用のパ
ッドが密な部分（２）に半田（４）が残り、疎ら部分
（３）には、半田が剥離され、銅が露出している。
【００１４】以上のようにして成形したプリント配線板
は、半田層（４）の半田はそのまま残し、半田ののって
いない導体パターンにプリフラックスを塗布するため
に、表面を洗浄し、そして前記の製造工程のおいて導体
パターンの表面は酸化しているので酸化皮膜を排除し、
且つ電子部品実装時に半田が良好な状態でのり、実装が
確実に行われるように、表面を粗化する目的でエッチン
グを行い表面処理をおこなう。その時、エッチングによ
り、半田（４）が浸食されないように、半田（４）の部
分に図２のようにピールコートインキ（商品名：４４８
Ｄ，製造：アサヒ）をスクリーン印刷で半田ののった導
体パターンより０．０５ｍｍ幅広に印刷して保護マスク
（６）を形成する。保護マスク（６）を形成したのち、
水洗いし、エッチングにより表面処理を行う。次に図３
のようにプリフラックス（７）（メック社製、Ｒ−４０
００）をロールコーターにより１．０〜２．０μｍの厚
でプリント配線板全面に塗布する。ここでプリフラック
ス（７）をプリント配線板全面に塗布するので、半田の
のっていない導体パターンには、プリフラックス（７）
が塗布される。
は、半田層（４）の半田はそのまま残し、半田ののって
いない導体パターンにプリフラックスを塗布するため
に、表面を洗浄し、そして前記の製造工程のおいて導体
パターンの表面は酸化しているので酸化皮膜を排除し、
且つ電子部品実装時に半田が良好な状態でのり、実装が
確実に行われるように、表面を粗化する目的でエッチン
グを行い表面処理をおこなう。その時、エッチングによ
り、半田（４）が浸食されないように、半田（４）の部
分に図２のようにピールコートインキ（商品名：４４８
Ｄ，製造：アサヒ）をスクリーン印刷で半田ののった導
体パターンより０．０５ｍｍ幅広に印刷して保護マスク
（６）を形成する。保護マスク（６）を形成したのち、
水洗いし、エッチングにより表面処理を行う。次に図３
のようにプリフラックス（７）（メック社製、Ｒ−４０
００）をロールコーターにより１．０〜２．０μｍの厚
でプリント配線板全面に塗布する。ここでプリフラック
ス（７）をプリント配線板全面に塗布するので、半田の
のっていない導体パターンには、プリフラックス（７）
が塗布される。
【００１５】次に保護マスク（６）をピーリングして剥
離する。そうすれば半田、プリフラックスを浸食するこ
となく、剥離でき、電子部品を実装するための高密度の
パッド（２）には半田が残り、疎らなパッド（３）に
は、プリフラックス（７）が塗布された図４のようなプ
リント配線板を得ることができる。
離する。そうすれば半田、プリフラックスを浸食するこ
となく、剥離でき、電子部品を実装するための高密度の
パッド（２）には半田が残り、疎らなパッド（３）に
は、プリフラックス（７）が塗布された図４のようなプ
リント配線板を得ることができる。
【００１６】第２の実施例は、基材（１ａ）に絶縁性の
接着剤であるプリプレグ（ガラス不織布にエポキシ樹脂
を含浸させ、半硬化させたもの）と銅箔を積層し、無電
解めっき、電解めっきを行い、最外層の銅箔表面の銅め
っきを行う。次に、導体パターンを形成する為にドライ
フィルムをラミネートして、所望する導体パターンのポ
ジフィルムをドライフィルムに密着し、露光、現像して
レジストを形成し、外層回路の配線パターンを形成し、
硫酸銅めっきによりレジストののっていない外層回路の
配線パターンに銅を厚付けし、その外層回路配線パター
ンの銅表面に半田を電解めっきでつけ、半田層を形成す
る。
接着剤であるプリプレグ（ガラス不織布にエポキシ樹脂
を含浸させ、半硬化させたもの）と銅箔を積層し、無電
解めっき、電解めっきを行い、最外層の銅箔表面の銅め
っきを行う。次に、導体パターンを形成する為にドライ
フィルムをラミネートして、所望する導体パターンのポ
ジフィルムをドライフィルムに密着し、露光、現像して
レジストを形成し、外層回路の配線パターンを形成し、
硫酸銅めっきによりレジストののっていない外層回路の
配線パターンに銅を厚付けし、その外層回路配線パター
ンの銅表面に半田を電解めっきでつけ、半田層を形成す
る。
【００１７】そして、前記のドライフィルムを除去し、
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、レジストとして使用し
た半田層を融解除去する。
上記半田層をレジストとしてエッチングを行い、所望の
導体パターンを設ける。その後、レジストとして使用し
た半田層を融解除去する。
【００１８】次に、上記導体パターンのうち電子部品実
装の為のパッドの幅が０．１０ｍｍ、パッドとパッドの
幅が０．１０ｍｍの高密度に設けられたパッド（２ａ）
のみに半田層を形成するために、その形成する部分をク
リーニングし、半田層（４ａ）を形成する。
装の為のパッドの幅が０．１０ｍｍ、パッドとパッドの
幅が０．１０ｍｍの高密度に設けられたパッド（２ａ）
のみに半田層を形成するために、その形成する部分をク
リーニングし、半田層（４ａ）を形成する。
【００１９】よって、電子部品実装用のパットが高密度
の設けられたパッド（２ａ）には、半田層（４ａ）が形
成され、疎らに設けられたパッド（３ａ）及び配線パタ
ーンには、銅が露出している。
の設けられたパッド（２ａ）には、半田層（４ａ）が形
成され、疎らに設けられたパッド（３ａ）及び配線パタ
ーンには、銅が露出している。
【００２０】そして、電子部品実装の為のパッド以外に
はソルダーレジスト（５ａ）を塗布し、図１のようにソ
ルダーレジスト（５ａ）を塗布し終わったプリント配線
板は、半田ののっていない疎らパッド（３ａ）にプリフ
ラックスを塗布するために、塗布表面を洗浄し前記の製
造工程のおいてパターン表面が酸化しているので酸化皮
膜を排除し、且つ電子部品実装時に半田が良好な状態で
のり、実装が確実に行われるように、表面を粗化する目
的でエッチングを行い表面処理をおこなう。よって、エ
ッチングにより、半田が浸食されないように、半田の部
分に例えばテープ（住友３Ｍ製、＃８５１）を圧着方式
で半田ののった導体パターンより０．０５ｍｍ幅広に貼
り合わせ図２のように保護マスク（６ａ）を形成する。
テープの種類は、上記のほかに住友３Ｍ製、＃３３１Ｔ
及びマテリアル製タイプ９１９０、ニットー製ＳＰＶ２
３１等を使用することがでまる。保護マスク（６ａ）を
形成したのち、水洗いし、ソフトエッチングにより、表
面処理を行い図３のようにプリフラックス（７ａ）をロ
ールコーターにより１〜２μｍの膜圧でプリント配線板
全面に塗布する。ここでプリフレックス（７ａ）をプリ
ント配線板全面に塗布するので、半田ののっていない疎
らパッド（３ａ）には、プリフレックスが塗布される。
はソルダーレジスト（５ａ）を塗布し、図１のようにソ
ルダーレジスト（５ａ）を塗布し終わったプリント配線
板は、半田ののっていない疎らパッド（３ａ）にプリフ
ラックスを塗布するために、塗布表面を洗浄し前記の製
造工程のおいてパターン表面が酸化しているので酸化皮
膜を排除し、且つ電子部品実装時に半田が良好な状態で
のり、実装が確実に行われるように、表面を粗化する目
的でエッチングを行い表面処理をおこなう。よって、エ
ッチングにより、半田が浸食されないように、半田の部
分に例えばテープ（住友３Ｍ製、＃８５１）を圧着方式
で半田ののった導体パターンより０．０５ｍｍ幅広に貼
り合わせ図２のように保護マスク（６ａ）を形成する。
テープの種類は、上記のほかに住友３Ｍ製、＃３３１Ｔ
及びマテリアル製タイプ９１９０、ニットー製ＳＰＶ２
３１等を使用することがでまる。保護マスク（６ａ）を
形成したのち、水洗いし、ソフトエッチングにより、表
面処理を行い図３のようにプリフラックス（７ａ）をロ
ールコーターにより１〜２μｍの膜圧でプリント配線板
全面に塗布する。ここでプリフレックス（７ａ）をプリ
ント配線板全面に塗布するので、半田ののっていない疎
らパッド（３ａ）には、プリフレックスが塗布される。
【００２１】次に保護マスク（６ａ）を手作業により剥
離する。そうすれば薬剤で剥離するのではないので半
田、プリフレックスを浸食することなく、剥離でき、電
子実装部品を実装するための表面パット部が半田がのっ
た部分と、プリフレックスがのった部分が混在する図４
のようなプリント配線板を得ることができる。
離する。そうすれば薬剤で剥離するのではないので半
田、プリフレックスを浸食することなく、剥離でき、電
子実装部品を実装するための表面パット部が半田がのっ
た部分と、プリフレックスがのった部分が混在する図４
のようなプリント配線板を得ることができる。
【００２２】
【発明の効果】以上のように、本発明によれば、電子部
品を実装するためのパッド部に半田層を設けるパッドと
半田層の代わりにプリフラックスを塗布するパッド部が
混在するプリント配線板を得ることが出来、尚且つその
製造方法に於いて、まず半田層を設け、次にプリフラッ
クスを塗布する際に、前記半田層に保護マスクを設けて
からプリフラックスを塗布するので、プリフラックスを
塗布するための、表面処理を行ったときに半田層を浸食
することはない。
品を実装するためのパッド部に半田層を設けるパッドと
半田層の代わりにプリフラックスを塗布するパッド部が
混在するプリント配線板を得ることが出来、尚且つその
製造方法に於いて、まず半田層を設け、次にプリフラッ
クスを塗布する際に、前記半田層に保護マスクを設けて
からプリフラックスを塗布するので、プリフラックスを
塗布するための、表面処理を行ったときに半田層を浸食
することはない。
【図１】本発明の第１及び第２の実施例の製造過程のプ
リント配線板の要部の断面図である。
リント配線板の要部の断面図である。
【図２】本発明の第１及び第２の実施例の製造過程のプ
リント配線板の要部の断面図である。
リント配線板の要部の断面図である。
【図３】本発明の第１及び第２の実施例の製造過程のプ
リント配線板の要部の断面図である。
リント配線板の要部の断面図である。
【図４】本発明の第１及び第２の実施例の製造過程のプ
リント配線板の要部の断面図である。
リント配線板の要部の断面図である。
１…基板 1a…基板 ２…高密度なパッド 2a…高密度
なパッド ３…疎らなパッド 3a…疎らなパッド ４…半田層 4a
…半田層 ５…ソルダーレジスト 5a…ソルダーレジスト ６…保
護マスク 6a…保護マスク ７…プリフラックス 7a…プリフラックス
なパッド ３…疎らなパッド 3a…疎らなパッド ４…半田層 4a
…半田層 ５…ソルダーレジスト 5a…ソルダーレジスト ６…保
護マスク 6a…保護マスク ７…プリフラックス 7a…プリフラックス
Claims (3)
- 【請求項１】電子部品を表面実装する為のパッドを有す
るプリント配線板の同一表面上のパッドにおいて、該パ
ッドが高密度に設けられたパッドには半田層を設け、疎
らに設けられたパッドにはプリフラックスが塗布されて
いることを特徴とするプリント配線板。 - 【請求項２】電子部品を表面実装する為のパッドを有す
るプリント配線板において、該パッドの一部のパッドに
は半田層を設け、該半田層に剥離可能な保護マスクを積
層し、その他のパッドを覆うようにプリフラックスを塗
布し、その後、前記保護マスクを剥離することを特徴と
するプリント配線板の製造方法。 - 【請求項３】上記保護マスクがピールコートインキ或い
はテープによって形成されることを特徴とする請求項２
に記載のプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4203630A JP2713037B2 (ja) | 1992-07-30 | 1992-07-30 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4203630A JP2713037B2 (ja) | 1992-07-30 | 1992-07-30 | プリント配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653640A true JPH0653640A (ja) | 1994-02-25 |
| JP2713037B2 JP2713037B2 (ja) | 1998-02-16 |
Family
ID=16477230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4203630A Expired - Lifetime JP2713037B2 (ja) | 1992-07-30 | 1992-07-30 | プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713037B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996039796A1 (fr) * | 1995-06-06 | 1996-12-12 | Ibiden Co., Ltd. | Plaquette de circuit imprime |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
-
1992
- 1992-07-30 JP JP4203630A patent/JP2713037B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996039796A1 (fr) * | 1995-06-06 | 1996-12-12 | Ibiden Co., Ltd. | Plaquette de circuit imprime |
| US6291778B1 (en) | 1995-06-06 | 2001-09-18 | Ibiden, Co., Ltd. | Printed circuit boards |
| US6303880B1 (en) | 1995-06-06 | 2001-10-16 | Ibiden Co., Ltd. | Printed circuit boards |
| KR100307776B1 (ko) * | 1995-06-06 | 2001-11-22 | 엔도 마사루 | 프린트배선판 |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2713037B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JP2006093650A (ja) | 無電解ニッケルメッキを用いたパッケージ基板の製造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US7910156B2 (en) | Method of making circuitized substrate with selected conductors having solder thereon | |
| EP0784914B1 (en) | Method of manufacturing a printed circuit board | |
| EP0127955B1 (en) | Manufacture of printed circuit boards | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| IL137026A (en) | Method for manufacturing multi-layer wiring boards | |
| JPH0964538A (ja) | プリント配線板の製造方法 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JP2921557B2 (ja) | 電子部品実装板及びその製造方法 | |
| JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JPH066018A (ja) | プリント基板及びその製造方法 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JP3130707B2 (ja) | プリント基板およびその製造方法 | |
| JP2004311463A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3083018B2 (ja) | 高密度プリント基板の製造方法 | |
| JPH06181380A (ja) | 表面実装用基板およびその製造方法 | |
| JPH05129778A (ja) | プリント配線板の製造方法 | |
| JPH05275836A (ja) | 配線回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20101031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20111031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20111031 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |