JP2004311463A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法 Download PDFInfo
- Publication number
- JP2004311463A JP2004311463A JP2003098495A JP2003098495A JP2004311463A JP 2004311463 A JP2004311463 A JP 2004311463A JP 2003098495 A JP2003098495 A JP 2003098495A JP 2003098495 A JP2003098495 A JP 2003098495A JP 2004311463 A JP2004311463 A JP 2004311463A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- circuit pattern
- tape carrier
- semiconductor device
- roughening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】ソルダーレジストの密着性を向上させると共に、粗化後の銅箔の形状が変化せず、所望の粗化量や粗化形状に応ずることができる半導体装置用テープキャリア及びその製造方法を提供すること。
【解決手段】絶縁フィルムから成るテープ基材４の片面又は両面に銅箔の回路パターン２１、２２を形成し、その回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける直前に、回路パターン２１、２２の銅箔表面及び側面を粗化する粗化処理を行う。
【選択図】 図１
【解決手段】絶縁フィルムから成るテープ基材４の片面又は両面に銅箔の回路パターン２１、２２を形成し、その回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける直前に、回路パターン２１、２２の銅箔表面及び側面を粗化する粗化処理を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ又はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）用テープ等、絶縁性基板の片面又は両面に銅箔の回路パターンを形成し、その上にソルダーレジスト（又は感光性ソルダーレジスト（ＰＳＲ））を設けた半導体装置用テープキャリアおよびその製造方法に関するもので、特に銅箔の粗化処理を行うことによって、ソルダーレジストの密着性を向上し、これによりめっき液のしみ込み防止・半田のもぐり込み防止・信頼性の向上を図る技術に関する。
【０００２】
【従来の技術】
ＴＡＢテープにおいてはポリイミドテープを絶縁層としてその片面に回路パターンを形成する１メタルＴＡＢテープが一般的であるが、パソコンなどに搭載されるチップは高周波化が進んでおり、これに伴い伝送速度の早い回路の必要性が高まってきていることから、これに対応したＴＡＢテープとしてポリイミドテープを絶縁層としてその上下に回路パターンを形成する２メタルＴＡＢテープが実用化されている。
【０００３】
このＴＡＢテープ５は通常次のように形成される。ここでは、絶縁フィルムから成るテープ基材の両面に銅箔の回路パターン（配線パターン）を形成し、両回路パターンがビアホールによって連結された３層構造の２メタルＴＡＢテープであって、その回路パターン上のインナーリード、アウターリードを除く領域に感光性ソルダーレジストを塗布して絶縁膜を形成した半導体装置用テープキャリアの製造方法について説明する。
【０００４】
このＴＡＢテープの製造方法は、まず図６（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなく銅箔２ａ、２ｂを張った両面銅張積層板８を基材テープとして用意する（図６（ａ））。
【０００５】
この基材テープたる両面銅張積層板８に、スプロケットホールをパンチで穴開けした後、レーザー加工によりテープ基材４に銅箔２ａに達するビアホール６を形成し（図６（ｂ））、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去する。その後、ビアホール６に銅めっき７を行い（図６（ｂ））、ビアホール６による回路を形成する。
【０００６】
両面銅張積層板８には、エスパネックス（新日鉄化学製）やマイクロラックス（デュポン製）を用いる。積層されている銅箔はＳＱ−ＶＬＰ（三井金属製）やＦ２−ＷＳ（古河サーキットフォイル製）などを用いる。
【０００７】
次に、シグナル面の銅箔２ａに複数の回路からなるシグナル回路パターン２１を形成し、またグランド面の銅箔２ｂに複数の回路からなるグランド回路パターン２２を形成する（図６（ｃ））。回路パターン形成は、ドライフィルムの貼り付け、露光、現像、エッチングおよび剥膜の各工程を経て行う。
【０００８】
さらに回路パターン２１、２２の形成後は、図６（ｄ）に示すようにシグナル面の銅箔２ａ（シグナル回路パターン２１）上にのみ、又はシグナル面の銅箔２ａ及びグランド面の銅箔２ｂ（シグナル回路パターン２１及びグランド回路パターン２２）の両面に、感光性ソルダーレジスト３を形成する。この感光性ソルダーレジスト３は、例えばＰＳＲ４０００（太陽インキ製）やＳＲ９０００（日立化成製）を用い、印刷、乾燥、露光、現像およびベーク工程を経て形成される。
【０００９】
上記感光性ソルダーレジスト３の形成後は、図６（ｅ）に示すように金めっき９を形成し、半導体装置用テープキャリアが形成される。ＴＡＢテープの基本構造はこのようなものになる。
【００１０】
ところで、銅箔に回路形成後、上記のようなソルダーレジストやポリイミドフィルムでカバーレイを施すと、リフロー時に半田ペーストがカバーレイ等の下部に毛細現象でしみ込み、隣の回路とショートすることがある。この問題を解決するため、従来、銅箔を粗化処理することが知られている（例えば、特許文献１参照）。すなわち、出発材料としての圧延又は電解銅箔を電解液中で交流、直流又は前記電流の組み合せにより、電解エッチングした銅箔を、絶縁性ベースフィルムに接着剤を塗布して貼り合わせ、その後前記電解エッチングにより粗化された銅箔に化学エッチングにより回路を形成し、形成された回路の部品や接続端子部を除き、フィルムカバーレイ又はソルダーレジストカバーレイを設けるフレキシブル印刷配線板の製造方法である。ここで電解めっき銅箔を用いる場合、電解めっき面は荒れているので、その粗面（１．０〜５μｍ粗化面）を接着剤により絶縁性ベースフィルムに貼り合わせるベース側とし、光沢ある片面のみ電解エッチングを行い、０．５〜３μｍの深さに粗化する。圧延銅箔を用いる場合は、電解エッチングにより両面を０．５〜５μｍに粗化する。
【００１１】
【特許文献１】
特開平１−１０１６９７号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、半導体装置用テープキャリアの製造においては、図６で説明したように、スプロケットホールをパンチで穴開けした後、レーザー加工によりテープ基材４に銅箔２ａに達するビアホール６を形成し、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去するといったことが行われる。この点に関し、特許文献１（特開平１−１０１６９７号公報）の銅箔粗化は、出発材料としての銅箔単体で行われており、粗化後、化学研磨を始めとしてデスミア工程など数種の製造工程を経る為に銅箔の粗化形状が変化してしまうという課題がある。
【００１３】
また特許文献１では、出発材料として粗化を行う為に、粗化形態が一義的に決定されてしまい、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することができない。
【００１４】
さらにまた、感光性ソルダーレジストの密着性は、銅箔との密着性ばかりでなく基材フィルムであるポリイミドテープとの密着性も重要となる場合もある。特許文献１では、回路パターンの形成前に銅箔を粗化する為、回路パターンの銅箔の表面を粗化することはできるが、回路パターンの銅箔の側面までは粗化することが出来ない。従って、回路パターンの銅箔の表面及び側面の双方を粗化して、感光性ソルダーレジストとポリイミド基材との密着性に起因する不具合をなくすことが望まれる。
【００１５】
そこで、本発明の目的は、上記課題を解決し、半導体装置用テープキャリアにおけるソルダーレジストの密着性の向上を図り、めっき液のしみ込みを生じさせず、信頼性も向上し、鉛フリー化においても実装時において半田もぐりを生じさせないＴＡＢテープやＣＯＦテープを供給することにある。また、本発明の他の目的は、ソルダーレジストの密着性を向上させると共に、粗化後の銅箔の形状が変化せず、所望の粗化量や粗化形状に応ずることができる半導体装置用テープキャリア及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１７】
請求項１の発明に係る半導体装置用テープキャリアは、絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上に、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアにおいて、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける前に行う粗化処理により、回路パターンの銅箔表面及び側面を粗化したことを特徴とする。
【００１８】
請求項２の発明は、請求項１記載の半導体装置用テープキャリアにおいて、上記テープ基材の一方の片面に信号線の回路パターンを形成し、他方の片面にグランドとなる回路パターンを形成し、このグランド側の回路パターンをビアホールを通して上記信号線側の回路パターンの一部と電気的に接続したことを特徴とする。
【００１９】
請求項３の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うことを特徴とする。
【００２０】
請求項４の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルムから成るテープ基材の一方の片面にシグナル用銅箔を形成すると共に他方の片面にグランド用銅箔を形成し、該グランド用銅箔側からレーザー加工によりシグナル用銅箔に至るビアホールを形成した後、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去し、その後当該ビアホールにめっきを施して導通化し、次いで、上記シグナル用銅箔に信号線の回路パターンを形成すると共に、上記グランド用銅箔にグランドとなる回路パターンを形成し、その後、上記回路パターンの銅箔表面及び側面を粗化する粗化処理を行い、次いで、上記信号線の回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けることを特徴とする。
【００２１】
請求項５の発明は、請求項３又は４記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で１μｍ以下であるエッチング処理により行うことを特徴とする。
【００２２】
請求項６の発明は、請求項５記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で０．４〜０．６μｍの範囲であるエッチング処理により行うことを特徴とする。
【００２３】
請求項７の発明は、請求項３〜６のいずれかに記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面の粗化処理を行い、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた後、銅箔表面の平滑処理を行い、平滑化された銅箔表面にめっきを形成することを特徴とする。
【００２４】
請求項８の発明は、請求項４〜８のいずれかに記載の半導体装置用テープキャリアの製造方法において、上記銅箔に信号線の回路パターン及びグランドの回路パターンを形成するに先立ち、回路パターンの銅箔表面を粗化する粗化処理を行い、その後、銅箔上にドライフィルムを設け、このドライフィルムを露光・現像して回路パターンを形成することを特徴とする。
【００２５】
すなわち、絶縁フィルムから成るテープ基材の片面又は両面に銅箔を設け、この銅箔上にドライフィルムを形成し、このドライフィルムを露光・現像して回路パターンを形成し、その回路パターン上の部品や接続端子部（リードやパッドのような電気接続部等）を除く領域にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、上記ドライフィルムを形成する前に、回路パターンの銅箔表面を粗化する粗化処理を行うことを特徴とする半導体装置用テープキャリアの製造方法である。
【００２６】
＜発明の要点＞
半導体材料は鉛フリー化が進められており、半田を用いた実装においても鉛を用いない半田の採用が検討されている。この鉛フリー化により実装温度は２０〜３０℃上昇し、またリフロー時に使用するフラックスもより濡れ性の良いものが使用されるようになる。このことによりリフロー時において銅箔と感光性ソルダーレジストとの界面に半田がもぐり込みやすくなる。
【００２７】
また半導体製品の小型化に伴いＣＯＦテープのようなフィルムキャリアはフレキシブル性の要求が強くなってきている。一般に感光性ソルダーレジストは、低反り・フレキシブル性と耐ＰＣＴ特性などの信頼性や耐熱性とは相反する関係にあり両特性を両立する材料開発は困難である。フレキシブル性の良い感光性ソルダーレジストを使用しても、信頼性を維持する必要がある。
【００２８】
同時にフレキシブル性の良い感光性ソルダーレジストでは耐めっき液性に劣る場合が多く、めっき液耐性の向上も必要である。めっき工程においてめっき液が感光性ソルダーレジストと銅界面の間にしみ込むことにより外観不良になるばかりでなく、めっき液のしみ込みによって感光性ソルダーレジストと銅界面が剥離した部位を起点として、リフロー工程において半田または半田ボールが潜り込むこととなり、接合不良や絶縁不良を引き起こすこととなる。
【００２９】
本発明は、ソルダーレジストを塗布して絶縁膜を形成する直前又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うものであり、これにより銅箔とソルダーレジスト（感光性ソルダーレジスト又は非感光性ソルダーレジスト）やカバーフィルムとの密着性が向上することから、めっき液のしみ込みや実装時の半田もぐりを生じさせず、信頼性の向上が達成可能となる。
【００３０】
特許文献１（特開平１−１０１６９７号公報）の銅箔粗化は、出発材料としての銅箔単体で行われており、本発明のように感光性ソルダーレジスト形成直前に行われず、粗化後、化学研磨を始めとした数種の製造工程を経る為に銅箔粗化形状が変化してしまう。また出発材料として粗化を行う為に粗化形態が一義的に決定されてしまう。これに対し、本発明の場合は、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することが可能である。
【００３１】
また、感光性ソルダーレジストの密着性は、銅箔との密着性ばかりでなくポリイミド樹脂フィルムからなるテープ基材との密着性も重要となる場合もある。特にＨＡＳＴ試験などの信頼性試験において感光性ソルダーレジスト（ＰＳＲ）が剥離する場合があり、この場合は銅回路パターンの表面ばかりでなく側面まで粗化されていることが、感光性ソルダーレジストとポリイミド樹脂製テープ基材との密着性を向上することとなる。特許文献１（特開平１−１０１６９７号公報）では、回路パターンの形成前に銅表面を粗化する為、回路パターン側面まで粗化することは出来ない。これに対し、本発明では、回路パターン形成後に銅箔を粗化している為、感光性ソルダーレジストとポリイミドテープの界面の密着性に起因する不具合にも対応可能である。
【００３２】
本発明は、回路パターン上にソルダーレジストを塗布して絶縁膜を形成する形態だけでなく、ソルダーレジストによる絶縁膜の代わりにカバーフィルムを設ける形態においても適用することができる。
【００３３】
また、回路パターン形成用のドライフィルムの密着性の向上という観点からは、ドライフィルムラミネート前に銅箔表面を粗化することも有効であり、これにより、銅箔とドライフィルムの密着性が向上し、エッチング時における断線などの不良を低減し、回路パターンのエッチングファクタ（Ｅｆ）（特許文献１参照）を向上することが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００３５】
［実施形態１］
図１に、本半導体装置用テープキャリアの第一の実施形態として、液晶表示装置のＣＯＦ用２メタルＴＡＢテープの製造方法を示す。ここには、本発明の特徴である感光性ソルダーレジスト印刷前に銅箔粗化処理を行う工程が含まれている。
【００３６】
このＴＡＢテープの製造方法は、まず図１（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなくシグナル用銅箔２ａ、グランド用銅箔２ｂを張った両面銅張積層板８を基材テープとして用意する（図１（ａ））。
【００３７】
この基材テープたる両面銅張積層板８に、スプロケットホールをパンチで穴開けする。次に、グランド用銅箔２ｂ側からビアレーザー加工によりテープ基材４にシグナル用銅箔２ａに達するビアホール６を形成し（図１（ｂ））、続いて行われるデスミア工程（デスミア処理）においてレーザー加工時において生じた銅箔の表面のカスを除去する。ここで、ビアホール６は、ブラインドビア構造である。続いて、ビアホール６に銅めっき７を行い（図１（ｂ））、ビアホール６の導通化により、シグナル用銅箔２ａの一部とグランド用銅箔２ｂを導通させる。
【００３８】
次に、回路パターンを形成するため、ドライフィルムのラミネートを行うが、その前に、ここで銅箔粗化処理を行ってもよい。ドライフィルムラミネート前に銅箔粗化処理を行うことによって、ドライフィルムの密着性が向上し、回路パターンの断線やピンホール発生などの不良を低減することが出来る。
【００３９】
ドライフィルムを両面にラミネートした後は、露光によりドライフィルムを感光し、現像により光の照射されていない部位のドライフィルムを除去し、エッチング工程にてドライフィルムの除去された部位の銅箔を除去し、剥膜工程で残ったドライフィルムを除去し、両面の回路パターンを形成する（図１（ｃ））。すなわち、上記シグナル用銅箔２ａに信号線の回路パターン（シグナル回路パターン２１）を形成すると共に、上記グランド用銅箔２ｂにグランドとなる回路パターン（グランド回路パターン２２）を形成する（図１（ｃ））。２３は信号線としてのリード、２４はリード２３と電気的に接続されているパッドを示す。
【００４０】
次に、本発明に従い、図１（ｄ）に示すように、感光性ソルダーレジストを印刷する直前に銅箔２ａ、２ｂの粗化処理を行い、回路パターンの銅箔表面及び側面を粗化面１とする（図１（ｄ））。粗化処理液はＣＺ８１０１（メック製）又はＣＰＥ９００（菱江化学製）などを用いる。本実施例では、グランド回路パターン２２およびシグナル回路パターン２１の双方を粗化処理する態様を例示しているが、少なくともシグナル回路パターン２１、つまり信号線としてのリード２３およびパッド２４が粗化処理されていればよい。
【００４１】
この粗化処理により、リード２３におけるインナーリードやアウターリード等の接続端子やパッド２４等の接続端子の表面及び側面が粗化される。また同時に、ビアホール６の銅めっき７の面及びビアホール内に露出しているパッド面２４ａも粗化される。
【００４２】
銅箔粗化後は、回路パターン２１の接続端子部（インナーリードやアウターリード等の接続端子やパッド２４のような接続端子）を除く領域に、感光性ソルダーレジスト３を塗布して絶縁膜を形成する（図１（ｅ））。すなわち、感光性ソルダーレジスト３の印刷、乾燥、露光、現像およびベークを行い、所望パターンの感光性ソルダーレジスト３の絶縁膜を形成する。なお、必要に応じて後露光を行う場合もある。
【００４３】
感光性ソルダーレジスト３による保護膜を形成した後は、露出しているインナーリード等の接続端子の銅箔表面に、めっき工程で金めっき９を形成する（図１（ｆ））。
【００４４】
銅箔表面が粗化されたまま金めっき９を形成すると、めっき表面が凹凸を持ち、一定温度の加熱ツールで一定時間加圧してＡｕ−Ｓｎ共晶接合（加熱接合）する際のワイヤボンディングツールの磨耗が懸念される場合がある。この場合には、上記金めっき９のめっき工程前に、銅箔表面の平滑化処理を行う必要がある。この銅箔表面の平滑化処理を行う場合には、ソフトエッチング液によって回路パターン２１，２２の銅箔表面を均一化すれば良い。例えばＣＰＥ７５０（菱江化学製）などの液をめっき工程の前処理槽へ適用すればよい。
【００４５】
本実施形態においても、上記銅箔表面及び側面の粗化処理を行い、感光性ソルダーレジストを塗布して絶縁膜を形成した後、銅箔表面を再び平滑にする平滑処理を行い、平滑化された銅箔表面に金めっきを形成する。
【００４６】
上記のように、本発明では、銅箔の粗化後に、直ぐに感光性ソルダーレジスト３による保護膜を形成するため、従来のように粗化後にデスミア処理等が行われ、それにより粗化面が変形してしまうことがない。また銅箔の表面のみならず側面も粗化されるため、感光性ソルダーレジスト３がより強固に銅箔２ａ及びテープ基材４に接着する。
【００４７】
図２は、上記のようにして得られた２メタルＴＡＢテープを利用して組立てたＣＯＦ構造の半導体装置の構造を示す。即ち、２メタルＴＡＢテープに半導体素子３６を搭載して、その電極を上記銅箔２ａの回路パターン２１のインナーリード２３ａと接続する。ＣＯＦ用２メタルＴＡＢテープにはデバイスホールは存在せず、半導体素子３６のバンプはインナーリード２３ａとテープ基材４上で接続（Ａｕ−Ｓｎ共晶接合）される。また、銅箔２ａのシグナル回路パターン２１とビアホール６を通して導通している他面側の銅箔２ｂのグランド回路パターン２２においては、ボールパッド上に半田ボール３８を設け、上記上下の銅箔２ａ、２ｂの回路パターンの一方２ｂをグランド層とした構成を有する。
【００４８】
次に銅箔の粗化処理工程の詳細を述べる。
【００４９】
本発明にかかる銅箔粗化工程を図３に示す。巻き出し機１０から巻き出されたＴＡＢテープ５は前処理槽１１を通る。前処理槽１１は通常酸液でディップ方式であり、塩酸や硫酸または市販の脱脂液などを用いる。ここでＴＡＢテープの銅箔表面の酸化膜や防錆処理膜を除去し、純銅を露出させる。
【００５０】
前処理槽１１の後に１〜２段の水洗工程（水洗部１４）を経て、粗化処理槽１２に至る。粗化処理槽１２は、例えばＣＺ８１０１（メック製）を用いる場合は、液温２５℃のスプレー方式である。スプレー圧は０．２ＭＰａでノズル１８は扇型ノズル（例えばいけうち製９０３０ノズル）を用いる。エッチング時間は約２０〜３０秒程度であるが、これはエッチング量によって決定される。即ち、粗化処理前後での重量差から平均エッチング量を算出し、銅箔粗化量が０．５μｍとなる条件でノズル配置やライン速度を決定する。
【００５１】
粗化処理後は１〜２段の水洗工程（水洗部１４）を経て酸洗槽１３となる。酸洗槽１３では、塩酸により銅箔粗化処理面に生じた酸化膜を除去する。
【００５２】
酸洗後は１〜２段の水洗工程（水洗部１４）を経た後、銅箔表面に酸化防止膜や防錆処理膜（防錆処理槽１５にて）を形成し、水洗工程（水洗部１４）を経て乾燥部１６にて乾燥し、最後に巻き取り装置１７でＴＡＢテープ５を巻き取る。
【００５３】
別の粗化処理液を用いる場合、例えばＣＰＥ９００（菱江化学製）の場合も、基本ライン工程は同様であるが、粗化処理槽１２でのスプレー圧力やノズル１８の個数などが異なる。またＣＰＥ９００を用いる場合の酸洗槽１３には通常硫酸を用いる。
【００５４】
［実施形態２］
他の実施形態として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用２メタルＴＡＢテープを用いて、本発明による感光性ソルダーレジスト印刷前に銅箔粗化処理を行う工程につき、図５を用いて説明する。
【００５５】
まず図５（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなくシグナル用銅箔２ａ、グランド用銅箔２ｂを張った両面銅張積層板８を基材テープとして用意する（図５（ａ））。この両面銅張積層板８に搬送用のスプロケットホールをパンチで形成する。
【００５６】
次に、グランド用銅箔２ｂ側からビアレーザー加工によりテープ基材４にシグナル用銅箔２ａに達するビアホール６を形成し、続いて行われるデスミア工程（デスミア処理）においてレーザー加工時において生じた銅箔の表面のカスを除去する（図５（ｂ））。続いて、ビアホール６に銅めっき７を行い、ビアホール６の導通化により、シグナル用銅箔２ａの一部とグランド用銅箔２ｂを導通させる（図５（ｂ））。
【００５７】
次に、回路パターンを形成するため、ドライフィルムのラミネートを行うが、その前に、ここで銅箔粗化処理を行ってもよい。
【００５８】
ドライフィルムを両面にラミネートした後、露光によりドライフィルムを感光し、現像により光の照射されていない部位のドライフィルムを除去し、エッチング工程にてドライフィルムの除去された部位の銅箔を除去し、剥膜工程で残ったドライフィルムを除去し、両面の回路パターンを形成する。
【００５９】
次に、本発明に従い、図５（ｃ）に示すように、感光性ソルダーレジストを印刷する直前に銅箔２ａ、２ｂの粗化処理を行い、回路パターンの銅箔表面及び側面を粗化面１とする（図５（ｃ））。粗化処理液はＣＺ８１０１（メック製）又はＣＰＥ９００（菱江化学製）などを用いる。なお、ドライフィルムラミネート前に既に粗化処理を行っている場合は、ここで粗化処理を行わなくてもよい。
【００６０】
銅箔粗化後は、回路パターン２１の接続端子部（インナーリード２６やアウターリード等の接続端子やランド２５のような接続端子）を除く領域の上に、感光性ソルダーレジスト３を塗布して絶縁膜を形成する（図５（ｄ））。すなわち、感光性ソルダーレジスト３の印刷、乾燥、露光、現像およびベークを行い、所望パターンの感光性ソルダーレジスト３の絶縁膜を形成する。なお、必要に応じて後露光を行う場合もある。
【００６１】
感光性ソルダーレジスト３の絶縁膜は、シグナル用銅箔２ａの面、グランド用銅箔２ｂの面の両面に形成する場合もあれば、片面のみに形成する場合もある。また感光性ソルダーレジストの代わりに非感光性のソルダーレジストを用いる場合もある。例えば、シグナル用銅箔２ａの面には感光性ソルダーレジストを、そしてグランド用銅箔２ｂの面にはソルダーレジストを設けるなどの組み合せも可能である。
【００６２】
感光性ソルダーレジスト３の絶縁膜の形成後は、回路パターンの銅箔表面に露出されている部位（インナーリードやパッド等）を、再度平滑化処理する（図５（ｅ））。平滑化処理には、ＣＰＥ７５０（菱江化学製）などのソフトエッチング液によって上記銅箔表面を均一化すれば良い。
【００６３】
平滑化処理後は銅箔表面に金めっき９を形成する。
【００６４】
次に、感光性ソルダーレジスト３の印刷前に銅箔粗化処理を行った場合の本発明の効果を確認するため、ＴＡＢテープを試作した例について述べる。ＴＡＢテープ５は次のようにして製造した。
【００６５】
銅箔２ａ、２ｂとしてＦ２−ＷＳ（古河サーキットフォイル製）を形成した両面銅張積層板８であるところのエスパネックス（新日鉄化学製）に回路パターンを形成し、銅箔表面処理（粗化処理）を行った。銅箔表面処理は、ＣＰＥ−９００液により、平均０．５μｍの銅箔をエッチングした後、感光性ソルダーレジスト３の絶縁膜を形成し、金めっきを施した。感光性ソルダーレジスト３にはＳＲ９０００（日立化成製）を用いた。
【００６６】
上記条件で形成されたＴＡＢテープ５の半田耐熱性評価結果を図４を用いて説明する。
【００６７】
作製されたＴＡＢテープにロジン系のフラックスを塗布し、２６０℃の半田浴に１０秒間浸す。これを数回繰り返し感光性ソルダーレジスト３下への半田の潜り込みがないか確認する。一般的には３回以上で半田潜り込みがなければ使用上の問題はないとされている。
【００６８】
表面粗化処理がない場合は、図４の下欄に「粗化処理なし」として示すように、２回目からやや潜り込みが発生し、３回目以降からは大きく潜り込みが発生してしまう。
【００６９】
一方、０．５μｍエッチングによる銅箔表面粗化処理を行ったものは、図４の上欄に「粗化処理有り」として示すように、３回目まで全く潜り込みが発生しておらず、４〜５回でも僅かに潜り込みが確認出来る程度で、６回目でもやや潜り込みがあるのみであった。この効果は、銅箔粗化により銅箔と感光性ソルダーレジストとの密着性が向上し、半田耐熱性が向上したものと考えられる。
【００７０】
続いて金めっき液の染み込み性について検討する。完成されたＴＡＢテープ５において、銅箔粗化処理の有無について金めっき液の染み込みの有無を観察した。その結果、銅箔粗化処理を施してないものについては、金めっき液の染み込みが発生していたものの、粗化処理を施したものは、金めっき液の染み込みが全く発生していなかった。この効果も銅箔粗化処理により銅箔と感光性ソルダーレジストとの密着性が向上したことによる耐めっき性が向上したことによる。
【００７１】
このようにＴＡＢテープにおいて感光性ソルダーレジストの印刷前に銅箔粗化処理を行うことによって、銅箔と感光性ソルダーレジストの密着性が向上し、このことによってＴＡＢテープにとって不可欠な耐熱性や耐めっき性が向上しているのが分かる。
【００７２】
ここで、粗化処理によりエッチング量について検討する。
【００７３】
ＴＡＢテープにおいて１μｍ以上の粗化を行おうとすると、使用している銅箔が８〜１８μｍと薄い、またフレキシブル性が要求される為に回路が切断されるなどの問題がある。そこで、上記銅箔表面及び側面を粗化する粗化処理は、重量法で算出するエッチング量が平均で１μｍ以下であるエッチング処理により行うことが好ましい。
【００７４】
重要なことは、ＴＡＢテープにおいては、低粗化量でも密着性向上が図れる表面処理を行う必要がある点である。平均０．５μｍエッチングの場合もエッチングの深い部位では２μｍに達してしまう為、極力低粗化量でエッチングを行う必要がある。
【００７５】
一方、密着性向上の為には、低粗化エッチング液であるＣＺ８１０１（メック製）やＣＰＥ９００（菱江化学製）を用いる場合でも十分な密着性を発現させる為には、最低限でも重量法で算出するエッチング量が平均で０．４μｍ以上、好ましくは０．５μｍ以上とする必要がある。また、上記したように極力低粗化量でエッチングを行う必要があり、上限は重量法で算出するエッチング量が平均で０．６μｍ以下にすることが好ましい。従って、重量法で算出するエッチング量が平均で０．４〜０．６μｍの範囲とするのがよい。この範囲の中でも、ＴＡＢテープにおいて銅箔表面処理を行う場合のエッチング量は０．５μｍが最適である。
【００７６】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００７７】
本発明では、ソルダーレジストを塗布して絶縁膜を形成する直前又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うため、これにより銅箔とソルダーレジスト（感光性ソルダーレジスト又は非感光性ソルダーレジスト）又はカバーフィルムとの密着性が向上し、めっき液のしみ込みや実装時の半田もぐりを生じさせず、信頼性の向上が達成可能となる。
【００７８】
また本発明では、特許文献１の銅箔の粗化のように、出発材料としての銅箔単体に粗化処理を施すのではなく、感光性ソルダーレジスト等の形成直前に粗化処理を行うものであるため、粗化後に化学研磨やデスミア工程などを経ることがなく、従って銅箔粗化形状が変化しない。また特許文献１のように、出発材料として粗化を行う場合のように、粗化形態が一義的に決定されてしまうことがない。従って、本発明によれば、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することが可能である。
【００７９】
また、本発明によれば、銅箔の表面のみならず側面も粗化されるため、ソルダーレジスト等がより強固に銅箔及びテープ基材に接着し、ソルダーレジスト等とポリイミドテープ基材の界面の密着性に起因する不具合にも対応可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＣＯＦ用ＴＡＢテープの製造工程を示す図である。
【図２】本発明における２メタルＴＡＢテープを用いて構成した半導体装置の断面を示した図である。
【図３】本発明におけるＴＡＢテープへの銅箔表面粗化処理工程の説明に供する図である。
【図４】本発明により製造されたＴＡＢテープの耐熱性の特性を比較して示した図である。
【図５】本発明の他の実施形態に係るＢＧＡ用ＴＡＢテープの製造工程を示した図である。
【図６】従来技術によるＴＡＢテープの製造工程の説明に供する図である。
【符号の説明】
１ 粗化面
２ａ シグナル用銅箔
２ｂ グランド用銅箔
３ 感光性ソルダーレジスト
４ テープ基材
６ ビアホール
７ 銅めっき
８ 両面銅張積層板
９ 金めっき
２１ シグナル回路パターン
２２ グランド回路パターン
２３ リード（信号線）
２４ パッド
２５ ランド
２６ インナーリード
【発明の属する技術分野】
本発明はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ又はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）用テープ等、絶縁性基板の片面又は両面に銅箔の回路パターンを形成し、その上にソルダーレジスト（又は感光性ソルダーレジスト（ＰＳＲ））を設けた半導体装置用テープキャリアおよびその製造方法に関するもので、特に銅箔の粗化処理を行うことによって、ソルダーレジストの密着性を向上し、これによりめっき液のしみ込み防止・半田のもぐり込み防止・信頼性の向上を図る技術に関する。
【０００２】
【従来の技術】
ＴＡＢテープにおいてはポリイミドテープを絶縁層としてその片面に回路パターンを形成する１メタルＴＡＢテープが一般的であるが、パソコンなどに搭載されるチップは高周波化が進んでおり、これに伴い伝送速度の早い回路の必要性が高まってきていることから、これに対応したＴＡＢテープとしてポリイミドテープを絶縁層としてその上下に回路パターンを形成する２メタルＴＡＢテープが実用化されている。
【０００３】
このＴＡＢテープ５は通常次のように形成される。ここでは、絶縁フィルムから成るテープ基材の両面に銅箔の回路パターン（配線パターン）を形成し、両回路パターンがビアホールによって連結された３層構造の２メタルＴＡＢテープであって、その回路パターン上のインナーリード、アウターリードを除く領域に感光性ソルダーレジストを塗布して絶縁膜を形成した半導体装置用テープキャリアの製造方法について説明する。
【０００４】
このＴＡＢテープの製造方法は、まず図６（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなく銅箔２ａ、２ｂを張った両面銅張積層板８を基材テープとして用意する（図６（ａ））。
【０００５】
この基材テープたる両面銅張積層板８に、スプロケットホールをパンチで穴開けした後、レーザー加工によりテープ基材４に銅箔２ａに達するビアホール６を形成し（図６（ｂ））、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去する。その後、ビアホール６に銅めっき７を行い（図６（ｂ））、ビアホール６による回路を形成する。
【０００６】
両面銅張積層板８には、エスパネックス（新日鉄化学製）やマイクロラックス（デュポン製）を用いる。積層されている銅箔はＳＱ−ＶＬＰ（三井金属製）やＦ２−ＷＳ（古河サーキットフォイル製）などを用いる。
【０００７】
次に、シグナル面の銅箔２ａに複数の回路からなるシグナル回路パターン２１を形成し、またグランド面の銅箔２ｂに複数の回路からなるグランド回路パターン２２を形成する（図６（ｃ））。回路パターン形成は、ドライフィルムの貼り付け、露光、現像、エッチングおよび剥膜の各工程を経て行う。
【０００８】
さらに回路パターン２１、２２の形成後は、図６（ｄ）に示すようにシグナル面の銅箔２ａ（シグナル回路パターン２１）上にのみ、又はシグナル面の銅箔２ａ及びグランド面の銅箔２ｂ（シグナル回路パターン２１及びグランド回路パターン２２）の両面に、感光性ソルダーレジスト３を形成する。この感光性ソルダーレジスト３は、例えばＰＳＲ４０００（太陽インキ製）やＳＲ９０００（日立化成製）を用い、印刷、乾燥、露光、現像およびベーク工程を経て形成される。
【０００９】
上記感光性ソルダーレジスト３の形成後は、図６（ｅ）に示すように金めっき９を形成し、半導体装置用テープキャリアが形成される。ＴＡＢテープの基本構造はこのようなものになる。
【００１０】
ところで、銅箔に回路形成後、上記のようなソルダーレジストやポリイミドフィルムでカバーレイを施すと、リフロー時に半田ペーストがカバーレイ等の下部に毛細現象でしみ込み、隣の回路とショートすることがある。この問題を解決するため、従来、銅箔を粗化処理することが知られている（例えば、特許文献１参照）。すなわち、出発材料としての圧延又は電解銅箔を電解液中で交流、直流又は前記電流の組み合せにより、電解エッチングした銅箔を、絶縁性ベースフィルムに接着剤を塗布して貼り合わせ、その後前記電解エッチングにより粗化された銅箔に化学エッチングにより回路を形成し、形成された回路の部品や接続端子部を除き、フィルムカバーレイ又はソルダーレジストカバーレイを設けるフレキシブル印刷配線板の製造方法である。ここで電解めっき銅箔を用いる場合、電解めっき面は荒れているので、その粗面（１．０〜５μｍ粗化面）を接着剤により絶縁性ベースフィルムに貼り合わせるベース側とし、光沢ある片面のみ電解エッチングを行い、０．５〜３μｍの深さに粗化する。圧延銅箔を用いる場合は、電解エッチングにより両面を０．５〜５μｍに粗化する。
【００１１】
【特許文献１】
特開平１−１０１６９７号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、半導体装置用テープキャリアの製造においては、図６で説明したように、スプロケットホールをパンチで穴開けした後、レーザー加工によりテープ基材４に銅箔２ａに達するビアホール６を形成し、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去するといったことが行われる。この点に関し、特許文献１（特開平１−１０１６９７号公報）の銅箔粗化は、出発材料としての銅箔単体で行われており、粗化後、化学研磨を始めとしてデスミア工程など数種の製造工程を経る為に銅箔の粗化形状が変化してしまうという課題がある。
【００１３】
また特許文献１では、出発材料として粗化を行う為に、粗化形態が一義的に決定されてしまい、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することができない。
【００１４】
さらにまた、感光性ソルダーレジストの密着性は、銅箔との密着性ばかりでなく基材フィルムであるポリイミドテープとの密着性も重要となる場合もある。特許文献１では、回路パターンの形成前に銅箔を粗化する為、回路パターンの銅箔の表面を粗化することはできるが、回路パターンの銅箔の側面までは粗化することが出来ない。従って、回路パターンの銅箔の表面及び側面の双方を粗化して、感光性ソルダーレジストとポリイミド基材との密着性に起因する不具合をなくすことが望まれる。
【００１５】
そこで、本発明の目的は、上記課題を解決し、半導体装置用テープキャリアにおけるソルダーレジストの密着性の向上を図り、めっき液のしみ込みを生じさせず、信頼性も向上し、鉛フリー化においても実装時において半田もぐりを生じさせないＴＡＢテープやＣＯＦテープを供給することにある。また、本発明の他の目的は、ソルダーレジストの密着性を向上させると共に、粗化後の銅箔の形状が変化せず、所望の粗化量や粗化形状に応ずることができる半導体装置用テープキャリア及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１７】
請求項１の発明に係る半導体装置用テープキャリアは、絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上に、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアにおいて、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける前に行う粗化処理により、回路パターンの銅箔表面及び側面を粗化したことを特徴とする。
【００１８】
請求項２の発明は、請求項１記載の半導体装置用テープキャリアにおいて、上記テープ基材の一方の片面に信号線の回路パターンを形成し、他方の片面にグランドとなる回路パターンを形成し、このグランド側の回路パターンをビアホールを通して上記信号線側の回路パターンの一部と電気的に接続したことを特徴とする。
【００１９】
請求項３の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うことを特徴とする。
【００２０】
請求項４の発明に係る半導体装置用テープキャリアの製造方法は、絶縁フィルムから成るテープ基材の一方の片面にシグナル用銅箔を形成すると共に他方の片面にグランド用銅箔を形成し、該グランド用銅箔側からレーザー加工によりシグナル用銅箔に至るビアホールを形成した後、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去し、その後当該ビアホールにめっきを施して導通化し、次いで、上記シグナル用銅箔に信号線の回路パターンを形成すると共に、上記グランド用銅箔にグランドとなる回路パターンを形成し、その後、上記回路パターンの銅箔表面及び側面を粗化する粗化処理を行い、次いで、上記信号線の回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けることを特徴とする。
【００２１】
請求項５の発明は、請求項３又は４記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で１μｍ以下であるエッチング処理により行うことを特徴とする。
【００２２】
請求項６の発明は、請求項５記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で０．４〜０．６μｍの範囲であるエッチング処理により行うことを特徴とする。
【００２３】
請求項７の発明は、請求項３〜６のいずれかに記載の半導体装置用テープキャリアの製造方法において、上記銅箔表面及び側面の粗化処理を行い、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた後、銅箔表面の平滑処理を行い、平滑化された銅箔表面にめっきを形成することを特徴とする。
【００２４】
請求項８の発明は、請求項４〜８のいずれかに記載の半導体装置用テープキャリアの製造方法において、上記銅箔に信号線の回路パターン及びグランドの回路パターンを形成するに先立ち、回路パターンの銅箔表面を粗化する粗化処理を行い、その後、銅箔上にドライフィルムを設け、このドライフィルムを露光・現像して回路パターンを形成することを特徴とする。
【００２５】
すなわち、絶縁フィルムから成るテープ基材の片面又は両面に銅箔を設け、この銅箔上にドライフィルムを形成し、このドライフィルムを露光・現像して回路パターンを形成し、その回路パターン上の部品や接続端子部（リードやパッドのような電気接続部等）を除く領域にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、上記ドライフィルムを形成する前に、回路パターンの銅箔表面を粗化する粗化処理を行うことを特徴とする半導体装置用テープキャリアの製造方法である。
【００２６】
＜発明の要点＞
半導体材料は鉛フリー化が進められており、半田を用いた実装においても鉛を用いない半田の採用が検討されている。この鉛フリー化により実装温度は２０〜３０℃上昇し、またリフロー時に使用するフラックスもより濡れ性の良いものが使用されるようになる。このことによりリフロー時において銅箔と感光性ソルダーレジストとの界面に半田がもぐり込みやすくなる。
【００２７】
また半導体製品の小型化に伴いＣＯＦテープのようなフィルムキャリアはフレキシブル性の要求が強くなってきている。一般に感光性ソルダーレジストは、低反り・フレキシブル性と耐ＰＣＴ特性などの信頼性や耐熱性とは相反する関係にあり両特性を両立する材料開発は困難である。フレキシブル性の良い感光性ソルダーレジストを使用しても、信頼性を維持する必要がある。
【００２８】
同時にフレキシブル性の良い感光性ソルダーレジストでは耐めっき液性に劣る場合が多く、めっき液耐性の向上も必要である。めっき工程においてめっき液が感光性ソルダーレジストと銅界面の間にしみ込むことにより外観不良になるばかりでなく、めっき液のしみ込みによって感光性ソルダーレジストと銅界面が剥離した部位を起点として、リフロー工程において半田または半田ボールが潜り込むこととなり、接合不良や絶縁不良を引き起こすこととなる。
【００２９】
本発明は、ソルダーレジストを塗布して絶縁膜を形成する直前又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うものであり、これにより銅箔とソルダーレジスト（感光性ソルダーレジスト又は非感光性ソルダーレジスト）やカバーフィルムとの密着性が向上することから、めっき液のしみ込みや実装時の半田もぐりを生じさせず、信頼性の向上が達成可能となる。
【００３０】
特許文献１（特開平１−１０１６９７号公報）の銅箔粗化は、出発材料としての銅箔単体で行われており、本発明のように感光性ソルダーレジスト形成直前に行われず、粗化後、化学研磨を始めとした数種の製造工程を経る為に銅箔粗化形状が変化してしまう。また出発材料として粗化を行う為に粗化形態が一義的に決定されてしまう。これに対し、本発明の場合は、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することが可能である。
【００３１】
また、感光性ソルダーレジストの密着性は、銅箔との密着性ばかりでなくポリイミド樹脂フィルムからなるテープ基材との密着性も重要となる場合もある。特にＨＡＳＴ試験などの信頼性試験において感光性ソルダーレジスト（ＰＳＲ）が剥離する場合があり、この場合は銅回路パターンの表面ばかりでなく側面まで粗化されていることが、感光性ソルダーレジストとポリイミド樹脂製テープ基材との密着性を向上することとなる。特許文献１（特開平１−１０１６９７号公報）では、回路パターンの形成前に銅表面を粗化する為、回路パターン側面まで粗化することは出来ない。これに対し、本発明では、回路パターン形成後に銅箔を粗化している為、感光性ソルダーレジストとポリイミドテープの界面の密着性に起因する不具合にも対応可能である。
【００３２】
本発明は、回路パターン上にソルダーレジストを塗布して絶縁膜を形成する形態だけでなく、ソルダーレジストによる絶縁膜の代わりにカバーフィルムを設ける形態においても適用することができる。
【００３３】
また、回路パターン形成用のドライフィルムの密着性の向上という観点からは、ドライフィルムラミネート前に銅箔表面を粗化することも有効であり、これにより、銅箔とドライフィルムの密着性が向上し、エッチング時における断線などの不良を低減し、回路パターンのエッチングファクタ（Ｅｆ）（特許文献１参照）を向上することが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００３５】
［実施形態１］
図１に、本半導体装置用テープキャリアの第一の実施形態として、液晶表示装置のＣＯＦ用２メタルＴＡＢテープの製造方法を示す。ここには、本発明の特徴である感光性ソルダーレジスト印刷前に銅箔粗化処理を行う工程が含まれている。
【００３６】
このＴＡＢテープの製造方法は、まず図１（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなくシグナル用銅箔２ａ、グランド用銅箔２ｂを張った両面銅張積層板８を基材テープとして用意する（図１（ａ））。
【００３７】
この基材テープたる両面銅張積層板８に、スプロケットホールをパンチで穴開けする。次に、グランド用銅箔２ｂ側からビアレーザー加工によりテープ基材４にシグナル用銅箔２ａに達するビアホール６を形成し（図１（ｂ））、続いて行われるデスミア工程（デスミア処理）においてレーザー加工時において生じた銅箔の表面のカスを除去する。ここで、ビアホール６は、ブラインドビア構造である。続いて、ビアホール６に銅めっき７を行い（図１（ｂ））、ビアホール６の導通化により、シグナル用銅箔２ａの一部とグランド用銅箔２ｂを導通させる。
【００３８】
次に、回路パターンを形成するため、ドライフィルムのラミネートを行うが、その前に、ここで銅箔粗化処理を行ってもよい。ドライフィルムラミネート前に銅箔粗化処理を行うことによって、ドライフィルムの密着性が向上し、回路パターンの断線やピンホール発生などの不良を低減することが出来る。
【００３９】
ドライフィルムを両面にラミネートした後は、露光によりドライフィルムを感光し、現像により光の照射されていない部位のドライフィルムを除去し、エッチング工程にてドライフィルムの除去された部位の銅箔を除去し、剥膜工程で残ったドライフィルムを除去し、両面の回路パターンを形成する（図１（ｃ））。すなわち、上記シグナル用銅箔２ａに信号線の回路パターン（シグナル回路パターン２１）を形成すると共に、上記グランド用銅箔２ｂにグランドとなる回路パターン（グランド回路パターン２２）を形成する（図１（ｃ））。２３は信号線としてのリード、２４はリード２３と電気的に接続されているパッドを示す。
【００４０】
次に、本発明に従い、図１（ｄ）に示すように、感光性ソルダーレジストを印刷する直前に銅箔２ａ、２ｂの粗化処理を行い、回路パターンの銅箔表面及び側面を粗化面１とする（図１（ｄ））。粗化処理液はＣＺ８１０１（メック製）又はＣＰＥ９００（菱江化学製）などを用いる。本実施例では、グランド回路パターン２２およびシグナル回路パターン２１の双方を粗化処理する態様を例示しているが、少なくともシグナル回路パターン２１、つまり信号線としてのリード２３およびパッド２４が粗化処理されていればよい。
【００４１】
この粗化処理により、リード２３におけるインナーリードやアウターリード等の接続端子やパッド２４等の接続端子の表面及び側面が粗化される。また同時に、ビアホール６の銅めっき７の面及びビアホール内に露出しているパッド面２４ａも粗化される。
【００４２】
銅箔粗化後は、回路パターン２１の接続端子部（インナーリードやアウターリード等の接続端子やパッド２４のような接続端子）を除く領域に、感光性ソルダーレジスト３を塗布して絶縁膜を形成する（図１（ｅ））。すなわち、感光性ソルダーレジスト３の印刷、乾燥、露光、現像およびベークを行い、所望パターンの感光性ソルダーレジスト３の絶縁膜を形成する。なお、必要に応じて後露光を行う場合もある。
【００４３】
感光性ソルダーレジスト３による保護膜を形成した後は、露出しているインナーリード等の接続端子の銅箔表面に、めっき工程で金めっき９を形成する（図１（ｆ））。
【００４４】
銅箔表面が粗化されたまま金めっき９を形成すると、めっき表面が凹凸を持ち、一定温度の加熱ツールで一定時間加圧してＡｕ−Ｓｎ共晶接合（加熱接合）する際のワイヤボンディングツールの磨耗が懸念される場合がある。この場合には、上記金めっき９のめっき工程前に、銅箔表面の平滑化処理を行う必要がある。この銅箔表面の平滑化処理を行う場合には、ソフトエッチング液によって回路パターン２１，２２の銅箔表面を均一化すれば良い。例えばＣＰＥ７５０（菱江化学製）などの液をめっき工程の前処理槽へ適用すればよい。
【００４５】
本実施形態においても、上記銅箔表面及び側面の粗化処理を行い、感光性ソルダーレジストを塗布して絶縁膜を形成した後、銅箔表面を再び平滑にする平滑処理を行い、平滑化された銅箔表面に金めっきを形成する。
【００４６】
上記のように、本発明では、銅箔の粗化後に、直ぐに感光性ソルダーレジスト３による保護膜を形成するため、従来のように粗化後にデスミア処理等が行われ、それにより粗化面が変形してしまうことがない。また銅箔の表面のみならず側面も粗化されるため、感光性ソルダーレジスト３がより強固に銅箔２ａ及びテープ基材４に接着する。
【００４７】
図２は、上記のようにして得られた２メタルＴＡＢテープを利用して組立てたＣＯＦ構造の半導体装置の構造を示す。即ち、２メタルＴＡＢテープに半導体素子３６を搭載して、その電極を上記銅箔２ａの回路パターン２１のインナーリード２３ａと接続する。ＣＯＦ用２メタルＴＡＢテープにはデバイスホールは存在せず、半導体素子３６のバンプはインナーリード２３ａとテープ基材４上で接続（Ａｕ−Ｓｎ共晶接合）される。また、銅箔２ａのシグナル回路パターン２１とビアホール６を通して導通している他面側の銅箔２ｂのグランド回路パターン２２においては、ボールパッド上に半田ボール３８を設け、上記上下の銅箔２ａ、２ｂの回路パターンの一方２ｂをグランド層とした構成を有する。
【００４８】
次に銅箔の粗化処理工程の詳細を述べる。
【００４９】
本発明にかかる銅箔粗化工程を図３に示す。巻き出し機１０から巻き出されたＴＡＢテープ５は前処理槽１１を通る。前処理槽１１は通常酸液でディップ方式であり、塩酸や硫酸または市販の脱脂液などを用いる。ここでＴＡＢテープの銅箔表面の酸化膜や防錆処理膜を除去し、純銅を露出させる。
【００５０】
前処理槽１１の後に１〜２段の水洗工程（水洗部１４）を経て、粗化処理槽１２に至る。粗化処理槽１２は、例えばＣＺ８１０１（メック製）を用いる場合は、液温２５℃のスプレー方式である。スプレー圧は０．２ＭＰａでノズル１８は扇型ノズル（例えばいけうち製９０３０ノズル）を用いる。エッチング時間は約２０〜３０秒程度であるが、これはエッチング量によって決定される。即ち、粗化処理前後での重量差から平均エッチング量を算出し、銅箔粗化量が０．５μｍとなる条件でノズル配置やライン速度を決定する。
【００５１】
粗化処理後は１〜２段の水洗工程（水洗部１４）を経て酸洗槽１３となる。酸洗槽１３では、塩酸により銅箔粗化処理面に生じた酸化膜を除去する。
【００５２】
酸洗後は１〜２段の水洗工程（水洗部１４）を経た後、銅箔表面に酸化防止膜や防錆処理膜（防錆処理槽１５にて）を形成し、水洗工程（水洗部１４）を経て乾燥部１６にて乾燥し、最後に巻き取り装置１７でＴＡＢテープ５を巻き取る。
【００５３】
別の粗化処理液を用いる場合、例えばＣＰＥ９００（菱江化学製）の場合も、基本ライン工程は同様であるが、粗化処理槽１２でのスプレー圧力やノズル１８の個数などが異なる。またＣＰＥ９００を用いる場合の酸洗槽１３には通常硫酸を用いる。
【００５４】
［実施形態２］
他の実施形態として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用２メタルＴＡＢテープを用いて、本発明による感光性ソルダーレジスト印刷前に銅箔粗化処理を行う工程につき、図５を用いて説明する。
【００５５】
まず図５（ａ）に示すように、ポリイミド樹脂製等の絶縁フィルムから成るテープ基材４の両面に、接着剤を介して又は接着剤を介することなくシグナル用銅箔２ａ、グランド用銅箔２ｂを張った両面銅張積層板８を基材テープとして用意する（図５（ａ））。この両面銅張積層板８に搬送用のスプロケットホールをパンチで形成する。
【００５６】
次に、グランド用銅箔２ｂ側からビアレーザー加工によりテープ基材４にシグナル用銅箔２ａに達するビアホール６を形成し、続いて行われるデスミア工程（デスミア処理）においてレーザー加工時において生じた銅箔の表面のカスを除去する（図５（ｂ））。続いて、ビアホール６に銅めっき７を行い、ビアホール６の導通化により、シグナル用銅箔２ａの一部とグランド用銅箔２ｂを導通させる（図５（ｂ））。
【００５７】
次に、回路パターンを形成するため、ドライフィルムのラミネートを行うが、その前に、ここで銅箔粗化処理を行ってもよい。
【００５８】
ドライフィルムを両面にラミネートした後、露光によりドライフィルムを感光し、現像により光の照射されていない部位のドライフィルムを除去し、エッチング工程にてドライフィルムの除去された部位の銅箔を除去し、剥膜工程で残ったドライフィルムを除去し、両面の回路パターンを形成する。
【００５９】
次に、本発明に従い、図５（ｃ）に示すように、感光性ソルダーレジストを印刷する直前に銅箔２ａ、２ｂの粗化処理を行い、回路パターンの銅箔表面及び側面を粗化面１とする（図５（ｃ））。粗化処理液はＣＺ８１０１（メック製）又はＣＰＥ９００（菱江化学製）などを用いる。なお、ドライフィルムラミネート前に既に粗化処理を行っている場合は、ここで粗化処理を行わなくてもよい。
【００６０】
銅箔粗化後は、回路パターン２１の接続端子部（インナーリード２６やアウターリード等の接続端子やランド２５のような接続端子）を除く領域の上に、感光性ソルダーレジスト３を塗布して絶縁膜を形成する（図５（ｄ））。すなわち、感光性ソルダーレジスト３の印刷、乾燥、露光、現像およびベークを行い、所望パターンの感光性ソルダーレジスト３の絶縁膜を形成する。なお、必要に応じて後露光を行う場合もある。
【００６１】
感光性ソルダーレジスト３の絶縁膜は、シグナル用銅箔２ａの面、グランド用銅箔２ｂの面の両面に形成する場合もあれば、片面のみに形成する場合もある。また感光性ソルダーレジストの代わりに非感光性のソルダーレジストを用いる場合もある。例えば、シグナル用銅箔２ａの面には感光性ソルダーレジストを、そしてグランド用銅箔２ｂの面にはソルダーレジストを設けるなどの組み合せも可能である。
【００６２】
感光性ソルダーレジスト３の絶縁膜の形成後は、回路パターンの銅箔表面に露出されている部位（インナーリードやパッド等）を、再度平滑化処理する（図５（ｅ））。平滑化処理には、ＣＰＥ７５０（菱江化学製）などのソフトエッチング液によって上記銅箔表面を均一化すれば良い。
【００６３】
平滑化処理後は銅箔表面に金めっき９を形成する。
【００６４】
次に、感光性ソルダーレジスト３の印刷前に銅箔粗化処理を行った場合の本発明の効果を確認するため、ＴＡＢテープを試作した例について述べる。ＴＡＢテープ５は次のようにして製造した。
【００６５】
銅箔２ａ、２ｂとしてＦ２−ＷＳ（古河サーキットフォイル製）を形成した両面銅張積層板８であるところのエスパネックス（新日鉄化学製）に回路パターンを形成し、銅箔表面処理（粗化処理）を行った。銅箔表面処理は、ＣＰＥ−９００液により、平均０．５μｍの銅箔をエッチングした後、感光性ソルダーレジスト３の絶縁膜を形成し、金めっきを施した。感光性ソルダーレジスト３にはＳＲ９０００（日立化成製）を用いた。
【００６６】
上記条件で形成されたＴＡＢテープ５の半田耐熱性評価結果を図４を用いて説明する。
【００６７】
作製されたＴＡＢテープにロジン系のフラックスを塗布し、２６０℃の半田浴に１０秒間浸す。これを数回繰り返し感光性ソルダーレジスト３下への半田の潜り込みがないか確認する。一般的には３回以上で半田潜り込みがなければ使用上の問題はないとされている。
【００６８】
表面粗化処理がない場合は、図４の下欄に「粗化処理なし」として示すように、２回目からやや潜り込みが発生し、３回目以降からは大きく潜り込みが発生してしまう。
【００６９】
一方、０．５μｍエッチングによる銅箔表面粗化処理を行ったものは、図４の上欄に「粗化処理有り」として示すように、３回目まで全く潜り込みが発生しておらず、４〜５回でも僅かに潜り込みが確認出来る程度で、６回目でもやや潜り込みがあるのみであった。この効果は、銅箔粗化により銅箔と感光性ソルダーレジストとの密着性が向上し、半田耐熱性が向上したものと考えられる。
【００７０】
続いて金めっき液の染み込み性について検討する。完成されたＴＡＢテープ５において、銅箔粗化処理の有無について金めっき液の染み込みの有無を観察した。その結果、銅箔粗化処理を施してないものについては、金めっき液の染み込みが発生していたものの、粗化処理を施したものは、金めっき液の染み込みが全く発生していなかった。この効果も銅箔粗化処理により銅箔と感光性ソルダーレジストとの密着性が向上したことによる耐めっき性が向上したことによる。
【００７１】
このようにＴＡＢテープにおいて感光性ソルダーレジストの印刷前に銅箔粗化処理を行うことによって、銅箔と感光性ソルダーレジストの密着性が向上し、このことによってＴＡＢテープにとって不可欠な耐熱性や耐めっき性が向上しているのが分かる。
【００７２】
ここで、粗化処理によりエッチング量について検討する。
【００７３】
ＴＡＢテープにおいて１μｍ以上の粗化を行おうとすると、使用している銅箔が８〜１８μｍと薄い、またフレキシブル性が要求される為に回路が切断されるなどの問題がある。そこで、上記銅箔表面及び側面を粗化する粗化処理は、重量法で算出するエッチング量が平均で１μｍ以下であるエッチング処理により行うことが好ましい。
【００７４】
重要なことは、ＴＡＢテープにおいては、低粗化量でも密着性向上が図れる表面処理を行う必要がある点である。平均０．５μｍエッチングの場合もエッチングの深い部位では２μｍに達してしまう為、極力低粗化量でエッチングを行う必要がある。
【００７５】
一方、密着性向上の為には、低粗化エッチング液であるＣＺ８１０１（メック製）やＣＰＥ９００（菱江化学製）を用いる場合でも十分な密着性を発現させる為には、最低限でも重量法で算出するエッチング量が平均で０．４μｍ以上、好ましくは０．５μｍ以上とする必要がある。また、上記したように極力低粗化量でエッチングを行う必要があり、上限は重量法で算出するエッチング量が平均で０．６μｍ以下にすることが好ましい。従って、重量法で算出するエッチング量が平均で０．４〜０．６μｍの範囲とするのがよい。この範囲の中でも、ＴＡＢテープにおいて銅箔表面処理を行う場合のエッチング量は０．５μｍが最適である。
【００７６】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００７７】
本発明では、ソルダーレジストを塗布して絶縁膜を形成する直前又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うため、これにより銅箔とソルダーレジスト（感光性ソルダーレジスト又は非感光性ソルダーレジスト）又はカバーフィルムとの密着性が向上し、めっき液のしみ込みや実装時の半田もぐりを生じさせず、信頼性の向上が達成可能となる。
【００７８】
また本発明では、特許文献１の銅箔の粗化のように、出発材料としての銅箔単体に粗化処理を施すのではなく、感光性ソルダーレジスト等の形成直前に粗化処理を行うものであるため、粗化後に化学研磨やデスミア工程などを経ることがなく、従って銅箔粗化形状が変化しない。また特許文献１のように、出発材料として粗化を行う場合のように、粗化形態が一義的に決定されてしまうことがない。従って、本発明によれば、各品種や納品先毎に要求される特性などの用途に応じてエッチング量や粗化形状を自在に調整することが可能である。
【００７９】
また、本発明によれば、銅箔の表面のみならず側面も粗化されるため、ソルダーレジスト等がより強固に銅箔及びテープ基材に接着し、ソルダーレジスト等とポリイミドテープ基材の界面の密着性に起因する不具合にも対応可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＣＯＦ用ＴＡＢテープの製造工程を示す図である。
【図２】本発明における２メタルＴＡＢテープを用いて構成した半導体装置の断面を示した図である。
【図３】本発明におけるＴＡＢテープへの銅箔表面粗化処理工程の説明に供する図である。
【図４】本発明により製造されたＴＡＢテープの耐熱性の特性を比較して示した図である。
【図５】本発明の他の実施形態に係るＢＧＡ用ＴＡＢテープの製造工程を示した図である。
【図６】従来技術によるＴＡＢテープの製造工程の説明に供する図である。
【符号の説明】
１ 粗化面
２ａ シグナル用銅箔
２ｂ グランド用銅箔
３ 感光性ソルダーレジスト
４ テープ基材
６ ビアホール
７ 銅めっき
８ 両面銅張積層板
９ 金めっき
２１ シグナル回路パターン
２２ グランド回路パターン
２３ リード（信号線）
２４ パッド
２５ ランド
２６ インナーリード
Claims (8)
- 絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上に、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアにおいて、
ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける前に行う粗化処理により、回路パターンの銅箔表面及び側面を粗化したことを特徴とする半導体装置用テープキャリア。 - 請求項１記載の半導体装置用テープキャリアにおいて、
上記テープ基材の一方の片面に信号線の回路パターンを形成し、他方の片面にグランドとなる回路パターンを形成し、このグランド側の回路パターンをビアホールを通して上記信号線側の回路パターンの一部と電気的に接続したことを特徴とする半導体装置用テープキャリア。 - 絶縁フィルムから成るテープ基材の片面又は両面に銅箔の回路パターンを形成し、その回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた半導体装置用テープキャリアの製造方法において、
ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設ける直前に、回路パターンの銅箔表面及び側面を粗化する粗化処理を行うことを特徴とする半導体装置用テープキャリアの製造方法。 - 絶縁フィルムから成るテープ基材の一方の片面にシグナル用銅箔を形成すると共に他方の片面にグランド用銅箔を形成し、
該グランド用銅箔側からレーザー加工によりシグナル用銅箔に至るビアホールを形成した後、デスミア工程においてレーザー加工時において生じた銅箔の表面のカスを除去し、その後当該ビアホールにめっきを施して導通化し、
次いで、上記シグナル用銅箔に信号線の回路パターンを形成すると共に、上記グランド用銅箔にグランドとなる回路パターンを形成し、
その後、上記回路パターンの銅箔表面及び側面を粗化する粗化処理を行い、
次いで、上記信号線の回路パターンの接続端子部を除く領域の上にソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けることを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項３又は４記載の半導体装置用テープキャリアの製造方法において、
上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で１μｍ以下であるエッチング処理により行うことを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項５記載の半導体装置用テープキャリアの製造方法において、
上記銅箔表面及び側面を粗化する粗化処理は、エッチング量が平均で０．４〜０．６μｍの範囲であるエッチング処理により行うことを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項３〜６のいずれかに記載の半導体装置用テープキャリアの製造方法において、
上記銅箔表面及び側面の粗化処理を行い、ソルダーレジストを塗布して絶縁膜を形成し又はカバーフィルムを設けた後、銅箔表面の平滑処理を行い、平滑化された銅箔表面にめっきを形成することを特徴とする半導体装置用テープキャリアの製造方法。 - 請求項４〜８のいずれかに記載の半導体装置用テープキャリアの製造方法において、
上記銅箔に信号線の回路パターン及びグランドの回路パターンを形成するに先立ち、回路パターンの銅箔表面を粗化する粗化処理を行い、その後、銅箔上にドライフィルムを設け、このドライフィルムを露光・現像して回路パターンを形成することを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098495A JP3925449B2 (ja) | 2003-04-01 | 2003-04-01 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098495A JP3925449B2 (ja) | 2003-04-01 | 2003-04-01 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311463A true JP2004311463A (ja) | 2004-11-04 |
| JP3925449B2 JP3925449B2 (ja) | 2007-06-06 |
Family
ID=33463256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003098495A Expired - Fee Related JP3925449B2 (ja) | 2003-04-01 | 2003-04-01 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3925449B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Ｔａｂテープキャリアおよびその製造方法 |
| JP2011023517A (ja) * | 2009-07-15 | 2011-02-03 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープおよびその製造方法 |
-
2003
- 2003-04-01 JP JP2003098495A patent/JP3925449B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Ｔａｂテープキャリアおよびその製造方法 |
| JP2011023517A (ja) * | 2009-07-15 | 2011-02-03 | Hitachi Cable Ltd | 半導体装置用ｔａｂテープおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3925449B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
| KR20080046275A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| TWI392428B (zh) | Method for manufacturing double sided flexible printed wiring board | |
| US20080236872A1 (en) | Printed Wiring Board, Process For Producing the Same and Semiconductor Device | |
| US7665208B2 (en) | Through hole forming method | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| JP5256747B2 (ja) | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム | |
| JP2009176770A (ja) | 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム | |
| JP3075484B2 (ja) | プリント配線板の製造方法 | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| JP3925449B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2007123622A (ja) | フレキシブル配線基板及びその製造方法 | |
| JP2001110939A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JP2004047898A (ja) | プリント配線板の製造方法及び多層プリント配線板の製造方法 | |
| JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
| JP2002324968A (ja) | 配線基板の製造方法 | |
| JPH0573359B2 (ja) | ||
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| JP2006128291A (ja) | 多層プリント配線板の製造方法、多層プリント配線板及び電子装置 | |
| JP4803060B2 (ja) | 電子部品内蔵基板、電子モジュール、電子機器および電子部品内蔵基板の製造方法 | |
| JPH08125295A (ja) | 金属ベース回路基板 | |
| KR20120019948A (ko) | 리드선이 없는 인쇄회로기판의 제조방법 및 이를 이용하여 제조된 인쇄회로기판 | |
| JP3854265B2 (ja) | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |