JP2011023517A - 半導体装置用tabテープおよびその製造方法 - Google Patents
半導体装置用tabテープおよびその製造方法 Download PDFInfo
- Publication number
- JP2011023517A JP2011023517A JP2009166794A JP2009166794A JP2011023517A JP 2011023517 A JP2011023517 A JP 2011023517A JP 2009166794 A JP2009166794 A JP 2009166794A JP 2009166794 A JP2009166794 A JP 2009166794A JP 2011023517 A JP2011023517 A JP 2011023517A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- tab tape
- insulating substrate
- semiconductor device
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 本発明の半導体装置用TABテープでは、インナーリード6および配線パターン5が、有機化合物または無機化合物からなるインヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって導体箔11をパターン加工することにより形成されている。
【選択図】 図1
Description
応のCSP(chip size package)などに好適な半導体装置用TAB(Tape Automated Bonding)テープおよびその製造方法に関する。
と比較して、端子間(リード間)ピッチを狭小化することなく多ピン化に対応することができるという、実装パッケージの超小型・薄型化に対応可能な優れた特長を有している。
このようなBGA型の実装パッケージにおいては、機械的な構造を実質的に(材料力学的に)支える基板として、適度な機械的強度および熱的強度を有しつつ薄型化が可能なTABテープが好適に用いられる。このようなTABテープを用いた実装パッケージとしては、例えばμBGA(米国テセラ社商標)パッケージなどのCSPが知られている。
このようなテープBGA型のCSPでは、超小型・薄型化を達成するための一手段として、TABテープにボンディング用窓を設けておき、その部分でインナーリードをS字型に折り曲げ加工して半導体チップ上の電極パッドに接続することが提案されている。
また、近年では、シランカップリング等の有機処理を施すことにより、金属からなる導体箔(銅箔)と樹脂からなるポリイミド基板との密着強度を高めるようにすることなども行われている(特許文献1)。
このような形状になると、特にインナーリード102においては、実装される半導体装置の電極パッド(図示省略)との接続面積が不足して、接合不良を引き起こす虞が極めて高くなる。
また、そのようなトップ幅の細りやそれに起因した接合不良等の発生を回避しようとして、インナーリードや配線パターンのボトム幅を予め広めに設定しておくようにすればよいようにも考えられるが、そのようにすると、隣り合うインナーリードや配線パターンのボトム同士の間隙(いわゆるリードスペースや配線スペース)が狭くなり過ぎて、パターン不良や短絡不良が多発するという、別の問題が生じてしまう。また、絶縁信頼性も著しく損なわれてしまうこととなる。
また、さらに具体的な態様としては、本発明の半導体装置用TABテープは、少なくとも前記インナーリードが、インヒビタを添加したエッチャントを用いたウェットエッチングによって、前記導体箔をパターン加工してなるものであることを特徴としている。
本発明の半導体装置用TABテープの製造方法は、絶縁性基板に少なくともボンディング用窓穴を穿設する工程と、前記絶縁性基板の片面に導体箔を張り合わせる工程と、前記導体箔をパターン加工して、少なくともインナーリードと配線パターンとを含んだ導体パターンを形成する工程とを有する半導体装置用TABテープの製造方法であって、少なくとも前記インナーリードを、有機化合物または無機化合物からなるインヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって前記導体箔をパターン加工して形成する工程を含むことを特徴としている。
この半導体装置用TABテープ10は、図1に示したように、絶縁性基板1と、導体パターン2とからその主要部が構成されている。
絶縁性基板1は、例えばポリイミド樹脂フィルムのような所定の機械的強度を有する薄手の絶縁性材料からなるフィルム基板であり、はんだボール搭載用ビア穴3と、ボンディング用窓穴4とが、例えばプレス金型等を用いたパンチングによって所定の位置に打抜き形成されている。
導体パターン2における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7の表面粗さは、絶縁性基板1の片面に張り合わされている部分の表面8の表面粗さ未満となっている。これにより、ボンディング用窓穴4にて露出しているインナーリード6の片面に押し当てられるボンディングツール40の早期劣化や短命化を回避することが可能となる。
また、導体パターン2における絶縁性基板1の片面に張り合わされている部分の表面8には、その張り合わせの密着強度を高めるための、例えばシランカップリングのような有機処理が施されているが、導体パターン2におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7では、シランカップリングのような有機処理の痕跡は完全に除去されている。
する)が、下面Bの幅(以降、これをボトム幅WBとも呼ぶものとする)以上の大きさと
なっている。
このような、左右両側面がほぼ垂直に切り立ったような断面形状、もしくは数値的にはむしろ逆テーパのようにボトム幅WBよりもトップ幅WAの方が広い断面形状の、インナーリード6や配線パターン5は、有機化合物または無機化合物からなるインヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって銅箔のような導体箔11をパターン加工することで、実現される。
また、このインナーリード6は、下面Bに化学研磨処理による平滑化処理が施されていることで、このインナーリード6以外の絶縁性基板1に張り合わされている配線パターン5の部分等の表面8の厚さよりも、薄いものとなっている。但し、その厚さは、10μm以上となっている。これは、厚さが10μm未満では、このインナーリード6に変形や損傷等の生じる虞が高くなるからである。
また、このインナーリード6の上面Aの表面は、導体箔11の光沢面の表面粗さのままに保たれている。つまり、上面Aの表面粗さは、極めて平滑なものとなっている。これにより、このインナーリード6の上面Aは、半導体チップ(半導体装置)30の電極パッド(接続用パッド)31に対して確実に接続することが可能なものとなっている。
まず、図4(a)に示したように、例えば接着剤(図示省略)付きのポリイミド樹脂フィルム基板のような絶縁性基板1を用意する。
その絶縁性基板1に、例えばプレス金型等を用いたパンチング加工を施して、はんだボール搭載用ビア穴3、ボンディング用窓穴4、および搬送用送り穴15を打抜き形成する(図4(b))。
続いて、絶縁性基板1の片面に、導体箔11を張り合わせる(図4(c))。このとき絶縁性基板1に張り合わされる導体箔11の片面全面には、密着性を高めるための粗面化処理、およびシランカップリングのような有機処理が、予め施されている(この導体箔11の片面を、以下、粗面とも呼ぶものとする)。
この化学研磨処理により、導体箔11(すなわちパターン加工後の導体パターン2;以下同様)における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7(インナーリード6における下面B)に対して選択的に、その部分のみに化学研磨が施されて、その表面7における表面粗さが、導体箔11における絶縁性基板1の片面に張り合わされている部分の表面8の表面粗さ未満となる。また、それと共に、導体箔11の表面7の表層部における有機処理の痕跡、換言すれば表面7の有機処理が施された表層部分が、完全に除去される。この化学研磨処理用の薬液としては、例えば過水硫酸系や過硫酸塩などの化学研磨液を好適に用いることが可能である。
ここで、表面7の具体的な表面粗さは、この工程で用いる化学研磨処理用薬剤や化学研磨処理を施す前の導体箔11の粗面の状態等、種々の条件に対応して、この工程における化学研磨処理時間の長短を適宜に制御することなどによって、調節することが可能である。
この工程で、上面Aの幅つまりトップ幅WAが下面Bの幅つまりボトム幅WBと同等またはそれよりもさらに広い断面形状を有するインナーリード6や配線パターン5が形成される。
その後、半導体チップ30やはんだボール(図示省略)との接合のための金めっき14を導体パターン2の露出している表面ほぼ全面に施して、この半導体装置用TABテープ10の主要部が完成する(図4(g))。
本実施の形態に係る半導体装置用TABテープおよびその製造方法では、絶縁性基板1の片面に張り合わされた導体箔11を、インヒビタを添加したエッチャントを用いたウェットエッチングプロセスによってパターン加工することで、インナーリード6および配線パターン5等を含んだ導体パターン2を形成するようにしたので、そのインヒビタを添加したエッチャントによるエッチングが、従来技術の場合のような等方的に進行するのではなく、導体箔11の表面に対してほぼ垂直方向に、ないしはむしろいわゆる逆テーパ(一般的なアンダカットを順テーパとして)が生じるような方向に進行する。これにより、本実施の形態に係る半導体装置用TABテープおよびその製造方法によれば、パターン不良や短絡不良や絶縁信頼性の低下のような別の新たな不都合を生じることなしに、実装される半導体装置30の電極パッド31に対して確実な接合を得ることができるような十分に広いトップ幅WAを確保した、ファインパターンのインナーリードを形成することが可能
となる。
ェットエッチングプロセスによってファインパターンのインナーリード6を形成するという実験および考察等を鋭意試行した結果、絶縁性基板1の片面に張り合わされた導体箔11をウェットエッチングプロセスによってパターン加工してインナーリード6や配線パターン5等の導体パターン2を形成するに際しては、従来の一般的なエッチャントを用いるのではなく、インヒビタを添加してなるエッチャントを用いることにより、特に極めて微細なパターン幅およびパターンピッチに設定されていて極めて精密な加工が要求されるインナーリード6の部分において、ボトム幅WBとトップ幅WAとが同等もしくはむしろトップ幅WAの方がボトム幅WBよりも広くなるようなパターン形成が可能となることを確認した。そして、この新知見に基づいて本発明を成すに到ったのであった。
ここで、インヒビタをエッチング液に添加すると、それに起因してエッチング速度が低下し、延いてはパターン加工工程におけるスループットの低下が生じることが危惧されるようにも考えられる。しかし実際には、そのようなスループットの低下は、実質的なデメリットを生じるほどの問題とはならない。なぜなら、本発明が特に主な適用対象としている半導体装置用TABテープの分野においては、配線パターン5をはじめとする各種導体パターン2の微細化もしくは超微細化が進んでいるが、それに伴って、パターン加工の対象となる銅箔の厚さはごく薄いものとなっており、またそれと共に、配線間スペースの微細化も進んでいるので、エッチングプロセスで溶解除去すべき部分の分量は、ますます減少していく傾向にある。このため、インヒビタを添加したエッチング液を用いたウェットエッチングプロセスでパターン加工を行っても、そのスループットは実質的な問題となるほどまでは低下しないからである。換言すれば、従来技術に係る一般的なエッチング液を用いて半導体装置用TABテープにおける微細パターン加工を行うと、本発明の場合よりも若干、エッチング時間は短くなるかもしれないが、それと引き換えに、配線パターン5等のエッチング不良や絶縁不良等が多発して、そのパターン加工工程における歩留まりが著しく低下し、延いてはその全体的な製造プロセスのやり直し等をしなければならなくなるなどして、結果的に、その全体的な製造工程の大幅な遅延を生じることとなるが、本発明によれば、既述のように、配線パターン5等のエッチング不良や絶縁不良等の発生を回避することができ、しかもそのパターン加工工程でのスループットの実質的な低下等の虞もないのであるから、実際上は、本発明によるパターン加工の方が、むしろ総合的にはスループットが向上する、とさえ言えるからである。
ものと考えられる。しかし、このような抉れに起因したボトム幅WBの減少は、数値的に
は僅かなものであるから、インナーリード6における実質的な不都合が生じる虞はない。
なパターン幅やパターンピッチが大きい場合には、パターン幅の許容寸法公差も大きくなるので、実質的なデメリットを生じるほどの問題とはならない。従って、上記のような本実施の形態に係るエッチング液を用いたウェットエッチングプロセスによって導体箔11をパターン加工して、インナーリード6だけでなく配線パターン5を形成しても、実質的な不都合は生じることがない。むしろ、そのように本実施の形態に係るエッチング液を用いて配線パターン5を形成することによって、サイドエッチングに起因した配線パターン5におけるトップ幅の細りを解消することが可能となり、またさらに、リードボトム間のスペースを上記のような抉れによって拡げることができるので、電気的な信頼性を向上せしめることができるというメリットも得られるので、極めて望ましいと言える。
ところが、そのようにして粗面化処理や有機処理が施された導体箔11の表面は、はんだボール搭載用ビア穴3の部分およびボンディング用窓穴4の部分で露出することとなる。すなわち、導体箔11をパターン加工してなる配線パターン5におけるはんだボールが接合される部分およびインナーリード6におけるボンディングツール40が押し付けられる部分の表面7は、従来の技術では、粗面化処理によって故意に荒らした粗面や有機処理した面となっていた。このため、インナーリード6におけるボンディングツール40が押し当てられる部分に関しては、ボンディングツール40の磨耗が激化することとなり、また配線パターン5におけるはんだボールが接合される部分に関しては、特に近年のはんだボールおよびはんだボール搭載用ビア穴3の微細化に伴って、はんだボールを確実に接合することが困難となり、甚だしくは、はんだボールの脱落が発生する場合さえあった。
しかし、本実施の形態に係る半導体装置用TABテープおよびその製造方法によれば、導体箔11の粗面化処理や有機処理が施された面における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に対して、選択的に(その部分のみに)化学研磨処理を施すようにしたので、はんだボールをはんだボール搭載用ビア穴3にて露出している部分の導体パターン2の表面7に確実に接合して、はんだボールの脱落等の接合不良の発生を解消することが可能となり、またそれと共に、インナーリード6におけるボンディング用窓穴4にて露出している部分の表面7に
押し当てられるボンディングツール40の先端部等の早期劣化や短命化を回避することが可能となるのである。
ップ30の電極パッド31に対して確実な接合を得ることができるような、むしろトップ幅WAの方がボトム幅WB以上の大きさであるような、十分に広いトップ幅WAを確保して
なるファインパターンのインナーリード6を形成することが可能となる。
また、導体パターン2におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7の表面粗さを、導体パターン2における絶縁性基板1の片面に張り合わされている部分の表面8の表面粗さ未満となるようにしたので、はんだボールをはんだボール搭載用ビア穴3にて露出している部分の導体パターン2の表面7に確実に接合することが可能となり、またボンディング用窓穴4にて露出しているインナーリード6の片面に押し当てられるボンディングツール40の早期劣化や短命化を回避することが可能となる。
また、本実施の形態に係る半導体装置用TABテープの製造方法によれば、導体箔11におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に対して選択的に化学研磨処理を施して、それらの表面7における表面粗さを、導体箔11における絶縁性基板1の片面に張り合わされている部分の表面8の表面粗さ未満にするようにしたので、導体箔11における絶縁性基板1の片面に張り合わされる面全面に、粗面化処理だけでなくシランカップリングのような有機処理が施されている場合でも、その表面7における有機処理の痕跡が残っている表層部を、確実に除去することが可能となる。その結果、はんだボールを、はんだボール搭載用ビア穴3にて露出している部分の導体箔11の表面7に確実に接合して、はんだボール脱落等の接合不良の発生を解消することが可能となる。
導体箔11のパターン加工工程で用いられることが必要とされているものなのであるから、マスキング層としてドライフィルムレジスト12を用いることにより、別段にマスキングテープのようなマスキング層をラミネートしたり化学研磨処理の終了後に糊残りや部分的残存等に注意しながら剥がしたりするといった煩雑な工程を追加しなくても済むようにすることも可能となる。
また、上記実施の形態では、半導体装置用TABテープ10はμBGAタイプのCSPに用いられるようなフィルムビア構造を有するものとして説明したが、フィルムビア構造以外のμBGAタイプのCSP、あるいはμBGAタイプ以外のCSPに用いられるものなどにも本発明は適用可能であることは言うまでもない。
2 導体パターン
3 はんだボール搭載用ビア穴
4 ボンディング用窓穴
5 配線パターン
6 インナーリード
9 ノッチ部
10 半導体装置用TABテープ
11 導体箔
12 ドライフィルムレジスト
30 半導体チップ
40 ボンディングツール
Claims (9)
- 少なくともボンディング用窓穴が設けられた絶縁性基板と、前記絶縁性基板の片面に張り合わされた導体箔をパターン加工して形成された少なくともインナーリードと配線パターンとを含んだ導体パターンとを有する半導体装置用TABテープであって、
前記導体パターンにおける、前記絶縁性基板の片面に張り合わされた面とは反対側の面のインナーリード幅が、前記絶縁性基板と張り合わされた面側のインナーリード幅以上である
ことを特徴とする半導体装置用TABテープ。 - 請求項1記載の半導体装置用TABテープにおいて、
少なくとも前記インナーリードが、インヒビタを添加したエッチャントを用いたウェットエッチングによって、前記導体箔をパターン加工してなるものである
ことを特徴とする半導体装置用TABテープ。 - 請求項1または2記載の半導体装置用TABテープにおいて、
前記インナーリードは、前記絶縁性基板の片面に張り合わされた面側とは反対側の面が、当該半導体装置用TABテープに実装される半導体装置の電極パッドに接続されるように設定されている
ことを特徴とする半導体装置用TABテープ。 - 請求項1ないし3のうちいずれか一つの項に記載の半導体装置用TABテープにおいて、
前記インナーリードは、前記絶縁性基板の片面に張り合わされた面側の左右両角部が面取りされて抉れたような断面形状に形成されている
ことを特徴とする半導体装置用TABテープ。 - 請求項1ないし4のうちいずれか一つの項に記載の半導体装置用TABテープにおいて、
前記インナーリードの前記絶縁性基板と張り合わされた面側における前記ボンディング用窓穴にて露出している部分の表面の表面粗さは、当該露出している部分以外の前記導体パターンにおける前記絶縁性基板の片面に張り合わされている部分の表面粗さ未満であることを特徴とする半導体装置用TABテープ。 - 請求項1ないし5のうちいずれか一つの項に記載の半導体装置用TABテープにおいて、
前記インナーリードは、前記絶縁性基板の片面に張り合わされた面側の表面が、前記ボンディング用窓穴にて露出するように設けられていると共に、当該張り合わされた面側におけるボンディング用窓穴にて露出している部分の表面の表面粗さよりも、前記絶縁性基板の片面に張り合わされた面側とは反対側の面の表面粗さの方が小さい
ことを特徴とする半導体装置用TABテープ。 - 請求項1ないし6のうちいずれか一つの項に記載の半導体装置用TABテープにおいて、
前記インナーリードにおける、前記絶縁性基板の片面に張り合わされた面側の表面が前記ボンディング用窓穴にて露出するように設けられている部分の厚さは、当該露出している部分以外の前記導体パターンにおける前記絶縁性基板の片面に張り合わされている部分の厚さ未満10μm以上である
ことを特徴とする半導体装置用TABテープ。 - 絶縁性基板に少なくともボンディング用窓穴を穿設する工程と、前記絶縁性基板の片面に導体箔を張り合わせる工程と、前記導体箔をパターン加工して、少なくともインナーリードと配線パターンとを含んだ導体パターンを形成する工程とを有する半導体装置用TABテープの製造方法であって、
少なくとも前記インナーリードを、有機化合物または無機化合物からなるインヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって前記導体箔をパターン加工することで形成する工程を含む
ことを特徴とする半導体装置用TABテープの製造方法。 - 請求項8記載の半導体装置用TABテープの製造方法において、
前記インナーリードの前記絶縁性基板と張り合わされた面側における前記ボンディング用窓穴にて露出している部分の表面に対して選択的に化学研磨処理を施す工程を含む
ことを特徴とする半導体装置用TABテープの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166794A JP2011023517A (ja) | 2009-07-15 | 2009-07-15 | 半導体装置用tabテープおよびその製造方法 |
KR2020090016034U KR200455170Y1 (ko) | 2009-07-15 | 2009-12-09 | 반도체 장치용 티에이비 테이프 및 그 제조방법 |
TW099100261A TW201103106A (en) | 2009-07-15 | 2010-01-07 | Tape automated bonding (TAB) tape for semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166794A JP2011023517A (ja) | 2009-07-15 | 2009-07-15 | 半導体装置用tabテープおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011023517A true JP2011023517A (ja) | 2011-02-03 |
Family
ID=43633335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166794A Pending JP2011023517A (ja) | 2009-07-15 | 2009-07-15 | 半導体装置用tabテープおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2011023517A (ja) |
KR (1) | KR200455170Y1 (ja) |
TW (1) | TW201103106A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165750A (ja) * | 2010-02-05 | 2011-08-25 | Hitachi Cable Ltd | 半導体装置用tabテープおよびその製造方法 |
CN111316429A (zh) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | 半导体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013069947A1 (en) | 2011-11-09 | 2013-05-16 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311463A (ja) * | 2003-04-01 | 2004-11-04 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
JP2007123622A (ja) * | 2005-10-28 | 2007-05-17 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板及びその製造方法 |
JP2007335541A (ja) * | 2006-06-13 | 2007-12-27 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線基板および半導体装置 |
JP2008084928A (ja) * | 2006-09-26 | 2008-04-10 | Hitachi Cable Ltd | 半導体装置用tabテープの製造方法 |
JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Tabテープキャリアおよびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041344A (ja) * | 1996-07-25 | 1998-02-13 | Hitachi Cable Ltd | 半導体装置用テープキャリア |
TWI333808B (en) * | 2005-05-05 | 2010-11-21 | Himax Tech Inc | A method of manufacturing a film printed circuit board |
-
2009
- 2009-07-15 JP JP2009166794A patent/JP2011023517A/ja active Pending
- 2009-12-09 KR KR2020090016034U patent/KR200455170Y1/ko not_active IP Right Cessation
-
2010
- 2010-01-07 TW TW099100261A patent/TW201103106A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311463A (ja) * | 2003-04-01 | 2004-11-04 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
JP2007123622A (ja) * | 2005-10-28 | 2007-05-17 | Sumitomo Metal Mining Co Ltd | フレキシブル配線基板及びその製造方法 |
JP2007335541A (ja) * | 2006-06-13 | 2007-12-27 | Mitsui Mining & Smelting Co Ltd | フレキシブルプリント配線基板および半導体装置 |
JP2008084928A (ja) * | 2006-09-26 | 2008-04-10 | Hitachi Cable Ltd | 半導体装置用tabテープの製造方法 |
JP2009016716A (ja) * | 2007-07-09 | 2009-01-22 | Hitachi Cable Ltd | Tabテープキャリアおよびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165750A (ja) * | 2010-02-05 | 2011-08-25 | Hitachi Cable Ltd | 半導体装置用tabテープおよびその製造方法 |
CN111316429A (zh) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20110000721U (ko) | 2011-01-21 |
TW201103106A (en) | 2011-01-16 |
KR200455170Y1 (ko) | 2011-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857594B2 (ja) | 回路部材、及び回路部材の製造方法 | |
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
JP2010080895A (ja) | リードフレーム型基板とその製造方法ならびに半導体装置 | |
JP4329678B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
JP2007287953A (ja) | 回路基板およびその製造方法 | |
JP2011023517A (ja) | 半導体装置用tabテープおよびその製造方法 | |
JP5678980B2 (ja) | 回路部材の製造方法 | |
JP2010062188A (ja) | 半導体装置用tabテープおよびその製造方法 | |
JP2007123622A (ja) | フレキシブル配線基板及びその製造方法 | |
JP4196606B2 (ja) | 配線板の製造方法 | |
JP5051355B2 (ja) | プリント配線基板の製造方法 | |
JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
JP5046481B2 (ja) | 半導体装置及びその製造方法 | |
JP4366647B2 (ja) | 配線部材の製造方法 | |
JP4821995B2 (ja) | 半導体装置の製造方法 | |
JP5353954B2 (ja) | 回路部材、及び半導体装置 | |
JP5263830B2 (ja) | 印刷回路基板及びその製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
JP3816928B2 (ja) | 配線基板の製造方法 | |
JP3841672B2 (ja) | 両面可撓性回路基板の製造法 | |
JP4419656B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2004311463A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2006128445A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |