JP2010062188A - 半導体装置用tabテープおよびその製造方法 - Google Patents

半導体装置用tabテープおよびその製造方法 Download PDF

Info

Publication number
JP2010062188A
JP2010062188A JP2008223437A JP2008223437A JP2010062188A JP 2010062188 A JP2010062188 A JP 2010062188A JP 2008223437 A JP2008223437 A JP 2008223437A JP 2008223437 A JP2008223437 A JP 2008223437A JP 2010062188 A JP2010062188 A JP 2010062188A
Authority
JP
Japan
Prior art keywords
tab tape
insulating substrate
semiconductor device
solder ball
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008223437A
Other languages
English (en)
Inventor
Hiroshi Ishikawa
浩史 石川
Takashi Sasaki
孝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008223437A priority Critical patent/JP2010062188A/ja
Publication of JP2010062188A publication Critical patent/JP2010062188A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 はんだボールをはんだボール搭載用ビア穴にて露出している部分の導体箔の表面に確実に接合することを可能とし、またボンディングツールの劣化や短命化を回避することを可能とした半導体装置用TABテープおよびその製造方法を提供する。
【解決手段】 はんだボール搭載用ビア穴3とボンディング用窓穴4とを穿設してなる絶縁性基板1と、その絶縁性基板1の片面に張り合わされた導体箔11をパターン加工して形成された少なくとも配線パターン5とインナーリード6とを含んだ導体パターン2とを有する半導体装置用TABテープ10であって、導体パターン2における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7の表面粗さが、絶縁性基板1の片面と張り合わされている部分の表面8の表面粗さ未満になっている。
【選択図】 図1

Description

本発明は、例えばBGA(Ball Grid Array)型パッケージのような超小型・薄型化対
応のCSP(chip size package)などに好適な半導体装置用TAB(Tape Automated Bonding)テープおよびその製造方法に関する。
実装パッケージの超小型・薄型化を実現可能な実装形態の一つとして、はんだボールを外部接続用端子として用いてプリント配線板上に実装されるBGA型パッケージ構造がある。このBGA型パッケージ構造では、基本的に一つの実装パッケージにおける平面部全面にはんだボールを配列形成することができるので、その平面部全面でプリント配線板との電気的接続が可能となる。これにより、BGA型パッケージ構造は、例えばQFP(Quad Flat Package)のようなアウターリードがパッケージの周囲に張り出した構造のもの
と比較して、端子間(リード間)ピッチを狭小化することなく多ピン化に対応することができるという、実装パッケージの超小型・薄型化に対応可能な優れた特長を有している。
このようなBGA型の実装パッケージにおいては、機械的な構造を実質的に(材料力学的に)支える基板として、適度な機械的強度および熱的強度を有しつつ薄型化が可能なTABテープが好適に用いられる。このようなTABテープを用いた実装パッケージとしては、例えばμBGA(米国テセラ社商標)パッケージなどのCSPが知られている。
μBGAパッケージは、いわゆるテープBGA型のCSPであり、TABテープ上にエラストマ(低弾性樹脂)を介して半導体チップを貼り付け、その半導体チップとTABテープの銅箔(配線)との間をS字型に折り曲げたインナーリードで接続した構造を有している。このμBGAパッケージでは、エラストマを半導体チップとTABテープとの間に介在させることによって、それら両者の間での熱応力を緩和して、はんだボール接合部の応力破壊等の発生を防止し、延いてははんだボール接合部の寿命(耐久性)を向上することを可能としている。
このようなテープBGA型のCSPでは、超小型・薄型化を達成するための一手段として、TABテープにボンディング用窓を設けておき、その部分でインナーリードをS字型に折り曲げ加工して半導体チップ上の電極パッドに接続することが提案されている。
すなわち、図4に一例を示したように、半導体チップ100はTABテープ200にエラストマ300を介して貼り付けられるが、TABテープ200のポリイミド基板201における、半導体チップ100の電極パッド101直上を含む所定領域に、ボンディング用窓(ボンティングウィンドウとも云う)203を設けておき、そのボンディング用窓203に架け渡したような状態にインナーリード204を形成する。ここで、インナーリード204は、銅箔をウェットエッチングプロセスなどによってパターン加工してなる配線パターン202に連なるものである。つまりインナーリード204および配線パターン202は、銅箔のような金属などからなる導体箔をパターン加工してなる導体パターンの一部分と看做すことも可能であることは勿論であり、そのようなインナーリード204および配線パターン202は一般に、銅箔の表面に塗付された液状レジストまたはドライフィルムレジストをフォトリソグラフィ法によりパターニングしてエッチングレジストとし、それを用いたウェットエッチング法などによってパターン加工される。
そして、ボンディングツール400を用いて、インナーリード204を電極パッド101の方向へと押し動かして行くことにより、インナーリード204は、ノッチ部205で切断されると共にS字型に曲げられ、電極パッド101上に打ち付けられるようにして接合される。
なお、上記のボンディング用窓203は、接着剤(図示省略)付きのポリイミド基板201に銅箔をラミネートする前に、金型を用いたプレス加工法などによって、ポリイミド基板201に打抜き形成される。また、その際に、はんだボール搭載用ビア穴206もポリイミド基板201に打抜き形成される。その後、ラミネートされた銅箔をサブトラクティブ法(ウェットエッチング法等)によってパターン加工することでインナーリード204および配線パターン202等を形成し、最終工程で金めっき等のめっき加工を施して(図示省略)、テープBGA型のCSP構造の主要部が作製される。
このようなテープBGA型のCSP構造に用いられるTABテープやその他のCSP用の半導体装置用TABテープでは、一般に、ポリイミド基板201の片面に銅箔のような金属製の導体箔をラミネートしているが、それら両者の張り合わせの密着強度を高めるための、いわゆるアンカー効果を得るために、導体箔(例えば銅箔)のポリイミド基板201と張り合わされる方の表面全面を粗面化処理によって荒らすことで、その粗度を故意に大きくしている。
また、近年では、シランカップリング等の有機処理を施すことにより、金属からなる導体箔(銅箔)と樹脂からなるポリイミド基板201との密着強度を高めるようにすることなども行われている(以上、特許文献1参照)。
特開2000−36547号公報
しかしながら、ボンディング用窓203にて露出している部分の導体箔の表面、すなわちその導体箔をパターン加工してなるインナーリード204の、ボンディングツール400と接触する方の表面や、はんだボール搭載用ビア穴206にて露出している部分の導体箔の表面は、上記のような粗面化処理によって荒らされた状態で露出している。
また、導体箔の片面にシランカップリング等の有機処理が施されている場合には、そのシランカップリングによって、無機材料である金属等からなる導体箔(銅箔)と有機材料である樹脂等からなるポリイミド基板201との密着強度については、確かに高められているが、他方、はんだボール搭載用ビア穴206にて露出している部分の導体箔の表面に対するはんだボールの接合性については、シランカップリング等の有機処理はむしろ阻害要因となる場合が多い。
このため、特に上記のテープBGA型のCSP構造に用いられるTABテープのような極めて微細なインナーリード204やはんだボール搭載用ビア穴206等を有する半導体装置用TABテープにおいては、はんだボールをはんだボール搭載用ビア穴206にて露出している部分の導体箔の表面に確実に接合することが困難になり、甚だしくは、はんだボールが脱落する場合さえあるという問題や、ボンディングツール400の先端部の摩耗による劣化が激しくなり、これに起因してボンディングツール400の寿命が短命化するという問題があった。
本発明は、このような問題に鑑みて成されたもので、その目的は、はんだボールをはんだボール搭載用ビア穴にて露出している部分の導体箔の表面に確実に接合することを可能とし、またボンディングツールの劣化や短命化を回避することを可能とした半導体装置用TABテープおよびその製造方法を提供することにある。
本発明の半導体装置用TABテープは、はんだボール搭載用ビア穴とボンディング用窓穴とを穿設してなる絶縁性基板と、前記絶縁性基板の片面に張り合わされた導体箔をパターン加工して形成された少なくともインナーリードと配線パターンとを含んだ導体パターンとを有する半導体装置用TABテープであって、前記導体パターンにおける、前記はん
だボール搭載用ビア穴にて露出している部分および前記ボンディング用窓穴にて露出している部分の表面粗さが、前記絶縁性基板の片面と張り合わされている部分の表面粗さ未満であることを特徴としている。
本発明の半導体装置用TABテープの製造方法は、絶縁性基板に、はんだボール搭載用ビア穴とボンディング用窓穴とを穿設する工程と、前記絶縁性基板の片面に導体箔を張り合わせる工程と、前記導体箔をパターン加工して、少なくともインナーリードと配線パターンとを含んだ導体パターンを形成する工程とを有する半導体装置用TABテープの製造方法であって、前記導体箔における前記はんだボール搭載用ビア穴にて露出している部分および前記ボンディング用窓穴にて露出している部分の表面に対して選択的に化学研磨処理を施して、当該表面における表面粗さを、前記導体箔における前記絶縁性基板の片面に張り合わされている部分の表面粗さ未満にする工程を含むことを特徴としている。
本発明によれば、導体パターンにおけるはんだボール搭載用ビア穴にて露出している部分およびボンディング用窓穴にて露出している部分の表面粗さを、絶縁性基板の片面と張り合わされている部分の表面粗さ未満となるようにしたので、はんだボールをはんだボール搭載用ビア穴にて露出している部分の導体パターンの表面に確実に接合することが可能となり、またボンディングツールの早期劣化や短命化を回避することが可能となる。
また、本発明によれば、導体箔におけるはんだボール搭載用ビア穴にて露出している部分およびボンディング用窓穴にて露出している部分の表面に対して選択的に化学研磨処理を施して、それらの表面における表面粗さを、導体箔における絶縁性基板の片面と張り合わされている部分の表面粗さ未満にするようにしたので、導体箔における絶縁性基板の片面と張り合わされる面に、粗面化処理だけでなくシランカップリングのような有機処理が施されている場合でも、その有機処理された表面部分、すなわち有機処理の痕跡を、確実に除去することが可能となり、その結果、はんだボールを、はんだボール搭載用ビア穴にて露出している部分の導体パターンの表面に確実に接合して、はんだボールの脱落等の接合不良の発生を解消することが可能となる。
以下、本実施の形態に係る半導体装置用TABテープおよびその製造方法について、図面を参照して説明する。
図1は、本発明の実施の形態に係る半導体装置用TABテープの主要な構造を示す図、図2は、それを用いたBGAパッケージのインナーリードボンディング工程を示す図、図3は、本発明の実施の形態に係る半導体装置用TABテープの製造方法における主要な工程を時系列的に示す図である。
この半導体装置用TABテープ10は、絶縁性基板1と、導体パターン2とからその主要部が構成されている。
絶縁性基板1は、例えばポリイミド樹脂フィルムのような所定の機械的強度を有する薄手の絶縁性材料からなるフィルム基板であり、はんだボール搭載用ビア穴3と、ボンディング用窓穴4とが、例えばプレス金型等を用いたパンチングによって所定の位置に打抜き形成されている。
導体パターン2は、絶縁性基板1の片面に張り合わされた導体箔11をパターン加工して形成されたもので、少なくとも配線パターン5とインナーリード6とを有している。また、その他にも、図示は省略するが、例えば外部のプリント配線板に対して接続されるように設定されたアウターリードのような外部接続端子等を有するものであってもよい。
導体パターン2における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7の表面粗さは、絶縁性基板1の片面に張り合わされている部分の表面8の表面粗さ未満となっている。
また、導体パターン2における絶縁性基板1の片面と張り合わされている部分の表面8には、その張り合わせの密着強度を高めるための、例えばシランカップリングのような有機処理が施されているが、導体パターン2におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7では、シランカップリングのような有機処理の痕跡は完全に除去されている。
配線パターン5は、いわゆる配線本体であり、インナーリード6と連続している。インナーリード6は、ボンディング用窓穴4に掛け渡すように設けられ、かつ切断用のノッチ部9を有しており、図2に示したように、この半導体装置用TABテープ10に実装される半導体チップ30の接続用端子31に対して、ボンディングツール40によって押し付けられると共にノッチ部9にて切断されることで接続されるように設定されている。
このような構造の半導体装置用TABテープ10には、エラストマ20を介して半導体チップ30が貼り付けられる。そして、ボンディングツール40を用いてインナーリード6を半導体チップ30の電極パッド31の方向へと押し動かして行くことにより、インナーリード6は、ノッチ部9で切断されると共にS字型に曲げられ、さらに電極パッド31上に打ち付けられるようにして接合される。また、図示は省略するが、導体パターン2におけるはんだボール搭載用ビア穴3にて露出している部分には、この半導体装置用TABテープ10を用いて形成されたCSPをその外部の例えばプリント配線板の接続用端子等と接続するための、はんだボールが接合される。
この半導体装置用TABテープ10は、次のような製造方法によって製造される。
まず、図3(a)に示したように、例えば接着剤(図示省略)付きのポリイミド樹脂フィルム基板のような絶縁性基板1を用意する。
その絶縁性基板1に、例えばプレス金型等を用いたパンチング加工を施して、はんだボール搭載用ビア穴3、ボンディング用窓穴4、および搬送用送り穴15を打抜き形成する(図3(b))。
続いて、絶縁性基板1の片面に、導体箔11を張り合わせる(図3(c))。このとき絶縁性基板1に張り合わされる導体箔11の片面全面には、密着性を高めるための粗面化処理、およびシランカップリングのような有機処理が、予め施されている(この導体箔11の片面を、以下、粗面とも呼ぶものとする)。
引き続いて、導体箔11における、絶縁性基板1の片面に張り合わせた面とは反対側の面(いわゆる光沢面;以下、この面を光沢面とも呼ぶものとする)全面に、ドライフィルムレジスト12をラミネートする(図3(d))。
そして、そのドライフィルムレジスト12によって導体箔11の光沢面が完全に被覆された状態で、化学研磨処理を行う(図3(e))。
この化学研磨処理により、導体箔11(すなわちパターン加工後の導体パターン2;以下同様)における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に対して選択的に(その部分のみに)化学研磨が施されて、その表面7における表面粗さが、導体箔11における絶縁性基板1の片面と張り合わされている部分の表面8の表面粗さ未満となる。また、それと共に、導体箔11の表面7の表層部における有機処理の痕跡、換言すれば表面7の有機処理が施された表層部分が、完全に除去される。また、このとき導体箔11の光沢面は、ドライフィルムレジスト12によってあたかもマスキング層で覆われたような状態となっているのであるから、このときの化学研磨処理で導体箔11の光沢面が荒らされたり導体箔11の厚さにムラが生じたりすることが回避される。この化学研磨処理用の薬液としては、例えば過水硫酸系や過硫酸塩などの化学研磨液を好適に用いることが可能である。
ここで、表面7の具体的な表面粗さは、この工程で用いる化学研磨処理用薬剤や化学研磨処理を施す前の導体箔11の粗面の状態等、種々の条件に対応して、この工程における化学研磨処理時間の長短を適宜に制御することなどによって、調節することが可能である
続いて、いわゆる裏止め13を施すと共にドライフィルムレジスト12をフォトリソグラフィ法によって所望のレジストパターンに加工した後(図3(f))、そのレジストパターンをエッチングレジストとして用いたエッチング法によって導体箔11をパターン加工することで、配線パターン5およびインナーリード6等からなる導体パターン2を形成する(図3(g))。
その後、半導体チップ30やはんだボール(図示省略)との接合のための金めっき14を導体パターン2の露出している表面ほぼ全面に施して、この半導体装置用TABテープ10の主要部が完成する(図3(h))。
次に、本実施の形態に係る半導体装置用TABテープおよびその製造方法の作用について説明する。
従来の技術では、導体箔11と絶縁性基板1との良好な密着性を確保するために、導体箔11における絶縁性基板1と張り合わされる方の面全面に粗面化処理を施して、その面を故意に荒らすようにしている。また近年では、シランカップリング等の有機処理を、導体箔11における絶縁性基板1と張り合わされる方の面全面に施すことで、それら導体箔11と絶縁性基板1との密着性を確保するようにしている。この密着力が不十分であると、例えばインナーリードボンディングの際にインナーリード6が絶縁性基板1から剥がれてしまうといった致命的な不良等が発生する虞があるからである。
ところが、そのようにして粗面化処理や有機処理が施された導体箔11の表面は、はんだボール搭載用ビア穴3の部分およびボンディング用窓穴4の部分で露出することとなる。すなわち、導体箔11をパターン加工してなる配線パターン5におけるはんだボールが接合される部分およびインナーリード6におけるボンディングツール40が押し付けられる部分の表面7は、従来の技術では、粗面化処理によって故意に荒らされた粗面や有機処理された面となっていた。このため、インナーリード6におけるボンディングツール40が押し当てられる部分に関しては、ボンディングツール40の磨耗が激化することとなり、また配線パターン5におけるはんだボールが接合される部分に関しては、特に近年のはんだボールおよびはんだボール搭載用ビア穴3の微細化に伴って、はんだボールを確実に接合することが困難となり、甚だしくは、はんだボールの脱落が発生する場合さえあった。
しかし、本実施の形態に係る半導体装置用TABテープおよびその製造方法によれば、粗面化処理や有機処理が施された導体箔11を絶縁性基板1の片面に張り合わせた後、その導体箔11の粗面化処理や有機処理が施された面における、はんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に対して、選択的に化学研磨処理を施すことにより、その導体箔11をパターン加工して形成された、配線パターン5におけるはんだボール搭載用ビア穴3にて露出している部分およびインナーリード6におけるボンディング用窓穴4にて露出している部分の表面7の表面粗さを、その導体箔11をパターン加工してなる導体パターン2(主に配線パターン5)における絶縁性基板1の片面と張り合わされている部分の表面8の表面粗さ未満となるようにし、また有機処理の痕跡を完全に除去するようにしたので、はんだボールを、はんだボール搭載用ビア穴3にて露出している部分の導体パターン2の表面7に確実に接合して、はんだボールの脱落等の接合不良の発生を解消することが可能となる。またそれと共に、インナーリード6におけるボンディング用窓穴4にて露出している部分の表面7に押し当てられるボンディングツール40の先端部等の早期劣化や短命化を回避することが可能となる。
また、化学研磨処理工程では、導体箔11における光沢面には化学研磨用薬剤等が直接には触れないようにすることが必要となる。これは、導体箔11の光沢面に化学研磨処理
用薬液等が触れると、その部分の表層部が化学的に蝕刻されて、導体箔11の光沢面に表面粗度のムラが生じることとなるからである。また、それのみならず、その導体箔11をパターン加工してなる導体パターン2に厚さに、許容誤差範囲を超えた無視できないばらつきが生じることとなるからである。このような不都合な事態の発生を回避するためには、導体箔11の光沢面全面を覆うように例えばマスキングテープのようなマスキング層を貼り付けた状態で、化学研磨処理を行うようにすることが有効となる。但し、そのマスキングテープのようなマスキング層は、化学研磨処理工程を完了した後は、剥がさなければならない。ところが、その剥がす際に、マスキングテープの糊残りや部分的残存などが生じると、それが要因となって、例えば導体パターン2に形状不良が発生するといった、半導体装置用TABテープ10の製品としての重大な欠陥発生の虞がある。
そこで、本実施の形態では、マスキングテープのようなマスキング層として、ドライフィルムレジスト12を用いるようにしている。すなわち、化学研磨処理を行う以前に、導体箔11の光沢面全面にドライフィルムレジスト12をラミネートすることで、その導体箔11の光沢面を完全に被覆した状態としておき、その状態で化学研磨処理を施すようにしているので、導体箔11の光沢面には化学研磨処理用薬液が触れないようにすることができる。しかも、その化学研磨処理工程を行った後、ドライフィルムレジスト12は、その本来の役割として、所望のパターンの露光・現像によりレジストパターンとなり、それをエッチングレジストとして用いたエッチング法により導体箔11がパターン加工される。そしてその後、不要となったレジストパターンは、一般的なTABテープの製造方法と同様の剥離プロセスによって確実かつ簡易に剥離される。このように、ドライフィルムレジスト12は元々、使用後は剥離されるように設定されたものであってかつ導体箔11のパターン加工工程で用いられることが必要とされているものなのであるから、マスキング層としてドライフィルムレジスト12を用いることにより、別段にマスキングテープのようなマスキング層をラミネートしたり化学研磨処理の終了後に糊残りや部分的残存等に注意しながら剥がしたりするといった煩雑な工程を追加しなくても済むようにすることが可能となる。
以上説明したように、本実施の形態に係る半導体装置用TABテープによれば、導体パターン2におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7の表面粗さを、導体パターン2における絶縁性基板1の片面と張り合わされている部分の表面8の表面粗さ未満となるようにしたので、はんだボールをはんだボール搭載用ビア穴3にて露出している部分の導体パターン2の表面7に確実に接合することが可能となり、またボンディング用窓穴4にて露出しているインナーリード6の片面に押し当てられるボンディングツール40の早期劣化や短命化を回避することが可能となる。
また、本実施の形態に係る半導体装置用TABテープの製造方法によれば、導体箔11におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に対して選択的に化学研磨処理を施して、それらの表面7における表面粗さを、導体箔11における絶縁性基板1の片面と張り合わされている部分の表面8の表面粗さ未満にするようにしたので、導体箔11における絶縁性基板1の片面と張り合わされる面全面に、粗面化処理だけでなくシランカップリングのような有機処理が施されている場合でも、その表面7における有機処理の痕跡が残っている表層部を、確実に除去することが可能となる。その結果、はんだボールを、はんだボール搭載用ビア穴3にて露出している部分の導体箔11の表面7に確実に接合して、はんだボール脱落等の接合不良の発生を解消することが可能となる。
なお、上記実施の形態では、マスキング層としてドライフィルムレジストを用いる場合について説明したが、これのみは限定されない。ドライフィルムレジスト以外にも、例えばマスキングテープを用いることなども可能であることは言うまでもない。但し、この場
合には、上記のドライフィルムレジストのラミネート工程および剥離工程とは別に、マスキングテープのラミネート工程および剥離工程等の追加が必要となることは既述の通りである。
また、本実施の形態では、半導体装置用TABテープ10はμBGAタイプのCSPに用いられるようなフィルムビア構造を有するものとして説明したが、フィルムビア構造以外のμBGAタイプのCSP、あるいはμBGAタイプ以外のCSPに用いられるものなどにも本発明は適用可能であることは言うまでもない。
上記の実施の形態で説明したような製造方法によって、本実施例に係る半導体装置用TABテープを作製した。また、本実施例に係る半導体装置用TABテープとの比較のために、従来例として、化学研磨処理を行わない従来の一般的な製造方法による半導体装置用TABテープを作製した。そして、その両者について、はんだボールの脱落発生数およびボンディングツールの磨耗による寿命評価の比較を行った。
絶縁性基板1としては、厚さ18μmの接着剤層付きの、厚さ50μmのポリイミドフィルム基板を用いた。また、導体箔11としては、厚さが18μmで、その粗面側の8の表面粗さ(Rz:10点平均荒さ)が3μmでかつシランカップリング処理が施された銅箔を用いた。
本実施例に係る半導体装置用TABテープでは、化学研磨用薬液としては、過水硫酸系を用い、導体箔11におけるはんだボール搭載用ビア穴3にて露出している部分およびボンディング用窓穴4にて露出している部分の表面7に化学研磨処理を施して、表面粗さRz=1.5μm程度まで化学研磨処理すると共に、その表層部に付着していたシランカップリング剤およびそれによって有機処理された痕跡を完全に除去した。
ドライフィルムレジスト12としては、厚さ18μmのものを用い、線幅25μmの配線パターン5およびインナーリード6を形成した。それらの露出している部分の表面全面には0.5μmの厚さの金めっき14を施した。
その結果、表1に示したように、はんだボールの脱落に関しては、本実施例に係る半導体装置用TABテープでは、100万箇所の各ビアに1個ずつ搭載された総数100万個のはんだボールの全てが導体パターン2の表面7に確実に接合されており、脱落は全く発生しなかった。他方、これとは対照的に、従来例に係る半導体装置用TABテープでは、総数100万個のはんだボールのうちの3800個が脱落した。
また、ボンディングツールの寿命に関しては、本実施例に係る半導体装置用TABテープでは、1個のボンディングツール40で130万本のインナーリード6のボンディングを支障なく継続して行うことができた。他方、これとは対照的に、従来例に係る半導体装置用TABテープでは、1個のボンディングツール40でインナーリード6のボンディングを支障なく継続して行うことができたのは50万本に止まり、本実施例の約1/3であった。
Figure 2010062188
このような結果から、本発明によれば、はんだボールをはんだボール搭載用ビア穴3にて露出している部分の導体箔11の表面7に確実に接合することが可能となり、またボンディングツール40の劣化や短命化を回避することが可能となることが、実際に確認された。
本発明の実施の形態に係る半導体装置用TABテープの主要な構造を示す図である。 本発明の実施の形態に係る半導体装置用TABテープを用いたBGAパッケージのインナーリードボンディング工程を示す図である。 本発明の実施の形態に係る半導体装置用TABテープの製造方法における主要な工程を時系列的に示す図である。 従来の半導体装置用TABテープを用いたBGAパッケージのインナーリードボンディング工程の一例を示す図である。
符号の説明
1 絶縁性基板
2 導体パターン
3 はんだボール搭載用ビア穴
4 ボンディング用窓穴
5 配線パターン
6 インナーリード
9 ノッチ部
10 半導体装置用TABテープ
11 導体箔
12 ドライフィルムレジスト
30 半導体チップ
40 ボンディングツール

Claims (6)

  1. はんだボール搭載用ビア穴とボンディング用窓穴とを穿設してなる絶縁性基板と、前記絶縁性基板の片面に張り合わされた導体箔をパターン加工して形成された少なくともインナーリードと配線パターンとを含んだ導体パターンとを有する半導体装置用TABテープであって、
    前記導体パターンにおける、前記はんだボール搭載用ビア穴にて露出している部分および前記ボンディング用窓穴にて露出している部分の表面粗さが、前記絶縁性基板の片面と張り合わされている部分の表面粗さ未満である
    ことを特徴とする半導体装置用TABテープ。
  2. 請求項1記載の半導体装置用TABテープにおいて、
    前記導体パターンにおける前記絶縁性基板の片面と張り合わされている部分の表面には、当該張り合わせの密着強度を高めるための有機処理が施されており、
    かつ前記導体パターンにおける前記はんだボール搭載用ビア穴にて露出している部分の表面および前記ボンディング用窓穴にて露出している部分の表面には、前記有機処理の痕跡が除去されている
    ことを特徴とする半導体装置用TABテープ。
  3. 請求項1または2記載の半導体装置用TABテープにおいて、
    前記インナーリードは、前記ボンディング用窓穴に掛け渡すように設けられ、かつ切断用のノッチ部を有しており、当該半導体装置用TABテープに実装される半導体チップの接続用端子に対して、ボンディングツールによって押し付けられると共に前記ノッチ部にて切断されることで接続されるように設定されたものである
    ことを特徴とする半導体装置用TABテープ。
  4. 絶縁性基板に、はんだボール搭載用ビア穴とボンディング用窓穴とを穿設する工程と、前記絶縁性基板の片面に導体箔を張り合わせる工程と、前記導体箔をパターン加工して、少なくともインナーリードと配線パターンとを含んだ導体パターンを形成する工程とを有する半導体装置用TABテープの製造方法であって、
    前記導体箔における前記はんだボール搭載用ビア穴にて露出している部分および前記ボンディング用窓穴にて露出している部分の表面に対して選択的に化学研磨処理を施して、当該表面における表面粗さを、前記導体箔における前記絶縁性基板の片面と張り合わされている部分の表面粗さ未満にする工程を含む
    ことを特徴とする半導体装置用TABテープの製造方法。
  5. 請求項4記載の半導体装置用TABテープの製造方法において、
    前記導体箔における前記絶縁性基板の片面に張り合わされた面とは反対側の面をマスキング層で覆った後に、前記化学研磨処理を行う
    ことを特徴とする半導体装置用TABテープの製造方法。
  6. 前記導体箔をパターン加工する工程では、前記導体箔における前記絶縁性基板の片面に張り合わされた面とは反対側の面にドライフィルムレジストを張り合わせ、当該ドライフィルムレジストをフォトリソグラフィ法によって所望のレジストパターンに加工し、当該レジストパターンをエッチングレジストとして用いたエッチング法により前記導体箔をパターン加工することで前記導体パターンを形成するものとし、
    かつ前記化学研磨処理を行う工程では、前記マスキング層として前記ドライフィルムレジストを用いて、当該ドライフィルムレジストを前記導体箔における前記絶縁性基板の片面に張り合わされた面とは反対側の面に張り合わせた状態で、前記化学研磨処理を行う
    ことを特徴とする半導体装置用TABテープの製造方法。
JP2008223437A 2008-09-01 2008-09-01 半導体装置用tabテープおよびその製造方法 Pending JP2010062188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008223437A JP2010062188A (ja) 2008-09-01 2008-09-01 半導体装置用tabテープおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008223437A JP2010062188A (ja) 2008-09-01 2008-09-01 半導体装置用tabテープおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2010062188A true JP2010062188A (ja) 2010-03-18

Family

ID=42188710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223437A Pending JP2010062188A (ja) 2008-09-01 2008-09-01 半導体装置用tabテープおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2010062188A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222480A (ja) * 2012-04-16 2013-10-28 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ヘッド付サスペンションと外部接続基板との組合体およびハードディスクドライブ
CN110277422A (zh) * 2018-03-13 2019-09-24 群创光电股份有限公司 电子装置及其制备方法
CN112913338A (zh) * 2018-11-08 2021-06-04 罗伯特·博世有限公司 电路板系统、电能存储器及制造电路板系统的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222480A (ja) * 2012-04-16 2013-10-28 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ヘッド付サスペンションと外部接続基板との組合体およびハードディスクドライブ
CN110277422A (zh) * 2018-03-13 2019-09-24 群创光电股份有限公司 电子装置及其制备方法
CN112913338A (zh) * 2018-11-08 2021-06-04 罗伯特·博世有限公司 电路板系统、电能存储器及制造电路板系统的方法

Similar Documents

Publication Publication Date Title
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP2008016871A (ja) Cof用フレキシブルプリント配線板およびその製造方法
TWI395522B (zh) 內埋式元件基板結構及其製作方法
JP2010062188A (ja) 半導体装置用tabテープおよびその製造方法
KR200455170Y1 (ko) 반도체 장치용 티에이비 테이프 및 그 제조방법
KR101116283B1 (ko) 연성 회로 기판, 그 제조 방법 및 그를 포함한 반도체 패키지 및 그 제조 방법
JP2009147094A (ja) 半導体装置
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP4821995B2 (ja) 半導体装置の製造方法
JP3833084B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
TWI608775B (zh) 焊墊及焊墊製作方法
JP3444787B2 (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
JP2003209343A (ja) プリント配線基板
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2005251780A (ja) 半導体回路部品およびその製造方法
JP2005303260A (ja) 転写配線の製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
JP4031899B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP4419656B2 (ja) 半導体装置用基板及びその製造方法
JP2004031685A (ja) Cofフィルムキャリアテープの製造方法
JP3829800B2 (ja) 半導体チップ搭載用フィルムキャリア及びその製造方法
JP2008004787A (ja) 熱伝導基板の製造方法及びこれによって製造した熱伝導基板
JP2008004786A (ja) 熱伝導基板の製造方法及びこれによって製造した熱伝導基板
JP2006088260A (ja) 接着剤層付きフレキシブル樹脂基板の穴開け加工方法