TWI608775B - 焊墊及焊墊製作方法 - Google Patents

焊墊及焊墊製作方法 Download PDF

Info

Publication number
TWI608775B
TWI608775B TW104134478A TW104134478A TWI608775B TW I608775 B TWI608775 B TW I608775B TW 104134478 A TW104134478 A TW 104134478A TW 104134478 A TW104134478 A TW 104134478A TW I608775 B TWI608775 B TW I608775B
Authority
TW
Taiwan
Prior art keywords
pad
solder
peripheral
contact portion
contact
Prior art date
Application number
TW104134478A
Other languages
English (en)
Other versions
TW201720258A (zh
Inventor
衡弘強
Original Assignee
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鵬鼎科技股份有限公司 filed Critical 鵬鼎科技股份有限公司
Publication of TW201720258A publication Critical patent/TW201720258A/zh
Application granted granted Critical
Publication of TWI608775B publication Critical patent/TWI608775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Description

焊墊及焊墊製作方法
本發明涉及一種焊墊及焊墊製作方法。
先前技術中在焊墊上面焊接零件時，由於焊墊表面平整，當焊接在焊墊上的零件遭受外推力作用時，所述零件連同焊料一起從所述焊墊表面剝離。為解決零件受外推力作用時，其連同焊料一起自所述焊墊表面剝離的問題，通常會針對焊接零件增加點膠制程。然而，此將造成生產流程的冗長及生產成本的增加。
有鑑於此，有必要提供一種克服上述問題的一種焊墊及焊墊製作方法。
一種焊墊，形成在一基體上並與該基體電連接。所述焊墊包括接觸部及圍繞所述接觸部的週邊部。所述週邊部形成有多條凹槽。所述接觸部的厚度大於所述週邊部的厚度。所述接觸部與所述週邊部形成階梯結構。
一種焊墊製作方法，包括步驟：提供一基體，其一側表面形成有導電金屬層，所述導電金屬層包括一預形成接觸部區及圍繞所述預形成接觸部區的週邊區；在所述預形成接觸部區形成一鍍層，以使得所述預形成接觸部區與所述週邊區形成階梯結構；選擇性移除部分位於所述週邊區的所述導電金屬 層形成多條凹槽，以形成位於所述預形成接觸部區的接觸部及圍繞所述接觸部且位於所述週邊區的週邊部，進而形成焊墊。
相較于先前技術，本發明提供的焊墊及焊墊製作方法，由於所述焊墊包括接觸部及圍繞接觸部的週邊部，且所述週邊部形成有多條凹槽，在焊接零件時，增大了焊料與所述焊墊之間的接觸面積，從而增強了焊接強度，一方面，可使得焊接在焊墊上的零件在遭受外推力時不易從焊墊表面剝離，另一方面，可免去點膠固定焊接在焊墊上的零件的步驟，縮短生產流程及降低生產成本。
100‧‧‧基體
10、31‧‧‧焊墊
11‧‧‧接觸部
12‧‧‧週邊部
111‧‧‧基層
112‧‧‧鍍層
121‧‧‧凹槽
13‧‧‧保焊層
101‧‧‧導電金屬層
1011‧‧‧預形成接觸部區
1012‧‧‧週邊區
14‧‧‧防焊層
141‧‧‧開口
20‧‧‧焊料
30‧‧‧零件
圖1係本發明提供的焊墊的俯視示意圖。
圖2係本發明提供的焊墊的剖面示意圖。
圖3係本發明提供的一側表面形成有導電金屬層的基體的俯視示意圖。
圖4係圖3的一側表面形成有導電金屬層的基體的剖面示意圖。
圖5係在圖3的導電金屬層的預形成接觸部區形成鍍層後的俯視示意圖。
圖6係圖5的導電金屬層的預形成接觸部區形成有鍍層的剖視示意圖。
圖7係選擇性移除圖6中部分位於週邊區的導電金屬層形成多條凹槽後的俯視示意圖。
圖8係圖7的選擇性移除圖6中部分位於週邊區的導電金屬層形成多條凹槽後的剖視圖。
圖9係在圖7所示的形成有多條凹槽的導電金屬層上形成防焊層後的俯視圖。
圖10係在圖7所示的形成有多條凹槽的導電金屬層上形成防焊層後的剖視圖。
圖11係在圖9中自所述防焊層露出的導電金屬層上形成保焊層後的俯視圖。
圖12係在圖9中自所述防焊層露出的導電金屬層上形成保焊層後的剖視圖。
圖13-15係在焊墊上焊接零件的過程剖視圖。
下面結合具體實施方式對本發明提供的焊墊及焊墊製作方法進行詳細說明。
請一併參閱圖1及圖2，本發明提供的焊墊10形成在一基體100上。所述焊墊10與所述基體100電性連接。所述焊墊10可由銅、鋁、銀等導電材料製成。所述基體100可為電路板、晶片或其他電子元件。
所述焊墊10包括接觸部11及週邊部12。本實施方式中，所述接觸部的厚度大於所述週邊部12的厚度。所述接觸部11厚度凸出於所述週邊部12厚度的那部份與所述週邊部12形成階梯結構。
本實施方式中，所述接觸部11包括基層111及鍍層112。所述鍍層112位於所述基層111背離所述基體100的一側。
所述週邊部12圍繞所述接觸部11設置。所述週邊部12形成有多條凹槽121。本實施方式中，所述多條凹槽121自所述接觸部11向外發散分佈。所述凹槽121在厚度方向上貫穿所述週邊部12。部分所述基體100自所述凹槽121露出。
所述焊墊10還包括保焊層13。所述保焊層13可為金層或有機保焊層。所述保焊層13覆蓋所述接觸部11及週邊部12。所述凹槽121自所述保焊層13露出。
可以理解的是，其他實施方式中，所述多條凹槽121可延伸至所述接觸部11。
本發明還提供一種上述焊墊10的製作方法。所述焊墊製作方法包括以下步驟。
第一步，請一併參閱圖3及圖4，提供一個基體100。
所述基體100可為電路板基材、電路板、晶片或其他電子元件。所述基體100一側表面形成有導電金屬層101。所述導電金屬層101可為銅、鋁、銀等。所述導電金屬層101包括預形成接觸部區1011及圍繞所述預形成接觸部區1011的週邊區1012。本實施方式中，所述導電金屬層101包括兩個間隔的預形成接觸部區1011。
第二步，請一併參閱圖5及圖6，在所述預形成接觸部區1011形成鍍層112。
所述鍍層112凸出於所述導電金屬層101。所述鍍層112可藉由電鍍或化學鍍的方式形成。
第三步，請一併參閱圖7及圖8，選擇性移除部分位於所述週邊區1012的所述導電金屬層101，形成多條凹槽121，以形成所述接觸部11及圍繞所述接觸部11的週邊部12，從而形成兩個所述焊墊10。
本實施方式中，所述多條凹槽121自所述接觸部11發散分佈。所述兩個焊墊10相向側未形成所述凹槽121。所述凹槽121在厚度方向上貫穿所述導電金屬層101。部分所述基體100自所述凹槽121露出。所述多條凹槽121可藉由影像轉移及蝕刻的方式形成。
可以理解的是，請一併參閱圖9及圖10，當所述基體100為電路板基材或電路板時，在形成所述凹槽121後，所述焊墊製作方法還包括形成防焊層14的步驟。所述防焊層14開設有開口141。所述焊墊10自所述開口141露出。
可以理解的是，請一併參閱圖11及圖12，在形成所述防焊層14後，所述焊墊製作方法還包括形成所述保焊層13。所述保焊層13可為金層或有機保焊層。所述保焊層13覆蓋所述接觸部11及週邊部12。部分所述凹槽121自所述保焊層13露出。
可以理解的是，當所述基體100為電路板基材時，在形成所述焊墊10的過程中可同時將電路板基材製作形成電路板。
可以理解的是，其他實施方式中，也可不在所述預形成接觸部區1011形成所述鍍層112。
當在所述焊墊10上焊接零件30時，請一併參圖13、圖14及圖15，首先，在所述焊墊10的接觸部11形成焊料20；接著，將零件30安裝在所述焊墊10上，所述零件30的焊墊31經由所述焊料20與所述接觸部電連接；然後，經回爐焊，將所述零件30焊接在所述焊墊10上，由於回爐焊時高溫使所述焊料20熔融而流至所述週邊部12，並灌入所述凹槽121，增大了所述焊料20與所述焊墊10之間的接觸面積，並將所述零件30受外推力作用的應力點引至所述焊墊10內部，因此，可使得所述零件30在遭受外推力時不易從所述焊墊10表面剝離。
另外，由於所述凹槽121係自所述接觸部11向外發散分佈，在回爐焊時，氣體可沿所述凹槽121逃逸，從而不易在焊接中形成氣泡。
相較于先前技術，本發明提供的焊墊及焊墊製作方法，由於所述焊墊包括接觸部及圍繞接觸部的週邊部，且所述週邊部形成有多條凹槽，在焊接零件時，增大了焊料與所述焊墊之間的接觸面積，從而增強了焊接強度，一方面，可使得焊接在焊墊上的零件在遭受外推力時不易從焊墊表面剝離，另一方面，可免去點膠固定焊接在焊墊上的零件的步驟，縮短生產流程及降低生產成本。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式及所列之數據為作試驗及參考之所用，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
31‧‧‧焊墊
121‧‧‧凹槽
20‧‧‧焊料
30‧‧‧零件

Claims (9)

  1. 一種焊墊，形成在一基體上並與該基體電連接，所述焊墊包括接觸部及圍繞所述接觸部的週邊部，所述週邊部形成有多條凹槽，所述接觸部的厚度大於所述週邊部的厚度，所述接觸部厚度凸出於所述週邊部厚度的那部份與所述週邊部形成階梯結構，所述凹槽在厚度方向上貫穿所述週邊部，所述凹槽顯露出部分所述基體。
  2. 如請求項1所述的焊墊，其中，所述凹槽自所述接觸部發散分佈。
  3. 如請求項1所述的焊墊，其中，所述焊墊還包括保焊層，所述保焊層覆蓋所述接觸部及部分週邊部，所述凹槽自所述保焊層露出。
  4. 如請求項3所述的焊墊，其中，所述保焊層為金層。
  5. 如請求項3所述的焊墊，其中，所述保焊層為有機保焊層。
  6. 一種焊墊製作方法，包括步驟：提供一基體，其一側表面形成有導電金屬層，所述導電金屬層包括一預形成接觸部區及圍繞所述預形成接觸部區的週邊區；在所述預形成接觸部區形成一鍍層，所述鍍層凸出於所述週邊區，以使得所述預形成接觸部區與所述週邊區通過所述鍍層形成階梯結構；選擇性移除部分位於所述週邊區的所述導電金屬層形成多條凹槽，所述凹槽在厚度方向上貫穿所述週邊部，所述凹槽顯露出部分所述基體，以形成位於所述預形成接觸部區的接觸部及圍繞所述接觸部且位於所述週邊區的週邊部，進而形成焊墊。
  7. 如請求項6所述的焊墊製作方法，其中，選擇性移除部分位於所述週邊區的所述導電金屬層形成多條凹槽，以形成位於所述預形成接觸部區的接觸部及圍繞所述接觸部且位於所述週邊區的週邊部之後，還包括在所述焊墊表面形成防焊層，所述防焊層開設有開口，所述焊墊自所述開口露出。
  8. 如請求項7所述的焊墊製作方法，其中，在所述焊墊表面形成防焊層之後，還包括在所述焊墊表面形成保焊層。
  9. 如請求項6所述的焊墊製作方法，其中，藉由影像轉移及蝕刻的方式選擇性移除部分位於所述週邊區的所述導電金屬層形成多條凹槽，以形成位於所述預形成接觸部區的接觸部及圍繞所述接觸部且位於所述週邊區的週邊部。
TW104134478A 2015-10-06 2015-10-21 焊墊及焊墊製作方法 TWI608775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510644990.7A CN106560919B (zh) 2015-10-06 2015-10-06 焊垫及焊垫制作方法

Publications (2)

Publication Number Publication Date
TW201720258A TW201720258A (zh) 2017-06-01
TWI608775B true TWI608775B (zh) 2017-12-11

Family

ID=58485253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134478A TWI608775B (zh) 2015-10-06 2015-10-21 焊墊及焊墊製作方法

Country Status (2)

Country Link
CN (1) CN106560919B (zh)
TW (1) TWI608775B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114222425A (zh) * 2021-12-17 2022-03-22 浪潮商用机器有限公司 Pcb板焊盘及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826771A (en) * 2006-12-15 2008-06-16 Inventec Appliances Corp Printed circuit board with enhanced solder joint strength
CN101384136A (zh) * 2008-10-17 2009-03-11 林克治 软性线路板表面贴装工艺及其使用的磁性治具和钢网
US8163643B1 (en) * 2009-08-31 2012-04-24 Linear Technology Corporation Enhanced pad design for solder attach devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
CN101018451A (zh) * 2007-03-06 2007-08-15 友达光电股份有限公司 焊垫结构
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826771A (en) * 2006-12-15 2008-06-16 Inventec Appliances Corp Printed circuit board with enhanced solder joint strength
CN101384136A (zh) * 2008-10-17 2009-03-11 林克治 软性线路板表面贴装工艺及其使用的磁性治具和钢网
US8163643B1 (en) * 2009-08-31 2012-04-24 Linear Technology Corporation Enhanced pad design for solder attach devices

Also Published As

Publication number Publication date
CN106560919A (zh) 2017-04-12
CN106560919B (zh) 2019-03-12
TW201720258A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWM459517U (zh) 封裝基板
JP2006237151A (ja) 配線基板および半導体装置
US10129980B2 (en) Circuit board and electronic component device
US9881858B2 (en) Solder bond site including an opening with discontinuous profile
JP2001223293A (ja) 半導体装置及びその製造方法
US6750084B2 (en) Method of mounting a leadless package and structure therefor
TWI574364B (zh) 封裝體及其製作方法
TWI666746B (zh) 覆晶式封裝基板、覆晶式封裝件及其製法
TWI395522B (zh) 內埋式元件基板結構及其製作方法
TWI615936B (zh) 基板結構及其製法
TWI608775B (zh) 焊墊及焊墊製作方法
CN204481016U (zh) 集成电路封装基板
JP6473002B2 (ja) バンプ付きプリント配線板
TWI530240B (zh) 電路板及其製作方法
JP2019125709A (ja) 配線基板及びその製造方法と電子部品装置
CN108878390A (zh) 梳状凸块结构及其制造方法
WO2020213133A1 (ja) 半導体装置
US10224300B2 (en) Pad structure and manufacturing method thereof
US9974166B2 (en) Circuit board and manufacturing method thereof
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
TW201941317A (zh) 半導體封裝結構
TWI760899B (zh) 兩步驟焊錫遮罩界定設計
TWI401755B (zh) 四邊扁平無接腳封裝方法
JP4419656B2 (ja) 半導体装置用基板及びその製造方法