KR100618700B1

KR100618700B1 - 웨이퍼 레벨 패키지 제조방법

Info

Publication number: KR100618700B1
Application number: KR1020040056349A
Authority: KR
Inventors: 한권환
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-07-20
Filing date: 2004-07-20
Publication date: 2006-09-08
Also published as: KR20060007531A

Abstract

본 발명은 웨이퍼 레벨 패키지 제조방법을 개시한다. 개시된 본 발명의 웨이퍼 레벨 패키지 제조방법은 상부면 중심부에 본딩패드가 배열된 반도체 칩들로 이루어진 웨이퍼를 제공하는 단계; 상기 웨이퍼 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 본딩패드를 노출시키는 단계; 상기 절연층의 볼 랜드가 형성될 부분 상에 아일랜드 패턴을 형성하는 단계; 상기 아일랜드 패턴을 포함한 절연층과 본딩패드 상에 씨드(seed) 금속막을 형성하는 단계; 상기 씨드 금속막 상에 금속배선이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 결과물에 대해 도금 공정을 진행하여 노출된 씨드 금속막 상에 상기 아일랜드 패턴에 의해 돌출된 형상의 볼 랜드를 갖는 금속배선을 형성하는 단계; 상기 감광막 팬턴을 제거함과 아울러 그 아래의 씨드 금속막 부분을 제거하는 단계; 상기 금속배선을 포함한 절연층 상에 볼 랜드를 노출시키는 솔더 마스크를 형성하는 단계; 상기 노출된 볼 랜드 상에 솔더 볼을 부착하는 단계; 및 상기 웨이퍼 레벨의 결과물을 칩 레벨로 분리시키는 단계를 포함하는 것을 특징으로 한다.

Description

웨이퍼 레벨 패키지 제조방법{Method for fabricating wafer level package}

도 1은 솔더 마스크 한정형 볼 랜드 구조의 단면도.

도 2는 솔더 마스크 비한정형 볼 랜드 구조의 단면도.

도 3a 내지 도 3i는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도.

*도면의 주요부분에 대한 부호의 명칭*

31 : 웨이퍼 32 : 본딩패드

33 : 절연층 34 : 아일랜드 패턴

35 : 씨드(seed)금속막 36 : 감광막 패턴

37 : 금속배선 38 : 솔더 마스크

39 : 솔더 볼

본 발명은 웨이퍼 레벨 패키지 제조방법에 관한 것으로, 보다 상세하게는, 솔더 조인트의 신뢰성(solderability)을 개선시키기 위한 웨이퍼 레벨 패키지 제조방법에 관한 것이다.

반도체 칩의 고집적화 기술로 같은 크기의 반도체 칩에도 더 많은 회로배치가 가능해지고 반도체 칩의 크기도 커져 더 많은 입/출력 신호를 반도체 칩이 수용하게 됨으로서 반도체 패키지 분야에서는 수용가능한 입/출력핀의 수를 증가시켜 실장 밀도를 높인 BGA 패키지를 개발하게 되었다. 상기한 BGA 패키지는 그 입/출력 수단을 반도체 패키지의 일면 전체에 융착된 솔더 볼로 함으로서 종래보다 많은 수의 입/출력 신호를 수용할 수 있게 되었으며, 그 크기도 반도체 칩의 크기에 가까워 차세대 패키지로 각광받고 있다.

상기 BGA 패키지에서, 솔더 볼은 소자가 형성된 회로기판 상에 형성된 볼 랜드에 부착되는 외부 신호 연결단자로써, BGA 패키지는 상기와 같은 솔더 볼을 회로기판의 패턴에 접속하는 것에 의하여 실장된다.

이러한, BGA 패키지에서, 솔더 볼이 융착되는 영역인 볼 랜드는 도 1 및 도 2에 도시된 바와 같이, 솔더 마스크 한정형(Solder Mask Defined Type : 이하 SMD)과 솔더 마스트 비한정형(Non Solder Mask Defined Type : 이하 NSMD)으로 크게 나눌 수 있다.

즉, 도 1은 SMD 타입 볼 랜드 구조를 도시한 단면도로서, 도시된 바와 같이, 회로기판(11)상에 구리(Cu)재질의 볼 랜드(12)가 형성 되어있고, 상기 볼 랜드(12)의 외곽부가 회로기판(11)과 솔더 마스크(13)사이에 끼워진 형상으로 되어 있으며, 상기 볼 랜드(12) 표면에 솔더 볼(14)이 부착되어있는 구조이다.

도 2는 NSMD 타입 볼 랜드 구조를 도시한 단면도로서, 도시된 바와 같이, 회로기판(21)상에 솔더 마스크(23)가 형성되어 있고, 볼 랜드(22)는 상기 회로기판 (21) 표면과 솔더 마스크(23)의 요홈부 내측에 형성 되어있고, 상기 볼 랜드(22) 표면에 솔더 볼(24)이 부착 되어있는 구조이다.

그러나, 이러한 볼 랜드 구조에 있어서, 도 1에 도시된 SMD 타입의 경우, 솔더 마스트(13)가 볼 랜드(12)를 지지하는 형상을 가지는 반면, 솔더 볼(14)과 볼 랜드(12)의 표면 접합면이 일직선으로 형성되어, 열스트레스에 인한 솔더 조인트 크랙(Solder Joint crack)의 진행이 빠르다. 즉, 솔더 조인트의 신뢰성이 취약하다는 단점이 있다.

또한, 도 2에 도시된 NSMD 타입의 경우, SMD타입에 비해 솔더 볼(24)과 볼 랜드(22)의 접합면은 굴곡을 가지고 있어 열 스트레스로 인한 솔더 조인트 크랙의 진행이 어려워, 솔더 조인트 신뢰도가 SMD타입에 비해 높지만, 솔더 볼(24)과 볼 랜드(22)가 함께 회로기판(21)표면에서 분리되는 문제가 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 솔더 조인트의 신뢰성을 갖도록 하는 웨이퍼레벨 패키지의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 웨이퍼 레벨의 패키지 방법은, 상부면 중심부에 본딩패드가 배열된 반도체 칩들로 이루어진 웨이퍼를 제공하는 단계; 상기 웨이퍼 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 본딩패드를 노출시키는 단계; 상기 절연층의 볼 랜드가 형성될 부분 상에 아일랜드 패턴을 형성하는 단계; 상기 아일랜드 패턴을 포함한 절연층과 본딩패드 상에 씨드(seed) 금속막을 형성하는 단계; 상기 씨드 금속막 상에 금속배선이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 결과물에 대해 도금 공정을 진행하여 노출된 씨드 금속막 상에 상기 아일랜드 패턴에 의해 돌출된 형상의 볼 랜드를 갖는 금속배선을 형성하는 단계; 상기 감광막 팬턴을 제거함과 아울러 그 아래의 씨드 금속막 부분을 제거하는 단계; 상기 금속배선을 포함한 절연층 상에 볼 랜드를 노출시키는 솔더 마스크를 형성하는 단계; 상기 노출된 볼 랜드 상에 솔더 볼을 부착하는 단계; 및 상기 웨이퍼 레벨의 결과물을 칩 레벨로 분리시키는 단계를 포함하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 3a 내지 도 3i는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도이다. 여기서, 각 도면은 단위 칩에 대해서 도시한 것이다.

도 3a를 참조하면, 상부면 중심부에 본딩패드(32)가 배열된 다수개의 반도체 칩들로 이루어진 웨이퍼(31)를 제공한다.

도 3b를 참조하면, 상기 웨이퍼(31)상에 절연층(33)을 형성한다. 상기 절연층(33)은 재배열 금속 라인간 쇼트 방지를 위해 형성하는 것이다.

도 3c를 참조하면, 상기 절연층(33)을 사진공정 등을 통해 식각하여 본딩패 드(32)를 노출시킨다. 그다음, 상기 절연층(33)의 "A"영역 상에 아일랜드 패턴(34)을 형성한다. 여기서, 상기 "A"영역은 볼 랜드가 형성될 부분을 나타낸다.

도 3d를 참조하면, 상기 아일랜드 패턴(34)을 포함한 절연층과 본딩패드(32) 상에 씨드(seed) 금속막(35)을 형성한다.

도 3e 내지 도 3f를 참조하면, 상기 씨드 금속막(35) 상에 감광막을 도포한후, 이를 노광 및 현상해서 금속배선(37)이 형성될 영역을 한정하는 감광막(36) 패턴을 형성한다.

도 3g를 참조하면, 상기 결과물에 대해 도금 공정을 진행하여 노출된 씨드 금속막(35) 상의 "A"영역에 상기 아일랜드 패턴(34)에 의해 돌출된 형상의 볼 랜드를 갖도록 금속배선(37)을 형성한다.

도 3h를 참조하면, 상기 잔류된 감광막 패턴(36)을 제거함과 아울러 그 아래의 씨드 금속막 부분(35)을 제거한다. 그다음, 상기 금속배선(37)을 포함한 절연층(33) 상에 볼 랜드를 노출시키는 솔더 마스크(38)를 형성한다. 이와 같이, 상기 볼 랜드, 즉, 솔더 볼이 부착되는 곳의 표면을 아일랜드 패턴에 삽입, 굴곡을 형성시킴으로써, NSMD의 볼랜드 형태와 유사하게 제작할 수 있다. 이러한 형태는 열 스테레스에 의한 솔더 조인트 크랙의 진행이 어려워져 솔더 조인트의 신뢰성이 향상되며, 동시에 SMD의 형태와 유사하게 솔더 마스크가 볼 랜드를 지지하는 특성 또한 갖게 되어 NSMD에서 종종 발생하는 볼 랜드와 그 하부 층간의 계면 박리에 대한 저항성을 높이게 된다.

도 3i를 참조하면 상기 노출된 "A"영역의 볼 랜드 상에 솔더 볼(39)을 부착 한 후, 이를 리플로우 시킨다.

이후, 웨이퍼 레벨로 제조된 다수개의 패키지를 칩 레벨로 절단하여 웨이퍼 레벨 패키지를 완성한다.

이상에서와 같이, 본 발명은 볼 랜드의 표면을 굴곡을 지닌 NSMD의 볼 랜드의 형태와 유사하게 하고, 동시에 SMD의 볼 랜드의 형태와 유사하게 솔더마스크가 볼 랜드를 지지하는 특성 또한 갖게 하여 솔더 조인트의 신뢰성을 개선시키으로 패키지의 신뢰성을 향상시킨다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims

상부면 중심부에 본딩패드가 배열된 반도체 칩들로 이루어진 웨이퍼를 제공하는 단계;

상기 웨이퍼 상에 절연층을 형성하는 단계;

상기 절연층을 식각하여 본딩패드를 노출시키는 단계;

상기 절연층의 볼 랜드가 형성될 부분 상에 아일랜드 패턴을 형성하는 단계;

상기 아일랜드 패턴을 포함한 절연층과 본딩패드 상에 씨드(seed) 금속막을 형성하는 단계;

상기 씨드 금속막 상에 금속배선이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계;

상기 결과물에 대해 도금 공정을 진행하여 노출된 씨드 금속막 상에 상기 아일랜드 패턴에 의해 돌출된 형상의 볼 랜드를 갖는 금속배선을 형성하는 단계;

상기 감광막 팬턴을 제거함과 아울러 그 아래의 씨드 금속막 부분을 제거하는 단계;

상기 금속배선을 포함한 절연층 상에 볼 랜드를 노출시키는 솔더 마스크를 형성하는 단계;

상기 노출된 볼 랜드 상에 솔더 볼을 부착하는 단계; 및

상기 웨이퍼 레벨의 결과물을 칩 레벨로 분리시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.