JPH1022324A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1022324A JPH1022324A JP16949296A JP16949296A JPH1022324A JP H1022324 A JPH1022324 A JP H1022324A JP 16949296 A JP16949296 A JP 16949296A JP 16949296 A JP16949296 A JP 16949296A JP H1022324 A JPH1022324 A JP H1022324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- forming
- support substrate
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 製造が容易であってかつ、高集積化、高精度
化に際しても、実装が容易で信頼性の高い半導体装置を
提供することを目的とする。 【解決手段】 本発明の第１の特徴は、絶縁性部材２の
裏面側に、導体回路パターン１を構成する複数のリード
を具備してなる回路基板と、前記絶縁性部材２の表面側
に貼着せしめられ、少なくともこの貼着面側が導体層を
構成する支持基板４と、前記回路基板と電気的に接続せ
しめられた半導体チップ３を具備してなる半導体装置に
おいて、前記回路基板の所定の領域に少なくとも１つの
貫通孔Ｈを具備すると共に、前記支持基板４は、前記貫
通孔Ｈに相当する位置に前記回路基板の裏面側に突出す
る突起４Ｓを具備し、前記突起の先端部に半田ボール５
が配設せしめられていることにある。
化に際しても、実装が容易で信頼性の高い半導体装置を
提供することを目的とする。 【解決手段】 本発明の第１の特徴は、絶縁性部材２の
裏面側に、導体回路パターン１を構成する複数のリード
を具備してなる回路基板と、前記絶縁性部材２の表面側
に貼着せしめられ、少なくともこの貼着面側が導体層を
構成する支持基板４と、前記回路基板と電気的に接続せ
しめられた半導体チップ３を具備してなる半導体装置に
おいて、前記回路基板の所定の領域に少なくとも１つの
貫通孔Ｈを具備すると共に、前記支持基板４は、前記貫
通孔Ｈに相当する位置に前記回路基板の裏面側に突出す
る突起４Ｓを具備し、前記突起の先端部に半田ボール５
が配設せしめられていることにある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造方法に係り、特に、グランドプレーン
機能およびまたは放熱機能および導体回路の支持機能を
有する支持基板と回路基板との接合構造に関する。
半導体装置の製造方法に係り、特に、グランドプレーン
機能およびまたは放熱機能および導体回路の支持機能を
有する支持基板と回路基板との接合構造に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
【０００３】この一例として、図１４に示すように、両
面に回路パターンＭの形成されたＴＡＢテープ２０１上
にフェイスダウンで半導体チップ２０２を接続し、この
周囲に金属板からなる支持体２０３を接着剤を介して固
着するとともに、このＴＡＢテープ２０１に形成された
ヴィアホールＨを介して裏面に半田ボール２０４を配設
し、表面側を封止樹脂２０５によって封止してなるいわ
ゆるＴＢＧＡ（Tape Ball Grid Aray ）方式がある。
面に回路パターンＭの形成されたＴＡＢテープ２０１上
にフェイスダウンで半導体チップ２０２を接続し、この
周囲に金属板からなる支持体２０３を接着剤を介して固
着するとともに、このＴＡＢテープ２０１に形成された
ヴィアホールＨを介して裏面に半田ボール２０４を配設
し、表面側を封止樹脂２０５によって封止してなるいわ
ゆるＴＢＧＡ（Tape Ball Grid Aray ）方式がある。
【０００４】ところで、近年、情報処理機器の高速化に
伴い、半導体装置の作動に超高周波を用いるようになっ
てきている。しかしながら、ＴＡＢ基板の回路パターン
の伝送路（リード）を超高周波信号が伝送される際、隣
接リードに信号が漏れてしまういわゆるクロストーク現
象が生じるという問題があった。
伴い、半導体装置の作動に超高周波を用いるようになっ
てきている。しかしながら、ＴＡＢ基板の回路パターン
の伝送路（リード）を超高周波信号が伝送される際、隣
接リードに信号が漏れてしまういわゆるクロストーク現
象が生じるという問題があった。
【０００５】このような問題を解決するため、ＴＡＢ基
板の絶縁性テープ面側に導電性の支持基板を固着し、こ
の回路基板の所定のリードと支持基板とを貫通孔を介し
て接続する方式のものが提案されている。
板の絶縁性テープ面側に導電性の支持基板を固着し、こ
の回路基板の所定のリードと支持基板とを貫通孔を介し
て接続する方式のものが提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この方
式ではＴＡＢ基板と支持基板との電気的接続のために、
ＴＡＢ基板を貫通するヴィアホールを介して設けられ
る。この構造では、ＴＡＢ基板の表面と裏面とで電気的
導通を行うために、ヴィアホールの内面に無電解めっき
を行うかまたはおよび導電性ペーストの一例であるシル
バーペーストを充填して導体層を形成する必要があり、
工数が増大し、生産効率を低下させるという問題があっ
た。
式ではＴＡＢ基板と支持基板との電気的接続のために、
ＴＡＢ基板を貫通するヴィアホールを介して設けられ
る。この構造では、ＴＡＢ基板の表面と裏面とで電気的
導通を行うために、ヴィアホールの内面に無電解めっき
を行うかまたはおよび導電性ペーストの一例であるシル
バーペーストを充填して導体層を形成する必要があり、
工数が増大し、生産効率を低下させるという問題があっ
た。
【０００７】また、この方式では、ＴＡＢ基板と半導体
チップとを搭載した支持基板とを絶縁性接着剤の一例で
あるプリプレグを用いて接合する際に、前記ＴＡＢ基板
と前記支持基板との間に位置ずれが生じるため、半導体
チップの電極パッドとリードとの間に位置ずれが生じ、
ボンディング不良が発生するという問題がある。
チップとを搭載した支持基板とを絶縁性接着剤の一例で
あるプリプレグを用いて接合する際に、前記ＴＡＢ基板
と前記支持基板との間に位置ずれが生じるため、半導体
チップの電極パッドとリードとの間に位置ずれが生じ、
ボンディング不良が発生するという問題がある。
【０００８】さらにまた、グランドプレーンや電源プレ
ーンの形成に際し、両面での回路パターンの位置合わせ
が困難である上、コストが高くまた、高集積化、高精度
化には限界があった。
ーンの形成に際し、両面での回路パターンの位置合わせ
が困難である上、コストが高くまた、高集積化、高精度
化には限界があった。
【０００９】本発明は、前記実情に鑑みてなされたもの
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
【００１０】すなわち、ＴＡＢ基板と支持基板とを接合
する際に、前記両基板に導体層を形成するなどの工数を
低減し、位置精度を保持すると共に接合強度を向上させ
ることのできる半導体装置を提供することを目的とす
る。
する際に、前記両基板に導体層を形成するなどの工数を
低減し、位置精度を保持すると共に接合強度を向上させ
ることのできる半導体装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】そこで本発明の第１の特
徴は、絶縁性部材の裏面側に、導体回路パターンを構成
する複数のリードを具備してなる回路基板と、前記絶縁
性部材の表面側に貼着せしめられ、少なくともこの貼着
面側が導体層を構成する支持基板と、前記回路基板と電
気的に接続せしめられた半導体チップとを具備してなる
半導体装置において、前記回路基板の所定の領域に少な
くとも１つの貫通孔を具備すると共に、前記支持基板
は、前記貫通孔に相当する位置に前記回路基板の裏面側
に突出する突起を具備し、前記突起の先端部に半田ボー
ルが配設せしめられていることにある。
徴は、絶縁性部材の裏面側に、導体回路パターンを構成
する複数のリードを具備してなる回路基板と、前記絶縁
性部材の表面側に貼着せしめられ、少なくともこの貼着
面側が導体層を構成する支持基板と、前記回路基板と電
気的に接続せしめられた半導体チップとを具備してなる
半導体装置において、前記回路基板の所定の領域に少な
くとも１つの貫通孔を具備すると共に、前記支持基板
は、前記貫通孔に相当する位置に前記回路基板の裏面側
に突出する突起を具備し、前記突起の先端部に半田ボー
ルが配設せしめられていることにある。
【００１２】望ましくは、前記支持基板は、少なくとも
回路基板側がグランドプレーンを構成し、前記グランド
プレーンと前記リードと半田ボールとの接続が、前記リ
ードに相当する位置に配設された貫通孔に前記突起を挿
通し、この突起先端部に半田ボールを固着することによ
って達成されている。
回路基板側がグランドプレーンを構成し、前記グランド
プレーンと前記リードと半田ボールとの接続が、前記リ
ードに相当する位置に配設された貫通孔に前記突起を挿
通し、この突起先端部に半田ボールを固着することによ
って達成されている。
【００１３】又望ましくは、前記回路基板の絶縁性部材
は、ポリイミドテープ又はガラスクロスエポキシ基板で
構成されている。
は、ポリイミドテープ又はガラスクロスエポキシ基板で
構成されている。
【００１４】又、前記支持基板は、全面にニッケル又は
パラジウムを含有する金属皮膜層を形成してなることを
特徴とする。
パラジウムを含有する金属皮膜層を形成してなることを
特徴とする。
【００１５】さらにまた、前記支持基板は、中央に半導
体チップを搭載する凹部を形成してなることを特徴とす
る。
体チップを搭載する凹部を形成してなることを特徴とす
る。
【００１６】又、前記回路基板の絶縁性部材は、中央に
半導体チップを搭載する開口部を具備し、この開口部の
周縁から内側に向かって突出するリードを具備したこと
を特徴とする。
半導体チップを搭載する開口部を具備し、この開口部の
周縁から内側に向かって突出するリードを具備したこと
を特徴とする。
【００１７】本発明の第２の特徴は、絶縁性部材の裏面
側に導体回路パターンを形成し回路基板を形成する回路
基板形成工程と、前記回路基板の前記導体回路パターン
を含む所定の領域に少なくとも１つの貫通孔を形成する
貫通孔形成工程と、前記貫通孔に符合する領域に前記回
路基板の厚さ程度の突出高さを有するように形成された
突起を有する支持基板を形成する支持基板形成工程と、
前記支持基板を、前記回路基板の絶縁性部材の表面側に
固着する固着工程と、前記突起表面に、外部接続端子と
しての半田ボールを載置し、前記半田ボールを加熱溶融
せしめることにより、前記導体回路パターンと前記半田
ボールとの電気的接続を達成する外部接続端子形成工程
とを具備したことにある。
側に導体回路パターンを形成し回路基板を形成する回路
基板形成工程と、前記回路基板の前記導体回路パターン
を含む所定の領域に少なくとも１つの貫通孔を形成する
貫通孔形成工程と、前記貫通孔に符合する領域に前記回
路基板の厚さ程度の突出高さを有するように形成された
突起を有する支持基板を形成する支持基板形成工程と、
前記支持基板を、前記回路基板の絶縁性部材の表面側に
固着する固着工程と、前記突起表面に、外部接続端子と
しての半田ボールを載置し、前記半田ボールを加熱溶融
せしめることにより、前記導体回路パターンと前記半田
ボールとの電気的接続を達成する外部接続端子形成工程
とを具備したことにある。
【００１８】望ましくは、前記支持基板形成工程は、金
属基板に、フォトリソグラフィを用いたエッチング加工
を行うことにより、突起を形成するエッチング加工工程
を含む。
属基板に、フォトリソグラフィを用いたエッチング加工
を行うことにより、突起を形成するエッチング加工工程
を含む。
【００１９】また望ましくは前記支持基板形成工程は、
絶縁性部材で構成され、突起を形成した後、表面に金属
皮膜を形成する工程を含むようにしたことを特徴とす
る。
絶縁性部材で構成され、突起を形成した後、表面に金属
皮膜を形成する工程を含むようにしたことを特徴とす
る。
【００２０】本発明の半導体装置によれば、表面に導体
層を形成した突起をＴＡＢ基板などの回路基板の貫通孔
に挿通することにより、回路基板の表面と裏面との電気
的導通が極めて容易であり、深いヴィアホールを形成し
た場合にも容易に導通させることが可能である。
層を形成した突起をＴＡＢ基板などの回路基板の貫通孔
に挿通することにより、回路基板の表面と裏面との電気
的導通が極めて容易であり、深いヴィアホールを形成し
た場合にも容易に導通させることが可能である。
【００２１】さらにまた支持基板を導体板で構成すれ
ば、支持機能の他に、グランドプレーンとしても使用す
ることが出来叉、放熱機能も良好なものとなる。また製
造工数の低減を図る事が可能となる。
ば、支持機能の他に、グランドプレーンとしても使用す
ることが出来叉、放熱機能も良好なものとなる。また製
造工数の低減を図る事が可能となる。
【００２２】また、ＴＡＢテープの片面にのみ導体回路
パターンを形成したＴＢＧＡ方式の半導体装置において
もグランドプレーンを容易に形成することができる。
パターンを形成したＴＢＧＡ方式の半導体装置において
もグランドプレーンを容易に形成することができる。
【００２３】また、望ましくはここで半田ボールの形成
に先だち、ヴィアホール内の突起表面にフラックス層を
形成し、このフラックス層上に半田ボールを供給し加熱
することにより、ヴィアホール内に露呈する導体回路パ
ターンと固溶状態になり、このヴィアホール内に半田ボ
ールを固着せしめることができ、極めて容易に実装を行
うことができる。そして、ヴィアホール内にのみ選択性
よく、良好に固着せしめられる。最後に、余剰のフラッ
クスを除去する工程を付加するようにしてもよい。この
ようにして高精度の半田ボールの形成が可能となる。
に先だち、ヴィアホール内の突起表面にフラックス層を
形成し、このフラックス層上に半田ボールを供給し加熱
することにより、ヴィアホール内に露呈する導体回路パ
ターンと固溶状態になり、このヴィアホール内に半田ボ
ールを固着せしめることができ、極めて容易に実装を行
うことができる。そして、ヴィアホール内にのみ選択性
よく、良好に固着せしめられる。最後に、余剰のフラッ
クスを除去する工程を付加するようにしてもよい。この
ようにして高精度の半田ボールの形成が可能となる。
【００２４】さらに本発明の半導体装置によれば、片面
に導体回路パターンを形成した絶縁性テープなどの回路
基板を用いて実装しているため、表面と裏面のパターン
のマスク合わせの必要もなくまた、ヴィアホールめっき
も不要であり、製造が容易かつ高精度で安価である。
に導体回路パターンを形成した絶縁性テープなどの回路
基板を用いて実装しているため、表面と裏面のパターン
のマスク合わせの必要もなくまた、ヴィアホールめっき
も不要であり、製造が容易かつ高精度で安価である。
【００２５】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。本発明の第１の実施
例の半導体装置は図１に示すように、ＴＢＧＡ方式の半
導体装置において、ＴＡＢ基板の所定の領域に少なくと
も１つの貫通孔を具備すると共に、銅板からなる支持基
板４の前記貫通孔に相当する領域に前記ＴＡＢ基板の裏
面側に突出する突起４ｓを具備し、前記突起４ｓの先端
面に半田ボール５を固着すると共に、ＴＡＢ基板表面の
導体回路パターン１との電気的接続を達成することによ
り、この支持基板にＴＡＢ基板を支持するための機能の
他にグランドプレーンとしての機能と放熱機能とを持た
せたことを特徴とするものである。そしてこの突起によ
り、導体回路パターン１と、このグランドプレーンとの
電気的接続を達成している。
図面を参照しつつ詳細に説明する。本発明の第１の実施
例の半導体装置は図１に示すように、ＴＢＧＡ方式の半
導体装置において、ＴＡＢ基板の所定の領域に少なくと
も１つの貫通孔を具備すると共に、銅板からなる支持基
板４の前記貫通孔に相当する領域に前記ＴＡＢ基板の裏
面側に突出する突起４ｓを具備し、前記突起４ｓの先端
面に半田ボール５を固着すると共に、ＴＡＢ基板表面の
導体回路パターン１との電気的接続を達成することによ
り、この支持基板にＴＡＢ基板を支持するための機能の
他にグランドプレーンとしての機能と放熱機能とを持た
せたことを特徴とするものである。そしてこの突起によ
り、導体回路パターン１と、このグランドプレーンとの
電気的接続を達成している。
【００２６】すなわちこの半導体装置は、半導体チップ
３に接続する導体回路パターン１を片面に形成した絶縁
性テープ２からなるＴＡＢ基板と、前記絶縁性テープの
裏面側に貼着せしめられた銅板からなる支持基板４とを
具備し、この絶縁性テープに形成された貫通孔Ｈに挿通
された突起４ｓを介して支持基板４を表面側の導体回路
パターンの少なくとも１つに接続するとともに半田ボー
ル５に接続したことを特徴とするものである。１ｓはバ
ンプであり、半導体チップは封止樹脂９で被覆されてい
る。ここで図１は断面図、図２は裏面側からみた平面
図、図３は要部説明図を示す。
３に接続する導体回路パターン１を片面に形成した絶縁
性テープ２からなるＴＡＢ基板と、前記絶縁性テープの
裏面側に貼着せしめられた銅板からなる支持基板４とを
具備し、この絶縁性テープに形成された貫通孔Ｈに挿通
された突起４ｓを介して支持基板４を表面側の導体回路
パターンの少なくとも１つに接続するとともに半田ボー
ル５に接続したことを特徴とするものである。１ｓはバ
ンプであり、半導体チップは封止樹脂９で被覆されてい
る。ここで図１は断面図、図２は裏面側からみた平面
図、図３は要部説明図を示す。
【００２７】ここでＴＡＢ基板は、チップ搭載領域に開
口を有する絶縁性テープ２の片面に導体回路パターン１
を形成して構成されている。また支持基板４とＴＡＢ基
板はその周縁部でポリイミド樹脂からなる絶縁性接着剤
を介してＴＡＢ基板に固着されている。また、支持基板
４の中央部に形成された凹部にはこの絶縁性接着剤を介
して半導体チップが固着せしめられている。また、半田
ボール５は、格子状をなすように全面に形成され、その
一部が前述したような突起４ｓを介してグランドプレー
ンに接続されており、また半導体チップ３は封止樹脂９
で被覆保護されている。
口を有する絶縁性テープ２の片面に導体回路パターン１
を形成して構成されている。また支持基板４とＴＡＢ基
板はその周縁部でポリイミド樹脂からなる絶縁性接着剤
を介してＴＡＢ基板に固着されている。また、支持基板
４の中央部に形成された凹部にはこの絶縁性接着剤を介
して半導体チップが固着せしめられている。また、半田
ボール５は、格子状をなすように全面に形成され、その
一部が前述したような突起４ｓを介してグランドプレー
ンに接続されており、また半導体チップ３は封止樹脂９
で被覆保護されている。
【００２８】図４乃至図１３はこの半導体装置の製造工
程の一部を示す図である。
程の一部を示す図である。
【００２９】まず、図４に示すように、膜厚５０μm の
ポリイミド樹脂からなる絶縁性テープ２のチップ搭載領
域に開口Ｏを形成すると共に、図５に示すように、厚さ
１８μm の銅箔を貼着し、この銅箔および絶縁性テープ
２をフォトリソグラフィによりパターニングし図６に示
すように貫通孔Ｈを形成する。そしてこの後、膜厚０．
５μmの錫めっき層Ｍを形成し導体回路パターン１を有
するＴＡＢ基板を構成する（図７）。
ポリイミド樹脂からなる絶縁性テープ２のチップ搭載領
域に開口Ｏを形成すると共に、図５に示すように、厚さ
１８μm の銅箔を貼着し、この銅箔および絶縁性テープ
２をフォトリソグラフィによりパターニングし図６に示
すように貫通孔Ｈを形成する。そしてこの後、膜厚０．
５μmの錫めっき層Ｍを形成し導体回路パターン１を有
するＴＡＢ基板を構成する（図７）。
【００３０】次に、図８に示すように、キャビティ領域
をカットする。
をカットする。
【００３１】続いて、図９に示すように半導体チップ３
をダイレクトボンディングによりバンプ１ｓを介して導
体回路パターン１に接続する。ここでまた他の信号線に
接続するリードについても、従来と同様に接続する。
をダイレクトボンディングによりバンプ１ｓを介して導
体回路パターン１に接続する。ここでまた他の信号線に
接続するリードについても、従来と同様に接続する。
【００３２】一方、図１０に示すように銅板をプレス加
工により成形し突起４ｓを有する支持基板４を形成す
る。
工により成形し突起４ｓを有する支持基板４を形成す
る。
【００３３】そして図１１に示すようにこの支持基板４
に、半導体チップ３を搭載したＴＡＢ基板を絶縁性接着
剤を介して固着し、半導体チップを覆うようにポッティ
ングにより樹脂を充填する。そして、この貫通孔Ｈ内に
突出せしめられた突起４ｓ表面にフラックスを印刷し、
Ｐｂ１０％、Ｓｎ９０％の半田からなる直径０．７mmの
半田ボール５を供給し、３２０℃１０秒間（ピーク温度
維持時間）の加熱工程を経て、表面を導体回路パターン
１に固着する。
に、半導体チップ３を搭載したＴＡＢ基板を絶縁性接着
剤を介して固着し、半導体チップを覆うようにポッティ
ングにより樹脂を充填する。そして、この貫通孔Ｈ内に
突出せしめられた突起４ｓ表面にフラックスを印刷し、
Ｐｂ１０％、Ｓｎ９０％の半田からなる直径０．７mmの
半田ボール５を供給し、３２０℃１０秒間（ピーク温度
維持時間）の加熱工程を経て、表面を導体回路パターン
１に固着する。
【００３４】そして最後に必要に応じて、イソプロピル
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。このようにして低コストで
かつ高精度に配列された半田ボールが形成される。
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。このようにして低コストで
かつ高精度に配列された半田ボールが形成される。
【００３５】また、ヴィアホールの孔ピッチや孔径は前
記実施例に限定されることなく適宜変形可能であり、例
えば格子ピッチが１mmであれば、孔径は０．５５mm、格
子ピッチが１．５mmであれば、孔径は０．７５mmという
ふうに適宜変更可能である。
記実施例に限定されることなく適宜変形可能であり、例
えば格子ピッチが１mmであれば、孔径は０．５５mm、格
子ピッチが１．５mmであれば、孔径は０．７５mmという
ふうに適宜変更可能である。
【００３６】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００３７】なお、突起先端にパラジウムなどのメッキ
を施すことにより半田ボールの接続が安定する。
を施すことにより半田ボールの接続が安定する。
【００３８】また前記実施例では突起の高さはＴＡＢ基
板表面とほぼ同程度となるようにしたが、突起の先端を
これより若干下げた位置にすることにより、半田ボール
の位置決めが容易になり、かつ接続の安定化をはかるこ
とができる。
板表面とほぼ同程度となるようにしたが、突起の先端を
これより若干下げた位置にすることにより、半田ボール
の位置決めが容易になり、かつ接続の安定化をはかるこ
とができる。
【００３９】さらにまた、突起の先端を逆にＴＡＢ基板
上面より若干突出させた場合は、突起先端を半田ボール
が積み込むような状態で接合するため、半田ボールの位
置決めが容易になりかつ安定する。
上面より若干突出させた場合は、突起先端を半田ボール
が積み込むような状態で接合するため、半田ボールの位
置決めが容易になりかつ安定する。
【００４０】また、導体回路パターン１上を覆うように
絶縁膜を形成し、半田ボール形成領域を除く表面全体を
保護するようにしてもよい。
絶縁膜を形成し、半田ボール形成領域を除く表面全体を
保護するようにしてもよい。
【００４１】さらにまたＴＡＢ基板に代えて、ガラスク
ロスエポキシ基板などの剛性基板を用いるようにしても
よい。またプリプレグと呼ばれる未硬化性樹脂を用い、
表面に銅箔を貼着し、加熱硬化させ、この銅箔をパター
ニングして導体回路パターンを形成するようにしてもよ
い。
ロスエポキシ基板などの剛性基板を用いるようにしても
よい。またプリプレグと呼ばれる未硬化性樹脂を用い、
表面に銅箔を貼着し、加熱硬化させ、この銅箔をパター
ニングして導体回路パターンを形成するようにしてもよ
い。
【００４２】次に、本発明の第２の実施例として、支持
基板１４を絶縁性のガラスエポキシ基板で構成した例に
ついて説明する。この半導体装置は、図１３に示すよう
に、支持基板を絶縁性基板で構成して、突起１４ｓを形
成した後表面全体にめっき層１５を形成する。そしてこ
の突起をＴＡＢ基板に形成した貫通孔に挿通し、導体回
路パターン１と半田ボールとの接続と同時に、支持基板
とＴＡＢ基板とを一体的に固定する様にしたことを特徴
とするものである。
基板１４を絶縁性のガラスエポキシ基板で構成した例に
ついて説明する。この半導体装置は、図１３に示すよう
に、支持基板を絶縁性基板で構成して、突起１４ｓを形
成した後表面全体にめっき層１５を形成する。そしてこ
の突起をＴＡＢ基板に形成した貫通孔に挿通し、導体回
路パターン１と半田ボールとの接続と同時に、支持基板
とＴＡＢ基板とを一体的に固定する様にしたことを特徴
とするものである。
【００４３】この半導体装置は、前記第１の実施例と同
様にして形成されたＴＡＢ基板を用い、ボンディングワ
イヤ７を介して、導体回路パターン１の先端と半導体チ
ップとを接続したものである。そしてこの例では、支持
基板として平板を使用している。
様にして形成されたＴＡＢ基板を用い、ボンディングワ
イヤ７を介して、導体回路パターン１の先端と半導体チ
ップとを接続したものである。そしてこの例では、支持
基板として平板を使用している。
【００４４】実装に際しては、支持基板１４上にＴＡＢ
基板及び半導体チップ３を固着し、この後ワイヤボンデ
ィングを行う。そして最後に封止樹脂９を用いて樹脂封
止を行うことによって図１３に示した半導体装置が完成
する。
基板及び半導体チップ３を固着し、この後ワイヤボンデ
ィングを行う。そして最後に封止樹脂９を用いて樹脂封
止を行うことによって図１３に示した半導体装置が完成
する。
【００４５】ここで半田ボール５の溶融物のみならず、
ＴＡＢ基板の貫通孔と支持基板の突起との間隙にシルバ
ーペーストと呼ばれる導電性接着剤を充填する様にして
も良い。
ＴＡＢ基板の貫通孔と支持基板の突起との間隙にシルバ
ーペーストと呼ばれる導電性接着剤を充填する様にして
も良い。
【００４６】また、前記実施例ではガラスクロスエポキ
シ基板を用いたが、アルミナ基板など熱伝導性の良好な
材料であれば、他の材料を用いても良いことはいうまで
もない。
シ基板を用いたが、アルミナ基板など熱伝導性の良好な
材料であれば、他の材料を用いても良いことはいうまで
もない。
【００４７】更に又、めっき層１５など支持基板表面を
覆う導体層は、裏面も含めて全体に形成しても突起を含
むように部分的に形成してもよい。
覆う導体層は、裏面も含めて全体に形成しても突起を含
むように部分的に形成してもよい。
【００４８】加えてＴＡＢ基板表面の導体回路パターン
は絶縁膜で被覆するようにしてもよい。
は絶縁膜で被覆するようにしてもよい。
【００４９】この半導体装置では、支持強度が高くかつ
放熱特性も良好である。
放熱特性も良好である。
【００５０】
【発明の効果】以上説明したように本発明によれば、製
造が容易でかつ支持強度が大きく、信頼性の高い半導体
装置を提供することが可能となる。
造が容易でかつ支持強度が大きく、信頼性の高い半導体
装置を提供することが可能となる。
【図１】本発明の第１の実施例の半導体装置を示す断面
図
図
【図２】同半導体装置を示す平面図
【図３】同半導体装置を示す要部拡大図
【図４】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図５】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図６】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図７】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図８】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図９】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図１０】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１１】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１２】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１３】本発明の第２実施例の半導体装置を示す断面
図
図
【図１４】従来例の半導体装置を示す平面図
１ 導体回路パターン ２ 絶縁性テープ ３ 半導体チップ ４ 支持基板 ５ 半田ボール ６ 絶縁性樹脂 ７ ボンディングワイヤ ９ 封止樹脂 Ｈ ヴィアホール（貫通孔） Ｍ 錫メッキ層 １５ めっき層 ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール ２０５ 封止樹脂
Claims (9)
- 【請求項１】 絶縁性部材の裏面側に、導体回路パター
ンを構成する複数のリードを具備してなる回路基板と、 前記絶縁性部材の表面側に貼着せしめられ、少なくとも
この貼着面側が導体層を構成する支持基板と、 前記回路基板と電気的に接続せしめられた半導体チップ
とを具備してなる半導体装置において、 前記回路基板の所定の領域に少なくとも１つの貫通孔を
具備すると共に、前記支持基板は、前記貫通孔に相当す
る位置に前記回路基板の裏面側に突出する突起を具備
し、前記突起の先端部に半田ボールが配設せしめられて
いることを特徴とする半導体装置。 - 【請求項２】 前記支持基板は、少なくとも回路基板側
がグランドプレーンを構成し、前記グランドプレーンと
前記リードと半田ボールとの接続が、前記リードに相当
する位置に配設された貫通孔に前記突起を挿通し、この
突起先端部に半田ボールを固着することによって達成さ
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記回路基板の絶縁性部材は、ポリイミ
ドテープ又はガラスクロスエポキシ基板で構成されてい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記支持基板は、全面にニッケル又はパ
ラジウムを含有する金属皮膜層を形成してなることを特
徴とする請求項１記載の半導体装置。 - 【請求項５】 前記支持基板は、中央に半導体チップを
搭載する凹部を形成してなることを特徴とする請求項１
記載の半導体装置。 - 【請求項６】 前記回路基板の絶縁性部材は、中央に半
導体チップを搭載する開口部を具備し、この開口部の周
縁から内側に向かって突出するリードを具備したことを
特徴とする請求項１記載の半導体装置。 - 【請求項７】 絶縁性部材の裏面側に導体回路パターン
を形成し回路基板を形成する回路基板形成工程と、 前記回路基板の前記導体回路パターンを含む所定の領域
に少なくとも１つの貫通孔を形成する貫通孔形成工程
と、 前記貫通孔に符合する位置に前記回路基板の厚さ程度の
突出高さを有するように形成された突起を有する支持基
板を形成する支持基板形成工程と、 前記支持基板を、前記回路基板の絶縁性部材の表面側に
固着する固着工程と、 前記突起表面に、外部接続端子としての半田ボールを載
置し、前記半田ボールを加熱溶融せしめることにより、
前記導体回路パターンと前記半田ボールとの電気的接続
を達成する外部接続端子形成工程とを具備したことを特
徴とする半導体装置の製造方法。 - 【請求項８】前記支持基板形成工程は、支持基板にフォ
トリソグラフィを用いたエッチング加工を行うことによ
り、突起を形成するエッチング加工工程を含むことを特
徴とする請求項７記載の半導体装置の製造方法。 - 【請求項９】前記支持基板形成工程は、絶縁性部材から
なる支持基板に、突起を形成した後、表面に金属皮膜を
形成する工程を含む様にしたことを特徴とする請求項７
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949296A JP3258564B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949296A JP3258564B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022324A true JPH1022324A (ja) | 1998-01-23 |
| JP3258564B2 JP3258564B2 (ja) | 2002-02-18 |
Family
ID=15887538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16949296A Expired - Fee Related JP3258564B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258564B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232558B1 (en) | 1997-04-30 | 2001-05-15 | Ibiden Co., Ltd. | Electronic component mounting base board having heat slug with slits and projections |
| KR100618700B1 (ko) | 2004-07-20 | 2006-09-08 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
-
1996
- 1996-06-28 JP JP16949296A patent/JP3258564B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232558B1 (en) | 1997-04-30 | 2001-05-15 | Ibiden Co., Ltd. | Electronic component mounting base board having heat slug with slits and projections |
| KR100618700B1 (ko) | 2004-07-20 | 2006-09-08 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258564B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH11340359A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100300922B1 (ko) | 반도체장치 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11251360A (ja) | 半導体装置およびその製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH08274250A (ja) | 半導体装置 | |
| JPH10209364A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |