KR100658120B1 - 필름 기판을 사용한 반도체 장치 제조 방법 - Google Patents

필름 기판을 사용한 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100658120B1
KR100658120B1 KR1019990042809A KR19990042809A KR100658120B1 KR 100658120 B1 KR100658120 B1 KR 100658120B1 KR 1019990042809 A KR1019990042809 A KR 1019990042809A KR 19990042809 A KR19990042809 A KR 19990042809A KR 100658120 B1 KR100658120 B1 KR 100658120B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
film substrate
film
reinforcing
frame
Prior art date
Application number
KR1019990042809A
Other languages
English (en)
Other versions
KR20000028840A (ko
Inventor
무라마쓰시게쓰구
구리하라다까시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20000028840A publication Critical patent/KR20000028840A/ko
Application granted granted Critical
Publication of KR100658120B1 publication Critical patent/KR100658120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치는 다음과 같이 필름 기판을 사용하여 제조된다. 개별적인 필름 기판은 서로 연속적으로 일체적으로 접속된 복수의 필름 기판을 갖는 필름 기판 테이프로부터 분리되며, 각각의 필름 기판은 제 1 및 제 2 표면을 갖는 기층 필름을 포함하며, 회로 패턴은 제 1 표면 상에 형성되고 장착부는 제 2 표면 상에 형성된다. 기층 필름은 반도체 소자가 장착될 때 반도체 소자의 전극 단자가 노출되는 개구를 갖는다. 개별적인 필름 기판은 보강 프레임의 각각의 보강 부재에 접착되며, 보강 프레임은 서로 연속적으로 일체적으로 접속된 복수의 보강 부재를 갖는다. 각각의 보강 부재는 반도체 소자를 수용하는 수용 홀을 가짐으로써, 반도체 소자 장착부가 수용 홀 내에 노출되게 된다. 상기 장착부에 반도체 소자의 전극 단자 형성면을 접착하여 필름 기판 상에 반도체 소자를 장착함으로써, 반도체 소자의 전극 단자가 수용 홀 내에 노출되게 된다. 개구 내에 노출된 전극 단자는 회로 패턴에 전기적으로 접속된다. 개구가 수지로 밀봉된 후, 개별적인 보강 부재는 보강 프레임으로부터 분리된다.
반도체 장치, 필름 기판

Description

필름 기판을 사용한 반도체 장치 제조 방법{PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICE USING FILM SUBSTRATE}
도 1은 반도체 장치의 제조 방법에 사용된 필름 기판의 일 실시예의 평면도.
도 2는 반도체 장치의 제조 방법에 사용된 보강 프레임의 일 실시예의 평면도.
도 3은 보강 프레임에 접착된 개별적인 필름 기판의 평면도.
도 4는 보강 프레임에 접착된 개별적인 필름 기판의 측단면도.
도 5는 필름 기판 상에 장착된 반도체 칩의 측단면도.
도 6은 필름 기판 상에 장착되고 거기에 수지 차폐된 반도체 칩의 측단면도.
도 7은 반대 측면에 도전층을 구비한 필름 기판을 사용하여 형성한 반도체 장치의 측단면도.
도 8a 및 도 8b는 각각, 리드부가 회로 패턴의 말단에 형성되는 필름 기판을 사용하여 각각 형성된 반도체 장치의 측단면도.
도 9는 전극 단자 형성면의 외부 주변 영역 내에서 행해진 와이어 본딩에 의해 필름 기판 상에 반도체 칩이 장착되는 반도체 장치의 측단면도.
도 10은 플립 칩 본딩에 의해 필름 기판 상에 반도체 칩이 장착되는 반도체 장치의 측단면도.
도 11은 필름 기판이 전극 단자 형성면에 접착되는 종래 기술의 반도체 장치의 측단면도.
도 12는 필름 기판보다 더 작은 외부 면적을 가진 반도체 칩을 필름 기판 상에 장착하는 반도체 장치의 측단면도.
도 13a ~ 도 13c는 각각, 반도체 장치를 제조하기 위한 종래 기술의 단계의 설명도.
도 14a 및 도 14b는 각각, 필름 기판이 보강 부재에 의해 강화된 반도체 장치의 측단면도 및 저면도.
< 도면의 주요 부분에 대한 부호의 설명 >
12 : 필름 기판
15 : 개구
16a : 랜드
122 : 필름 기판 테이프
124 : 스프로켓 홀
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 필름 기판이 반도체 칩의 전극 형성면에 접착된 반도체 장치의 제조 방법에 관한 것이다.
도 11은 반도체 칩(10)의 반도체 표면의 전극 단자 형성면 상에 필름 기판(12)을 접착하여 형성한 소위 칩 크기 패키지의 일 예를 나타낸다. 필름 기판(12)은 폴리이미드나 다른 물질의 절연 기층 필름(14)의 일 표면 상에 랜드(land)를 갖는 회로 패턴(16)을 가지며, 다른 표면 상의 접착층(18)을 운반하여 반도체 칩(10)의 전극 단자 형성면에 접착시킨다. 도 11에 설명된 반도체 장치는 전극 단자 형성면의 통상의 중앙 영역 내에 축 방향으로 배치된 2 열의 전극(20)을 구비한 반도체 칩(10)을 지닌다. 와이어 본딩 작업용 개구는 필름 기판(12)의 중심에 형성되고, 이것을 통하여 전극 단자(20)가 본딩 와이어(24)에 의하여 회로 패턴(16)의 본딩부(22)에 접속된다. 참조 번호 26은 회로 패턴(16)의 랜드에 본딩된 외부 접속 단자를 나타내고, 28은 본딩부 차폐용 차폐 수지를 나타낸다.
반도체 칩(10) 크기의 축소에 의한 하나의 웨이퍼로부터 얻을 수 있는 반도체 칩의 수를 증가시키는 것이 최근의 경향이며, 그에 따라서 극소화된 반도체 칩(10)의 전극 단자 형성면에 대응하는 표면 내에 외부 접속 단자를 배치하는 데 어려움이 생겼다. 그 이유는 반도체 장치를 장착하는 회로판 또는 땜납 볼 등의 외부 접속 단자는 여전히 종래의 장착 방법을 채용하고 있기 때문이다.
그러므로, 도 12에 나타낸 바와 같이, 외부 접속 단자를 배치한 필름 기판(12)이 극소화된 반도체 칩(10)보다 커지게 되는 경우가 생길 수 있다. 만약 반도체 칩(10)이 상술한 바와 같이 필름 기판(12)보다 작으면, 필름 기판(12)의 표면 상에 정의된 영역의 주변 영역(도면에서는 A로 나타냄)은 반도체 칩(10)에 의해 지지될 수 없어, 필름 기판(12)의 주변 영역의 보강을 위한 어떤 수단이 요구된다.
도 13a ~ 도 13c는 반도체 칩(10)이 필름 기판(12)보다 크기가 작은 반도체 칩을 제조하기 위한 종래 기술의 단계를 나타낸다.
도 13a는 복수의 필름 기판이 연속적으로 배치된 길이가 긴 필름 기판으로부터 절단된 직사각형 필름 기판 테이프(120)를 나타낸다. 필름 기판 테이프(120)는 각각 반도체 칩(10)을 장착하기 위한 동일한 회로 패턴(16)을 갖는 섹션으로 나뉘 어진다. 각각의 섹션은 중앙 부분 내에 세로 방향으로 뻗은 본딩 개구(15)를 갖는다.
도 13b는 반도체 칩의 장착, 와이어 본딩 또는 차폐 등의 제조를 위한 여러 가지 단계를 확실하게 수행하기 위한 캐리어 프레임(30) 상에 고정된 필름 기판 테이프(120)를 나타낸다. 캐리어 프레임(30)은 금속 시트 등으로 프레임 형태로 만들어지며, 필름 기판 테이프의 주변을 지지한다.
그 후, 보강 부재(32)는 반도체 칩(10)이 접착되는 필름 기판(12)의 측면(회로 패턴을 지니는 것의 반대 측면)(도 13c 참조) 상의 각 섹션의 주변 영역에 본딩된다. 보강 부재(32)는 필름 기판(12)의 외형과 반도체 칩(10)의 크기에 따라 형성된 프레임 형태이다. 보강 부재(32)는 폴리이미드 테이프와 같은 형상 유지 능력이 우수한 수지질 재료나 얇은 금속 판으로 만들어진다. 보강 부재(32)는 필름 기판 테이프(120)와 캐리어 프레임(30)으로부터 분리되어 형성되며, 필름 기판 테이프(120) 상에 구비된 접착층(18)에 의해 필름 기판(12)에 개별적으로 접착된다.
보강 부재(32)가 필름 기판 테이프(120)의 각각의 필름 기판(12)에 접착된 후에, 반도체 칩(10)이 접착된다. 그 후, 회로 패턴(16)의 본딩부(22)는 필름 기판(12)의 개구를 통하여 반도체 칩의 전극 단자(20)에 와이어 본딩된다. 본딩부(22) 등의 노출 부분은 수지 차폐되고 외부 접속 단자가 회로 패턴의 랜드에 본딩된 후에, 각각의 필름 기판(12)은 필름 기판 테이프(120)로부터 섹션으로 절단되어 개별적인 반도체 장치가 된다.
도 14a 및 도 14b는 각각 이렇게 얻어진 반도체 장치의 단면도 및 저면도이다. 그것으로부터 분명하듯이, 필름 기판(12)의 외부 주변 영역은 보강 부재를 이전에 반도체 칩(10)이 장착된 부분에 접착시킴으로써 강화된다.
상술한 반도체 장치를 제조하는 종래의 방법은 캐리어 프레임(30)에 의해 필름 기판 테이프(120)를 지지하는 단계와, 필름 기판 테이프(120)에 보강 부재(32)를 접착하는 단계를 포함한다. 이러한 제조 방법은 반도체 장치가 필름 기판 테이프(120)와 캐리어 프레임(30)과 보강 부재를 서로 결합하여 형성되기 때문에 재료 비용이 비싸고, 제조 단계가 복잡하다는 결점이 있다.
본 발명의 목적은 종래 기술의 제조 방법을 개선하여, 제조 비용을 줄일 수 있도록 제조 단계를 단순화함으로써 양질의 반도체 장치를 용이하게 제조할 수 있는 방법을 제공하는 것이다.
본 발명에 의하면, 서로 연속적이고 일체적으로 접속된 복수의 필름 기판을 갖는 필름 기판 테이프로부터 개별적인 필름 기판을 분리시키는 단계 - 필름 기판의 각각은 제 1 및 제 2 표면을 갖는 기층 필름과, 제 1 표면 상에 형성된 회로 패턴과, 제 2 표면 상에 형성된 반도체 소자 장착부를 포함하고 있으며, 기층 필름은 반도체 소자가 장착될 때 반도체 소자의 전극 단자가 노출되는 개구를 가짐 - 와, 서로 연속적이고 일체적으로 접속된 복수의 보강 부재를 갖는 보강 프레임의 각각의 보강 부재에 개별적인 필름 기판을 접착시키는 단계 - 보강 부재의 각각은 상기 반도체 소자를 수용하기 위한 수용 홀을 갖고 있어서 수용 홀 내에 반도체 소자 장착부가 노출됨 - 와, 반도체 소자의 전극 단자가 수용 홀내에 노출되도록 반도체 소자의 전극 단자 형성면을 장착부에 접착함으로써 상기 필름 기판 상에 상기 반도체 소자를 장착시키는 단계와, 개구 내에 노출된 전극 단자를 회로 패턴에 전기적으로 접속시키는 단계와, 개구를 수지로 밀봉시키는 단계와, 보강 프레임으로부터 개별적인 보강 부재를 분리시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
반도체 소자의 전극 단자는 와이어 본딩에 의해 회로 패턴에 전기적으로 접속될 수 있다.
필름 기판은 회로 패턴의 선단부가 리드부로서 개구 내로 연장하도록 되어 있게 된다.
보강 프레임은 프레임 기층과, 프레임 기층에 의해 매달려 있는 복수의 보강 부재를 포함하여도 좋다. 보강 프레임은 금속 보강 프레임이어도 좋다.
본 발명의 또 다른 면에 의하면, 서로 연속적이고 일체적으로 접속된 복수의 필름 기판을 갖는 필름 기판 테이프로부터 개별적인 필름 기판을 분리시키는 단계 - 필름 기판의 각각은 제 1 및 제 2 표면을 갖는 기층 필름과, 제 1 표면 상에 형성된 회로 패턴과, 제 2 표면 상에 형성된 장착부를 포함하고 있으며, 장착부는 비아(via)에 의해 상기 회로 패턴에 접속된 접속 단자를 구비함 - 와, 서로 연속적이고 일체적으로 접속된 복수의 보강 부재를 갖는 보강 프레임의 각각의 보강 부재에 개별적인 필름 기판을 접착시키는 단계 - 보강 부재의 각각은 반도체 소자를 수용하기 위한 수용 홀을 갖고 있어서 장착부는 수용 홀 내에 노출됨 - 와, 반도체 소자의 전극 단자를 접속 단자에 전기적으로 플립 칩 접속함으로써 필름 기판 상에 상기 반도체 소자를 장착시키는 단계와, 보강 프레임으로부터 개별적인 보강 부재를 분리시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 1은 복수의 필름 기판(12)이 연속적으로 일체적으로 배치되는 필름 기판 테이프(122)의 설명도로, 복수의 필름 기판(12)은 각각 반도체 칩(10)의 전극 단자 형성면에 접착된다. 소정 간격으로 필름 기판 테이프(122)를 섹션으로 분할하면서 필름 기판 테이프(122) 상에 형성된 필름 기판(12)은 상술한 종래 기술의 필름 기판(12)과 같은 구조를 갖는다. 즉, 회로 패턴(16)은 반도체 칩(10)을 장착하기 위한 기층 필름(14)의 한 측면에 형성되지만, 장착 영역은 기층 필름(14)의 다른 측면 상에 정의된다. 슬릿형 개구(15)는 와이어 본딩을 위해 구비되며, 랜드(16a)는 외부 접속 단자와 접속하기 위해 구비된다. 필름 기판(12)의 표면은 예를 들어, 랜드(16a) 또는 본딩부(22) 등의 노출되는 부분을 제외하고는, 땜납 리지스트 등으로 된 보호층으로 덮인다.
필름 기판 테이프(122)를 제조할 때, 먼저 한 측면에 구리 포일(foil)로 덮인 기층 필름(14)으로 된 길이가 긴 테이프를 펀칭하여 스프로켓(sprocket) 홀(124)을 형성한다. 그 후, 감광성 리지스트를 구리 포일의 표면 상에 코팅하고, 본딩부(22)와 랜드(16a)를 포함하는 소정의 회로 패턴(16)에 따라서 노광 및 현상되는 리지스트층을 형성하고, 다음에 구리 포일 에칭용 마스크로 사용되는 리지스트 패턴을 형성하여 회로 패턴(16)을 형성한다. 리지스트 패턴이 제거된 후에, 회로 패턴(16)이 형성되는 기층 필름(14)의 표면을 본딩부 등의 외부로 노출되는 부분을 제외하고는 땜납 리지스트 등의 보호층으로 코팅하며, 그 후 보호층은 금 등으로 피복한다. 마지막으로, 접착층은 기층 필름(14)의 다른 표면 상에 구비되며, 개구(15)는 천공 공정에 의해 필름 기판 테이프(122)에 형성된다.
도 2는 필름 기판(12)에 접착되는 보강 프레임(40)을 설명한다. 보강 프레임(40)은 필름 기판(12)과 필름 기판(12) 상에 장착되는 반도체 칩(10)을 지지하는 캐리어 프레임으로서 사용되며, 또한 필름 기판(12)을 강화시키는 보강 부재(32)를 갖는 반도체 장치를 제공한다.
즉, 보강 프레임(40)은 보강 부재(32)와 동일한 재료로 형성되며, 반도체 장치용 보강 부재(32)의 형태에 따라서 각각 기다란 직사각형 형태를 갖는 보강 부재(42)가 서로 연속적으로 정렬된 기다란 직사각형 형태를 갖는다. 각각의 보강 부재(42)는 반도체 칩(10)을 수용하는 수용 홀(44)을 갖는다.
상술한 보강 프레임(40)은 보강 부재(42)가 연속적으로 정렬된 형태를 갖도록 압착에 의해 스테인리스 강철 박판으로 형성된다. 상술한 실시예에서, 보강 부재(42)는 프레임으로부터 보강 부재(42)의 절단 및 분리를 향상시키기 위하여, 보강 부재(42)의 모퉁이만 프레임에 매달려 있다. 물론, 보강 부재(42)의 모퉁이에 의해 매다는 대신에, 보강 부재(42)를 각 측면의 중앙 영역에 의해 매달 수 있 다. 또한, 스테인리스 시트 내에 반도체 칩(10)을 수용하는 수용 홀(44)만을 제공할 수도 있고, 이 수용 홀(44)은 그 후 보강 부재(32)의 외형을 따라 펀칭되어 개별적인 반도체 장치로 된다.
도 3은 필름 기판 테이프(122)로부터 개별적으로 분리된 필름 기판(12)이 접착되는 보강 프레임(40)을 나타낸다. B는 필름 기판(12)이 접착된 영역을 나타내고, C는 필름 기판(12)이 접착되지 않은 영역을 나타낸다. 개별적인 필름 기판(12)이 보강 프레임(40)에 접착되면, 필름 기판(12)은 흡입 등으로 잡혀진 상태에서, 먼저 필름 기판 테이프(122)로부터 절단되고, 그 후 보강 프레임(40)의 보강 부재(42)로 강화된다. 필름 기판(12) 상에 접착층(18)(도 4 참조)을 미리 구비하는 대신에, 접착층(18)은 미리 보강 프레임(40) 상에 형성된 다음 필름 기판(12)에 접착되어도 좋다. 접착층(18)은 보강 부재(42) 영역에만 또는 보강 프레임(40) 전체에 걸쳐 구비되어도 좋다.
도 4는 도 3의 P-P'선을 따라 취한 측단면도이다. 각각 반도체 칩(10)을 수용하는 수용 홀(44)을 갖는 보강 부재(42)는 일정 피치(pitch)로 연속적으로 정렬된다. 보강 부재(42)의 일 측면 상에 개별적인 필름 기판(12)이 접착된다. 개구(15)는 보강 부재(42)에 접착된 필름 기판(12)의 가로 방향의 중앙 영역에 구비된다. 회로 패턴의 본딩부(22)는 외부 접속 단자에 접속되는 개구(15)의 가장자리를 따라서 배치되며, 랜드(16a)는 본딩부(22)의 외부에 형성된다.
필름 기판(12)이 각각의 보강 부재(42)에 접착된 후에, 반도체 칩(10)은 수용 홀(44) 내로 수용되어 필름 기판(12)에 본딩된다.
도 5는 반도체 칩(10)을 지니는 필름 기판(12)의 측단면도이다. 반도체 칩(10)은 필름 기판(12)에 의해 지지되며, 필름 기판(12)의 저면 상에 구비된 접착층(18)을 통하여 필름 기판(12)에 접착된다. 이 도면에서는 설명의 편의상 보강 프레임(40) 중 단 하나의 보강 부재(42)에 대해서만 설명하였지만, 반도체 칩(10)은 보강 프레임(40)의 모든 보강 부재(42)에 연속적으로 접착된다. 참조 번호 23은 예를 들어 땜납 리지스트의 보호 필름을 나타낸다.
도 6에 나타낸 바와 같이, 반도체 칩(10)이 장착된 후에, 반도체 칩(10)의 전극 단자(20)는 필름 기판(12)의 본딩부(22)에 와이어 본딩되고, 그 후 전극 단자(20), 본딩부(22) 및 본딩 와이어(42)가 수지로 차폐된다.
마지막으로, 도 7에 나타낸 바와 같이, 땝납 볼 등의 외부 접속 단자가 랜드부(16a)에 부착된다.
이리하여, 반도체 장치는 보강 프레임(40)의 모든 섹션에 형성되고, 각각의 섹션 내의 각각의 보강 부재(42)를 서로 분리함으로써 단일 개체로 분할된다. 생성되는 반도체 장치는 도 14에 나타낸 바와 같은 구조를 갖는다.
반도체 칩(10)의 외부 주변 영역 내의 필름 기판(12)은 본 실시예의 공정에 따른 보강 프레임(40) 내에 형성된 보강 부재(42)에 의해 지지되기 때문에, 캐리어 프레임 및 보강 부재(32)로서 기능하는 보강 프레임(40)이 사용될 경우, 반도체 장치의 제조가 향상된다.
본 발명에 의한 제조 방법에서는 제조 라인을 따라 필름 기판 테이프(122)를 지지하고 운송하는데만 전용으로 사용되는 캐리어 프레임을 제거함으로써, 제조 방법이 단순화되고 쓸모없는 것이 줄어들어 제조 비용을 효과적으로 줄일 수 있다.
필름 기판 테이프(122)는 개별적인 필름 기판(12)을 보강 프레임(40)으로 운송하기 위해서만 디자인되어도 좋다. 만약 필름 기판 테이프가 가능한 한 많은 수의 필름 기판(12)을 얻도록 디자인된다면, 폴리이미드 등의 기층 필름을 형성하기 위한 재료를 효과적으로 줄일 수 있어 필름 기판(12)을 효과적으로 제조할 수 있다.
수지질 재료보다 더 싼 스테인리스 강철 등의 금속 재료가 보강 프레임(40)을 형성하는데 사용될 수 있기 때문에, 수송 가동성을 향상시킬 뿐 아니라 캐리어 프레임용으로 충분한 힘을 유지하면서 제조 비용을 줄일 수 있다.
이러한 점에서, 보강 프레임(40)을 형성하기 위해 수지 재료가 사용되어도 좋다. 필름 기판(12)을 사용하는데 사용된 것과 같은 수지질 재료가 사용되면, 필름 기판(12)과 보강 부재(32)의 열 팽창 계수가 서로 동일하여 생성 반도체 장치의 신뢰도를 향상시킬 수 있다. 내열성 수지질 재료가 사용되면, 열적 신뢰도가 있는 반도체 장치를 얻을 수 있다.
도 7 및 도 8은 상술한 반도체 장치의 제조 방법과 유사한 방법에 의해 제조한 반도체 장치의 다른 실시예를 설명한다.
도 7에 나타낸 반도체 장치에서, 기층 필름(14)의 한 측면에는 회로 패턴(16)이 구비되고 다른 측면에는 접지층 또는 전원층으로 사용된 도전층(17)이 구비된 필름 기판(12)이 사용된다. 보강 부재(32)와 반도체 칩(10)은 접착층(18)을 개재하여 필름 기판(12)에 본딩된다. 참조 번호 16a는 랜드를 나타내고, 22는 본딩부를 나타낸다. 랜드(16a) 또는 본딩부(22)를 포함하는 회로 패턴(16)과 도전층(17)간의 전기 접속은 기층 필름(14)을 관통하는 비아(17a)에 의해 이루어진다.
본딩부(22)와 랜드(16a)는 독립적으로 형성되어 각각의 비아(17a)에 의해 각각 도전층(17)에 접속되어도 좋다. 또는 본딩부(22)와 랜드(16a)를 전기적으로 접속하는 회로 패턴(16)이 형성되고, 그 후 회로 패턴(16)의 적절한 위치가 비아(17a)에 의해 도전층(17)에 접속되어도 좋다.
필름 기판(12)이 보강 프레임(40)에 본딩되고 반도체 칩(10)이 필름 기판(12)에 접착된 후, 전극 단자(20)가 본딩부(22)에 와이어 본딩되고, 전극 단자(20)와 본딩부(22)가 수지로 차폐된 후, 외부 접속 단자(26)가 랜드(16a)에 본딩된다. 마지막으로, 도 7에 나타낸 반도체 장치가 보강 프레임(40)으로부터 개별적으로 분리된다.
도 8에 나타낸 반도체 장치에서는, 반도체 칩(10)의 전극 단자(20)가 구비된 영역에 대응한 위치에 개구를 갖는 기층 필름(14)을 갖는 필름 기판(12)이 사용된다. 회로 패턴(16)의 리드(16b)는 개구 속으로 뻗는다. 보강 부재(32)와 반도체 칩(10)은 접착층(18)을 개재하여 필름 기판(12)에 본딩된다. 도 8a에서, 필름 기판(12)은 회로 패턴(16)을 갖는 기층 필름(14)의 외면 상에 구비된다. 반도체 칩(10)과 필름 기판(12)는 접착층(18)으로 기층 필름(14)에 접착된다. 도 8b에서, 필름 기판(12)은 회로 패턴(16)을 갖는 기층 필름(14)의 내면 상에 구비된다. 반도체 칩(10)과 보강 부재(32)는 접착층(18)을 개재하여 기층 필름(14)의 내면을 덮는 충격 흡수층(19)에 접착된다. 이러한 점에서, 도 8b에 나타낸 실시예는, 충 격 흡수층(19)이 제거되고 반도체 칩(10)과 보강 부재(32)가 절연 접착층(18)을 개재하여 필름 기판(12)에 접착되도록 수정되어도 좋다.
리드(16b)는 전극 단자(20)와 정렬하도록 배치되고, 각각의 리드(16b)는 전극 단자(20)의 첨단을 반도체 칩(10)의 전극 단자 형성면을 향하여 구부림으로써 각각의 전극 단자(20)에 본딩 도구로 와이어 본딩되어 전기적으로 접속되어도 좋다.
필름 기판(12)이 보강 프레임(40)에 접착되고 반도체 칩(10)이 본딩된 후, 상술한 바와 같이 리드(16b)가 전극 단자(20)에 접착되고, 전극 단자(20)와 리드(16b)가 수지로 차폐되고, 외부 접속 단자(26)가 랜드(16a)에 본딩된다. 마지막으로, 개별적인 반도체는 보강 프레임(40)으로부터 분리되어 도 8a 및 도 8b에 나타낸 반도체 장치로 된다.
상기 실시예에 의한 반도체 장치에서 사용된 반도체 칩(10)은 전극 단자 형성면의 중앙 영역에 배치되고, 도 9에 나타낸 실시예에서 사용된 반도체 칩(10)은 전극 단자 형성면의 주변 영역에 배치된 전극 단자(20)를 갖는다. 전극 단자(20)는 와이어 본딩에 의해 반도체 칩(10)의 주변 영역 내의 필름 기판(12)의 회로 패턴에 전기적으로 접속되고, 전극 단자(20), 본딩 와이어 및 본딩부는 차폐 수지(28)로 차폐된다. 또한 이러한 반도체 장치는 필름 기판 테이프(122)와 보강 프레임(40)이 반도체 칩(10)에 따른 형태로 제조되고, 보강 프레임(40)이 캐리어 프레임으로 사용된 상술한 바와 유사한 방법으로 제조되어도 좋다.
도 10은 반도체 칩(10)이 플립 칩 본딩에 의해 필름 기판(12)에 장착된 반도 체 장치의 또 다른 실시예를 설명한다. 필름 기판(12)의 기층 필름(14)의 일 표면에 회로 패턴(16)이 구비되고, 반도체 칩(10) 장착면이 되는 다른 표면에, 반도체 칩(10)의 전극 단자 형성면 상에 형성된 접속 범프(20a)에 본딩되는 접속 단자(50)가 구비된다. 접속 단자(50) 및 회로 패턴(16)은 두께 방향으로 기층 필름(14)을 관통하여 구비된 도전성 비아(52)로 서로 전기적으로 접속된다. 참조 번호 32는 반도체 칩(10)의 외부 주변 영역 내의 필름 기판(12)을 지지하는 보강 부재를 나타낸다.
본 실시예에 의하면, 필름 기판 테이프(122)로부터 절단된 필름 기판(12)은 보강 프레임(40)에 접착되고, 반도체 칩(10)은 필름 기판(12)의 접속 단자(50)를 범프(20a)로 정렬하면서 필름 기판(12)에 본딩된다. 반도체 칩(10)이 장착된 후, 반도체 칩(10)의 전극 단자 형성면이 포팅(potting)법에 의해 차폐 수지(28)로 차폐된다.
마지막으로, 외부 접속 단자(26)는 회로 패턴(16) 내에 구비된 랜드에 본딩되고, 보강 부재(32)는 보강 프레임(40)으로부터 절단되어 개별적인 반도체 장치로 된다.
이러한 점에서, 상술한 실시예에 의하면, 보강 부재(32)가 절단되어 개별적인 반도체 장치가 얻어진 후에, 땜납 볼 등의 외부 접속 단자가 본딩되어도 좋다. 또는 접속 단자가 반도체 장치가 장착되는 회로판 상에 이미 구비되어 있을 경우, 외부 접속 단자가 제거되어도 좋다.
상술한 바와 같이, 본 발명의 반도체 장치 제조 방법에 의하면, 반도체 칩의 전극 단자 형성면 상에 필름 기판이 접착되고 보강 부재로 보강됨으로써, 반도체 소자의 제조 방법을 단순화하여 제조 비용을 효과적으로 줄일 수 있다. 또한, 보강 프레임으로서 금속 프레임을 사용함으로써, 가동성을 개선하여 신뢰성이 있는 반도체 장치를 얻을 수 있다.

Claims (11)

  1. 서로 연속적이고 일체적으로 접속된 복수의 필름 기판을 갖는 필름 기판 테이프로부터 개별적인 필름 기판을 분리시키는 단계 - 상기 필름 기판의 각각은 제 1 및 제 2 표면을 갖는 기층 필름과, 상기 제 1 표면 상에 형성되는 회로 패턴과, 상기 제 2 표면 상에 형성되는 반도체 소자 장착부를 포함하고 있으며, 상기 기층 필름은 반도체 소자가 장착될 때 상기 반도체 소자의 전극 단자가 노출되는 개구를 가짐 - 와,
    상기 개별적인 필름 기판을, 반도체 소자를 수용하기 위한 수용 홀을 갖는 보강 부재가 서로 연속적이고 일체적으로 복수개 접속된 보강 프레임의 각각의 보강 부재에, 상기 수용 홀 내에 상기 반도체 소자 장착부가 노출되고, 필름 기판의 외부 주변 영역이 보강 부재에 의해 지지되도록 접착시키는 단계 - 상기 개구는 상기 수용 홀과 연통되며, 상기 수용 홀의 벽과 상기 반도체 소자 장착부에 의해 상기 반도체 소자가 장착되는 공동(cavity)이 한정됨 - 와,
    상기 반도체 소자의 전극 단자가 상기 개구 내에 노출되도록 상기 반도체 소자의 전극 단자 형성면을 상기 장착부에 접착함으로써 상기 필름 기판의 반도체 소자 장착부 상에 상기 반도체 소자를 장착시키는 단계와,
    상기 개구 내에 노출된 상기 전극 단자를 상기 회로 패턴에 전기적으로 접속시키는 단계와,
    상기 개구를 수지로 밀봉시키는 단계와,
    상기 보강 프레임으로부터 상기 개별적인 보강 부재를 분리시켜, 반도체 소자의 전극 단자 형성면과 상기 보강 부재 양쪽에 상기 필름 기판이 접착되어 지지된 반도체 장치를 얻는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 소자의 상기 전극 단자는 와이어 본딩에 의해 상기 회로 패턴에 전기적으로 접속되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 필름 기판은 상기 회로 패턴의 선단부가 리드 부(lead portion)로서 상기 개구 내로 연장하도록 되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 보강 프레임은 프레임 기층과, 상기 프레임 기층에 의해 매달려 있는 상기 복수의 보강 부재를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 보강 프레임은 금속성의 보강 프레임인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 서로 연속적이고 일체적으로 접속된 복수의 필름 기판을 갖는 필름 기판 테이프로부터 개별적인 필름 기판을 분리시키는 단계 - 상기 필름 기판의 각각은 제 1 및 제 2 표면을 갖는 기층 필름과, 상기 제 1 표면 상에 형성된 회로 패턴과, 상기 제 2 표면 상에 형성된 장착부를 포함하고 있으며, 상기 장착부는 비아에 의해 상기 회로 패턴에 접속된 접속 단자를 구비함 - 와,
    상기 개별적인 필름 기판을, 반도체 소자를 수용하기 위한 수용 홀을 갖는 보강 부재가 서로 연속적이고 일체적으로 복수개 접속된 보강 프레임의 각각의 보강 부재에, 상기 수용 홀 내에 상기 반도체 소자 장착부가 노출되고, 필름 기판의 외부 주변 영역이 보강 부재에 의해 지지되도록 접착시키는 단계 - 상기 수용 홀의 벽과 상기 장착부에 의해 반도체 소자가 장착되는 공동이 한정됨 - 와,
    상기 반도체 소자의 상기 전극 단자를 상기 접속 단자에 전기적으로 플립 칩 접속함으로써 상기 필름 기판 상에 상기 반도체 소자를 장착시키는 단계와,
    상기 보강 프레임으로부터 상기 개별적인 보강 부재를 분리시켜, 반도체 소자의 전극 단자 형성면과 상기 보강 부재 양쪽에 상기 필름 기판이 접착되어 지지된 반도체 장치를 얻는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 반도체 소자가 상기 필름 기판 상에 장착된 후에 수지로 상기 수용 홀을 밀봉하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 보강 프레임은 프레임 기층과, 상기 프레임 기층에 의해 매달려 있는 상기 복수의 보강 부재를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 보강 프레임은 금속성의 보강 프레임인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 복수의 보강 부재를 포함하는 보강 프레임의 각각의 보강 부재에 필름 기판을 접착시키는 단계와,
    상기 필름 기판의 각각에 상기 반도체 장치의 반도체 소자를 장착시키는 단계와,
    상기 보강 프레임으로부터 상기 보강 부재를 분리시키는 단계를 포함하는 것을 특징으로 하는 복수의 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 반도체 장치가 상기 보강 부재를 포함하는 것을 특징으로 하는 복수의 반도체 장치의 제조 방법.
KR1019990042809A 1998-10-07 1999-10-05 필름 기판을 사용한 반도체 장치 제조 방법 KR100658120B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP98-285088 1998-10-07
JP28508898 1998-10-07
JP01273799A JP3301985B2 (ja) 1998-10-07 1999-01-21 半導体装置の製造方法
JP99-012737 1999-01-21

Publications (2)

Publication Number Publication Date
KR20000028840A KR20000028840A (ko) 2000-05-25
KR100658120B1 true KR100658120B1 (ko) 2006-12-14

Family

ID=26348391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042809A KR100658120B1 (ko) 1998-10-07 1999-10-05 필름 기판을 사용한 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US6444494B1 (ko)
EP (1) EP0993042A3 (ko)
JP (1) JP3301985B2 (ko)
KR (1) KR100658120B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US20030198032A1 (en) * 2002-04-23 2003-10-23 Paul Collander Integrated circuit assembly and method for making same
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
JP5671681B2 (ja) 2009-03-05 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 積層型半導体装置
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
KR101630394B1 (ko) * 2010-03-08 2016-06-24 삼성전자주식회사 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
CN101819960B (zh) * 2010-05-07 2012-04-18 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
JP7516242B2 (ja) * 2020-12-25 2024-07-16 新光電気工業株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064952A (ja) * 1996-07-15 1998-03-06 Samsung Electron Co Ltd チップスケールパッケージの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP2666789B2 (ja) * 1995-10-31 1997-10-22 日本電気株式会社 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
JP3287250B2 (ja) * 1997-01-17 2002-06-04 日立電線株式会社 半導体装置の製造方法
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
JP3588801B2 (ja) * 1998-01-12 2004-11-17 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064952A (ja) * 1996-07-15 1998-03-06 Samsung Electron Co Ltd チップスケールパッケージの製造方法

Also Published As

Publication number Publication date
EP0993042A2 (en) 2000-04-12
JP2000183211A (ja) 2000-06-30
JP3301985B2 (ja) 2002-07-15
KR20000028840A (ko) 2000-05-25
US6444494B1 (en) 2002-09-03
EP0993042A3 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
US6246114B1 (en) Semiconductor device and resin film
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20050051882A1 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
EP1137066A2 (en) Semiconductor device and process of production of same
KR100645415B1 (ko) 반도체장치및그제조방법
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
EP1189273A2 (en) Semiconductor device and production process
US6677219B2 (en) Method of forming a ball grid array package
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2005286057A (ja) 回路装置およびその製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US6320250B1 (en) Semiconductor package and process for manufacturing the same
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JPH09326450A (ja) 半導体装置およびその製造方法
KR20030075385A (ko) 칩 패키지 및 그 제조방법
JPH09330994A (ja) 半導体装置
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JPH10154768A (ja) 半導体装置及びその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
JP2626081B2 (ja) フィルムキャリヤ半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee