JP2000183211A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000183211A
JP2000183211A JP11012737A JP1273799A JP2000183211A JP 2000183211 A JP2000183211 A JP 2000183211A JP 11012737 A JP11012737 A JP 11012737A JP 1273799 A JP1273799 A JP 1273799A JP 2000183211 A JP2000183211 A JP 2000183211A
Authority
JP
Japan
Prior art keywords
semiconductor element
film substrate
semiconductor device
film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11012737A
Other languages
English (en)
Other versions
JP3301985B2 (ja
Inventor
Shigeji Muramatsu
茂次 村松
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP01273799A priority Critical patent/JP3301985B2/ja
Priority to KR1019990042809A priority patent/KR100658120B1/ko
Priority to US09/412,976 priority patent/US6444494B1/en
Priority to EP99307877A priority patent/EP0993042A3/en
Publication of JP2000183211A publication Critical patent/JP2000183211A/ja
Application granted granted Critical
Publication of JP3301985B2 publication Critical patent/JP3301985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フィルム基板を支持する補強体を有する半導
体装置の製造工程を簡略化し、半導体装置の製造コスト
を削減する。 【解決手段】 ベースフィルムの一方の面に配線パター
ン１６が形成され、ベースの一方の面もしくは他方の面
に半導体素子の電極端子形成面を接合する搭載部が形成
されるとともに、半導体素子を搭載した際に半導体素子
の電極端子が露出する開口部１５が設けられたフィルム
基板１２が複数個連設されてなるフィルム基板テープか
ら、各々のフィルム基板１２を個片に分離し、個片に分
離したフィルム基板を、半導体素子を収納する収納穴４
４を有する補強体４２が複数個連設されてなる補強体フ
レーム４０の各々の補強体４２に位置合わせして接着
し、半導体素子の電極端子形成面を前記収納穴内に露出
する前記搭載部に接着することにより半導体素子を前記
フィルム基板１２に支持し、半導体素子の電極端子と前
記配線パターンとを電気的に接続し、開口部を樹脂封止
した後、補強体フレームから各々の補強体を個片に分離
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には半導体素子の電極端子形成面に
フィルム基板を接着して形成する半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】図１１は半導体素子１０の電極端子形成
面にフィルム基板１２を接着して形成したいわゆるチッ
プサイズパッケージの構成例を示す。フィルム基板１２
は電気的絶縁性を有するポリイミド等のベースフィルム
１４の一方の面にランド部を有する配線パターン１６を
形成して成るもので、ベースフィルムの他方の面に形成
された接着剤層１８により半導体素子１０の電極端子形
成面に接着されている。図示例の半導体装置は電極端子
形成面の略中央位置で長手方向に向けて２列に電極端子
２０が形成された半導体素子１０を搭載したもので、フ
ィルム基板１２の中央にワイヤボンディング用の開口部
が形成され、開口部で電極端子２０と配線パターン１６
のボンディング部２２とがボンディングワイヤ２４によ
って接続されている。２６が配線パターン１６のランド
部に接合された外部接続端子、２８がボンディング部を
封止する封止樹脂である。
【０００３】ところで、半導体素子１０はウエハからの
取れ数を多くするためますます小型化する傾向にある一
方、実装基板及びはんだボール等の外部接続端子では従
来の実装方法を踏襲していることから、小型化した半導
体素子１０の電極端子形成面内で外部接続端子を配列す
るといったことがスペース的に困難となり、図１２に示
すように、半導体素子１０が小型になる一方、外部接続
端子を配置するフィルム基板１２が半導体素子１０より
も大きくなるといったことが生じている。このようにフ
ィルム基板１２よりも半導体素子１０が小さい場合に
は、フィルム基板１２に設けられた半導体素子の搭載部
の周縁部（図のＡ部分）が半導体素子１０によって支持
されなくなるから、何らかの方法によりフィルム基板１
２の周縁部を補強する必要が生じる。
【０００４】図１３は、フィルム基板１２にくらべて半
導体素子１０の寸法が小さい場合の従来の製造方法を示
す。図１３(a) はフィルム基板が複数個連設された長尺
状のフィルム基板テープから短冊状に切断したフィルム
基板テープ１２０を示す。フィルム基板テープ１２０に
は半導体素子１０を搭載する区分に区画して同一のパタ
ーンで配線パターン１６が設けられている。各区画の中
央部にはボンディング用の開口部１５が長手方向に設け
られる。図１３(b) は素子付け、ワイヤボンディング、
封止等の各作業が確実に行えるようにキャリアフレーム
３０にフィルム基板テープ１２０を固定した状態であ
る。キャリアフレーム３０は金属板等で枠状に形成した
もので、フィルム基板テープ１２０の周縁部を支持す
る。
【０００５】次に、半導体素子１０が接着される側のフ
ィルム基板１２面側（配線パターンが形成された面と反
対側の面）の周縁部を補強する補強体３２を各区画ごと
に接着する（図１３(c))。補強体３２はフィルム基板１
２の外形形状と半導体素子１０の大きさに合わせて枠状
に形成したものである。補強体３２にはポリイミドテー
プ等の保形性の高い樹脂材あるいは金属薄板等が使用さ
れる。補強体３２はフィルム基板テープ１２０およびキ
ャリアフレーム３０とは別体に形成したもので、フィル
ム基板テープ１２０に設けた接着剤層１８によって各々
接着していく。
【０００６】フィルム基板テープ１２０の各々のフィル
ム基板１２に補強体３２を接着した後、半導体素子１０
を接着する。その後、フィルム基板１２の開口部で配線
パターン１６のボンディング部２２と半導体素子の電極
端子２０とをワイヤボンディングし、ボンディング部２
２等の露出部分を樹脂封止し、外部接続端子を配線パタ
ーンのランド部に接合した後、フィルム基板テープ１２
０から個々のフィルム基板１２を区画ごとに切断して個
片の半導体装置を得る。図１４(a) 、(b) は得られた半
導体装置の断面図および底面図である。フィルム基板１
２で半導体素子１０を搭載した面の外周縁側が補強体３
２によって補強されている。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、キャリアフレーム３０にフィルム基
板テープ１２０を支持し、さらにフィルム基板テープ１
２０に補強体３２を貼付する工程によっている。この製
造工程はフィルム基板テープ１２０とキャリアフレーム
３０と補強体３２とを組み合わせて半導体装置を形成し
ていくから、材料費がかかり、工程が複雑になるという
問題があった。本発明は従来の半導体装置の製造工程を
変えることによって半導体装置の製造工程を簡略化して
製造コストを削減し、かつ、これによって半導体装置の
良品を容易に製造することができる半導体装置の製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、ベースフィ
ルムの一方の面に半導体素子と電気的に接続するための
配線パターンが形成され、ベースフィルムの一方の面も
しくは他方の面に半導体素子の電極端子形成面を接合す
る半導体素子の搭載部が形成されると共に、半導体素子
を搭載した際に半導体素子の電極端子が露出する開口部
がベースフィルムに設けられたフィルム基板が複数個連
設されてなるフィルム基板テープから、各々のフィルム
基板を個片に分離し、該個片に分離したフィルム基板
を、半導体素子を収納する収納穴を有する補強体が複数
個連設されてなる補強体フレームの各々の補強体に、前
記半導体素子の搭載部が前記収納穴内に露出するように
位置合わせして接着し、半導体素子の電極端子形成面を
前記収納穴内に露出する前記半導体素子の搭載部に接着
することにより半導体素子を前記フィルム基板に支持
し、前記開口部に露出する半導体素子の電極端子と前記
配線パターンとを電気的に接続し、前記開口部を樹脂封
止した後、前記補強体フレームから各々の補強体を個片
に分離することを特徴とする。また、前記半導体素子の
電極端子と前記配線パターンとをワイヤボンディングに
より電気的に接続することを特徴とする。また、前記フ
ィルム基板テープとして、配線パターンの先端部が前記
開口部に延出するリード部に形成されたフィルム基板が
複数個連接されたものを用いることを特徴とする。
【０００９】また、ベースフィルムの一方の面に半導体
素子と電気的に接続するための配線パターンが形成さ
れ、他方の面に、前記配線パターンとビアを介して電気
的に接続されると共に、半導体素子の電極端子とフリッ
プチップ接続される接続端子を有する半導体素子の搭載
部が形成されたフィルム基板が複数個連設されてなるフ
ィルム基板テープから、各々のフィルム基板を個片に分
離し、該個片に分離したフィルム基板を、半導体素子を
収納する収納穴を有する補強体が複数個連設されてなる
補強体フレームの各々の補強体に、前記半導体素子の搭
載部が前記収納穴内に露出するように位置合わせして接
着し、半導体素子の電極端子を前記収納穴内に露出する
前記半導体素子の搭載部に形成された接続端子に接合す
ることにより半導体素子と前記配線パターンとを電気的
に接続し、前記収納穴を樹脂封止した後、前記補強体フ
レームから補強体を各々個片に分離することを特徴とす
る。また、前記補強体フレームとして、各々の補強体が
補強体フレームのフレームに吊持されているものを用い
ることを特徴とする。また、前記補強体フレームとし
て、金属製のフレームを用いることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１は半導体素子
１０の電極端子形成面に接着するフィルム基板１２を多
数個連設した形状に形成したフィルム基板テープ１２２
を示す。フィルム基板テープ１２２に所定間隔に区画し
て形成したフィルム基板１２の構成は前述した従来のフ
ィルム基板１２の構成と同様でベースフィルム１４の一
方の面に配線パターン１６が形成され、ベースフィルム
１４の他方の面に半導体素子１０を搭載する搭載部が設
けられている。１５がワイヤボンディング用にスリット
状に形成された開口部、１６ａは外部接続端子を接合す
るランド部である。フィルム基板１２の表面は、ランド
部１６ａおよびボンディング部２２等の露出部分を除い
てソルダーレジスト等の保護膜によって被覆されてい
る。
【００１１】フィルム基板テープ１２２を製造する場合
は、まず、ベースフィルム１４の片面に銅箔を被着した
長尺状のテープにパンチングによりスプロケットホール
を形成する。次に、銅箔の表面に感光性レジストを塗布
し、ボンディング部２２、ランド部１６ａ等の所要の配
線パターン１６にしたがってレジスト膜を露光、現像し
てレジストパターンを形成し、レジストパターンをマス
クとして銅箔をエッチングして配線パターン１６を形成
する。次に、レジストパターンを除去した後、ベースフ
ィルム１４の配線パターン１６を形成した面を、配線パ
ターン１６のボンディング部等の外部に露出させる部位
を除いてソルダーレジスト等の保護膜により被覆し、ボ
ンディング部等の外部に露出した部位に金めっき等の保
護めっきを施す。最後に、ベースフィルム１４の他方の
面に接着層を設け、孔加工により開口部１５を形成して
フィルム基板テープ１２２が得られる。
【００１２】一方、図２はフィルム基板１２を接着する
補強体フレーム４０を示す。補強体フレーム４０はフィ
ルム基板１２とフィルム基板１２に搭載する半導体素子
１０を支持するキャリアフレームとして機能すると同時
に、半導体装置における機能的な役割としてはフィルム
基板１２を支持する補強体３２となるものである。
【００１３】すなわち、補強体フレーム４０は補強体３
２として使用する材料と同一の材料を用いて短冊状のフ
レーム体に形成し、半導体装置の補強体３２の形状にあ
わせて矩形の枠状に形成した補強体４２を連設した形状
に形成される。各々の補強体４２には半導体素子１０を
収納する収納孔４４が形成されている。実施形態の補強
体フレーム４０はステンレスの薄板材をプレス加工して
補強体４２を連設した形状に形成した。図示例では補強
体４２はコーナー部のみでフレームに吊持する形状とし
ているが、これは補強体４２を容易にフレームから切断
して分離できるようにするためである。補強体４２をコ
ーナー部で吊持する形状とするかわりに、各辺の中間部
分を吊持する形状としてももちろんかまわない。また、
半導体素子１０を収納する収納穴４４のみを設け、補強
体３２の外形線を抜き落としながら個片の半導体装置を
得ることも可能である。
【００１４】図３は補強体フレーム４０に前記フィルム
基板テープ１２２から個片に分離したフィルム基板１２
を接着した状態を示す。Ｂ部分がフィルム基板１２を接
着した部位、Ｃ部分がフィルム基板１２が未接着の部位
である。補強体フレーム４０に個片のフィルム基板１２
を接着する際は、フィルム基板テープ１２２からフィル
ム基板１２を個片に切り出し、そのままフィルム基板１
２を吸着などにより保持して補強体フレーム４０の補強
体４２に位置合わせして接着していけばよい。フィルム
基板１２にあらかじめ接着剤層１８を設けておくかわり
に、補強体フレーム４０に接着剤層１８を設けておいて
フィルム基板１２を接着することも可能である。接着剤
層１８は補強体４２部分のみに設けてもよいし、補強フ
レーム４０の全体に設けてもよい。
【００１５】図４に図３のＰ−Ｐ’断面図を示す。半導
体素子１０を収納する収納穴４４が形成された補強体４
２が所定間隔をあけて連設され、補強体４２の一方の面
に個片のフィルム基板１２が接着されている。補強体４
２に接着されたフィルム基板１２の幅方向の中央には開
口部１５が設けられ、開口部１５の縁部に沿って配線パ
ターンのボンディング部２２が配置され、ボンディング
部２２の外側に外部接続端子を接合するランド部１６ａ
が形成されている。
【００１６】各々の補強体４２にフィルム基板１２を接
着した後、補強体４２の収納穴４４に収納するようにし
て半導体素子１０をフィルム基板１２に接着する。図５
に半導体素子１０をフィルム基板１２に接着した状態の
断面図を示す。半導体素子１０はフィルム基板１２の下
面に設けた接着剤層１８を介してフィルム基板１２に接
着して支持される。図では説明上、補強体フレーム４０
のうちの一つの補強体４２について示すが、補強体フレ
ーム４０のすべての補強体４２に順次半導体素子１０を
接着していく。２３はソルダーレジスト等の保護膜であ
る。
【００１７】半導体素子１０を搭載した後、半導体素子
１０の電極端子２０とフィルム基板１２のボンディング
部２２とをワイヤボンディングし、これらの電極端子２
０およびボンディング部２２、ボンディングワイヤ２４
を樹脂封止する。最後に、ランド部１６ａに外部接続端
子としてはんだボールを接合する。こうして、補強体フ
レーム４０の区画ごとに半導体装置が形成されるから、
補強体フレーム４０の区画ごとに補強体４２を個片に分
離することにより、単一の半導体装置が得られる。得ら
れた半導体装置は図１４に示すものと同一の構成とな
る。
【００１８】本実施形態の方法によって得られる半導体
装置は補強体フレーム４０に形成した補強体４２によっ
て半導体素子１０の外周領域のフィルム基板１２が支持
されるから、補強体３２として十分な機能を有する材料
を用いて補強体フレーム４０を作製することにより、キ
ャリアフレームと補強体３２とを兼ねながら半導体装置
を製造することができる。本発明に係る製造方法は、フ
ィルム基板テープ１２２を保持して各工程を搬送するた
めだけのキャリアフレームが不要になることから製造工
程が簡略化でき、材料費を削減できて製造コストを効果
的に下げることが可能となる。
【００１９】また、フィルム基板テープ１２２について
は、補強体フレーム４０に個片のフィルム基板１２を移
載できるように設計するだけでよいから、フィルム基板
１２の取れ数を多くすることによって、ベースフィルム
に使用するポリイミド等の材料費を効果的に削減して、
効率的にフィルム基板１２を形成することが可能にな
る。また、補強体フレーム４０にステンレス等の金属材
を使用すれば、金属材は樹脂フィルムにくらべて材料費
が安く経費節減を図ることができるという利点があり、
高強度を有することからキャリアフレームとして十分な
強度を有し搬送等の作業性が良好になるという利点があ
る。なお、補強体フレーム４０に樹脂材を使用すること
も可能である。樹脂材としてフィルム基板１２と同質の
材料を使用すればフィルム基板１２と補強体３２との熱
膨張係数をマッチングさせることができ、これによって
半導体装置の信頼性を向上させることができる。また、
所要の耐熱性を有する樹脂材を使用することによって熱
的な信頼性を有する半導体装置として提供することが可
能になる。
【００２０】図７、８は上述した半導体装置の製造方法
と同様な方法によって作製した半導体装置の他の実施形
態を示す。図７に示す半導体装置は、ベースフィルム１
４の一方の面に配線パターン１６が設けられ他方の面に
接地層あるいは電源層等として使用される導体層１７が
設けられたフィルム基板１２を使用し、接着剤層１８に
より補強体３２と半導体素子１０をフィルム基板１２に
接着したものである。１６ａはランド部、２２はボンデ
ィング部である。ランド部１６ａ、ボンディング部２２
等の配線パターン１６と導体層１７との電気的接続はベ
ースフィルム１４を貫通して設けたビア１７ａを介して
なされている。
【００２１】導体層１７と電気的に接続するボンディン
グ部２２とランド部１６ａについては、ボンディング部
２２とランド部１６ａを独立に形成てし各々ビア１７ａ
を介して導体層１７に接続するようにしても良いし、ボ
ンディング部２２とランド部１６ａとを電気的に接続し
た配線パターンに形成し、配線パターン１６の適宜個所
でビア１７ａを介して導体層１７に接続するようにして
も良い。補強体フレーム４０にフィルム基板１２を接着
し、半導体素子１０を接着した後、電極端子２０とボン
ディング部２２とをワイヤボンディングし、電極端子２
０およびボンディング部２２等を樹脂封止し、ランド部
１６ａに外部接続端子２６を接合する。最後に、補強体
フレーム４０から個片に半導体装置を分離することによ
って図７に示す半導体装置が得られる。
【００２２】図８に示す半導体装置は、半導体素子１０
の電極端子２０が配置された部位に対応して開口部が設
けられたベースフィルム１４の開口部内に配線パターン
１６の先端部をリード状に延出したリード部１６ｂを有
するフィルム基板１２を使用し、接着剤層１８により補
強体３２と半導体素子１０をフィルム基板１２に接着し
たものである。図８(a) に示すフィルム基板１２はベー
スフィルム１４の外面側に配線パターン１６を形成した
もので、接着剤層１８を介してベースフィルム１４に半
導体素子１０と補強体３２が接着されている。図８(b)
に示すフィルム基板１２はベースフィルム１４の内面
側、すなわちベースフィルム１４を外面側として配線パ
ターン１６が形成され、ベースフィルム１４の内面側に
被着された緩衝層１９に接着剤層１８を介して半導体素
子１０と補強体３２が接着されている。なお、図８(b)
の実施形態では緩衝層１９を設けずに電気的絶縁性を有
する接着剤層１８を介してフィルム基板１２に半導体素
子１０と補強体３２を接着する構成とすることも可能で
ある。
【００２３】リード部１６ｂは半導体素子１０の電極端
子２０の配置に位置合わせして形成されており、ボンデ
ィングツールを用いてリード部１６ｂを半導体素子１０
の電極端子形成面に向けて押し曲げるようにすると共
に、リード部１６ｂの先端部を電極端子２０にボンディ
ングすることにより、電極端子２０と配線パターン１６
とを電気的に接続することができる。補強体フレーム４
０にフィルム基板１２を接着し、半導体素子１０を接着
した後、上記のようにリード部１６ｂを電極端子２０に
ボンディングし、電極端子２０およびリード部１６ｂ等
を樹脂封止し、ランド部１６ａに外部接続端子２６を接
合する。最後に、補強体フレーム４０から個片に半導体
装置を分離することによって図８(a) 、(b) に示す半導
体装置を得ることができる。
【００２４】上記実施形態の半導体装置で用いられる半
導体素子１０は電極端子形成面の中央に電極端子２０を
配列しているが、図９は半導体素子１０の電極端子２０
が電極端子形成面の周縁部に設けられている場合の実施
形態である。半導体素子１０の外周縁部で電極端子２０
とフィルム基板１２の配線パターンとがワイヤボンディ
ングにより電気的に接続され、電極端子１２、ボンディ
ングワイヤ、ボンディング部が封止樹脂２８によって封
止されている。このような半導体装置を製造する場合
も、上記実施形態と同様に半導体素子１０の形状等に合
わせてフィルム基板テープ１２２と補強体フレーム４０
を作製し、補強体フレーム４０をキャリアフレームとし
て半導体装置を製造することができる。
【００２５】図１０は半導体装置のさらに他の例を示す
もので、フィルム基板１２に半導体素子１０をフリップ
チップ接続により搭載する例である。フィルム基板１２
のベースフィルム１４の一方の面には配線パターン１６
が設けられベースフィルム１４の他方の面に形成する半
導体素子１０の搭載部には半導体素子１０の電極端子形
成面に形成した接続用のバンプ２０ａと接合される接続
端子５０が設けられる。接続端子５０と配線パターン１
６とはベースフィルム１４を厚さ方向に貫通して設けら
れた導電性ビア５２を介して電気的に接続される。３２
は半導体素子１０の外周領域でフィルム基板１２を支持
する補強体である。
【００２６】本実施形態では、補強体フレーム４０にフ
ィルム基板テープ１２２から切り出しした上記のフィル
ム基板１２を接着し、フィルム基板１２の接続端子５０
とバンプ２０ａとを位置合わせしてフィルム基板１２に
半導体素子１０を接合する。半導体素子１０を搭載した
後、ポッティングにより半導体素子１０の電極端子形成
面を封止樹脂２８によって封止する。最後に配線パター
ン１６に設けたランド部に外部接続端子２６を接合し、
補強体フレーム４０から補強体３２を切り離すことによ
って個片の半導体装置を得ることができる。
【００２７】なお、上記各実施形態において、はんだボ
ールなどの外部接続端子は補強体３２を個々に切断し、
個々の半導体装置に分離した後に接合してもよいし、実
装基板側に接続端子が設けられているといった場合に
は、とくに外部接続端子を設けないことも可能である。
【００２８】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、半導体素子の電極端子形成面に
フィルム基板が接着され、補強体によりフィルム基板が
補強されてなる半導体装置の製造工程を簡略化すること
ができ、これによって半導体装置の製造コストを効果的
に削減することができる。また、補強体フレームとして
金属製のフレームを用いる等により作業性を改善するこ
とができ、信頼性の高い半導体装置として提供できる等
の著効を奏する。
【図面の簡単な説明】
【図１】半導体装置を製造する際に使用するフィルム基
板の実施形態を示す説明図である。
【図２】半導体装置を製造する際に使用する補強体フレ
ームの実施形態を示す説明図である。
【図３】補強体フレームに個片のフィルム基板を接着し
た状態を示す説明図である。
【図４】補強体フレームに個片のフィルム基板を接着し
た状態を示す断面図である。
【図５】フィルム基板に半導体素子を搭載した状態の断
面図である。
【図６】半導体素子とフィルム基板とを電気的に接続し
て樹脂封止した状態の断面図である。
【図７】ベースフィルムの両面に導体層を設けたフィル
ム基板を用いて形成した半導体装置の構成を示す断面図
である。
【図８】配線パターンの先端部をリード部としたフィル
ム基板を用いて形成した半導体装置の構成を示す断面図
である。
【図９】電極端子形成面の外周縁側でワイヤボンディン
グしてフィルム基板に半導体素子を搭載した半導体装置
の構成を示す断面図である。
【図１０】フリップチップ接続により半導体素子をフィ
ルム基板に搭載した半導体装置の構成を示す断面図であ
る。
【図１１】電極端子形成面にフィルム基板を接着して成
る半導体装置の従来の構成を示す断面図である。
【図１２】フィルム基板の外形寸法よりも小さな半導体
素子を搭載した半導体装置の断面図である。
【図１３】半導体装置の従来の製造工程を示す説明図で
ある。
【図１４】フィルム基板を補強体によって補強した半導
体装置の断面図および底面図である。
【符号の説明】
１０ 半導体素子 １２ フィルム基板 １４ ベースフィルム １５ 開口部 １６ 配線パターン １６ａ ランド部 １６ｂ リード部 １７ 導体層 １８ 接着剤層 １９ 緩衝層 ２０ 電極端子 ２２ ボンディング部 ２４ ボンディングワイヤ ２６ 外部接続端子 ２８ 封止樹脂 ３０ キャリアフレーム ３２ 補強体 ４０ 補強体フレーム ４２ 補強体 ４４ 収納穴 ５０ 接続部 ５２ ビア １２０、１２２ フィルム基板テープ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月２６日（２０００．１．２
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、ベースフィ
ルムの一方の面に半導体素子と電気的に接続するための
配線パターンが形成され、ベースフィルムの一方の面も
しくは他方の面に半導体素子の電極端子形成面を接合す
る半導体素子の搭載部が形成されると共に、半導体素子
を搭載した際に半導体素子の電極端子が露出する開口部
がベースフィルムに設けられたフィルム基板が複数個連
設されてなるフィルム基板テープから、各々のフィルム
基板を個片に分離し、該個片に分離したフィルム基板
を、半導体素子を収納する収納穴を有する補強体が複数
個連設されてなる補強体フレームの各々の補強体に、前
記半導体素子の搭載部が前記収納穴内に露出するように
位置合わせして接着し、半導体素子の電極端子形成面を
前記収納穴内に露出する前記半導体素子の搭載部に接着
することにより半導体素子を前記フィルム基板に支持
し、前記開口部に露出する半導体素子の電極端子と前記
配線パターンとを電気的に接続し、前記開口部を樹脂封
止した後、前記補強体フレームから各々の補強体を個片
に分離することを特徴とする。また、前記半導体素子の
電極端子と前記配線パターンとをワイヤボンディングに
より電気的に接続することを特徴とする。また、前記フ
ィルム基板テープとして、配線パターンの先端部が前記
開口部に延出するリード部に形成されたフィルム基板が
複数個連設されたものを用いることを特徴とする。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ベースフィルムの一方の面に半導体素子
    と電気的に接続するための配線パターンが形成され、ベ
    ースフィルムの一方の面もしくは他方の面に半導体素子
    の電極端子形成面を接合する半導体素子の搭載部が形成
    されると共に、半導体素子を搭載した際に半導体素子の
    電極端子が露出する開口部がベースフィルムに設けられ
    たフィルム基板が複数個連設されてなるフィルム基板テ
    ープから、各々のフィルム基板を個片に分離し、 該個片に分離したフィルム基板を、半導体素子を収納す
    る収納穴を有する補強体が複数個連設されてなる補強体
    フレームの各々の補強体に、前記半導体素子の搭載部が
    前記収納穴内に露出するように位置合わせして接着し、 半導体素子の電極端子形成面を前記収納穴内に露出する
    前記半導体素子の搭載部に接着することにより半導体素
    子を前記フィルム基板に支持し、 前記開口部に露出する半導体素子の電極端子と前記配線
    パターンとを電気的に接続し、 前記開口部を樹脂封止した後、 前記補強体フレームから各々の補強体を個片に分離する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記半導体素子の電極端子と前記配線パ
    ターンとをワイヤボンディングにより電気的に接続する
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 フィルム基板テープとして、配線パター
    ンの先端部が前記開口部に延出するリード部に形成され
    たフィルム基板が複数個連接されたものを用いることを
    特徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 ベースフィルムの一方の面に半導体素子
    と電気的に接続するための配線パターンが形成され、他
    方の面に、前記配線パターンとビアを介して電気的に接
    続されると共に、半導体素子の電極端子とフリップチッ
    プ接続される接続端子を有する半導体素子の搭載部が形
    成されたフィルム基板が複数個連設されてなるフィルム
    基板テープから、各々のフィルム基板を個片に分離し、 該個片に分離したフィルム基板を、半導体素子を収納す
    る収納穴を有する補強体が複数個連設されてなる補強体
    フレームの各々の補強体に、前記半導体素子の搭載部が
    前記収納穴内に露出するように位置合わせして接着し、 半導体素子の電極端子を前記収納穴内に露出する前記半
    導体素子の搭載部に形成された接続端子に接合すること
    により半導体素子と前記配線パターンとを電気的に接続
    し、 前記収納穴を樹脂封止した後、 前記補強体フレームから補強体を各々個片に分離するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記補強体フレームとして、各々の補強
    体が補強体フレームのフレームに吊持されているものを
    用いることを特徴とする請求項１、２、３または４記載
    の半導体装置の製造方法。
  6. 【請求項６】 前記補強体フレームとして、金属製のフ
    レームを用いることを特徴とする請求項１、２、３、４
    または５記載の半導体装置の製造方法。
JP01273799A 1998-10-07 1999-01-21 半導体装置の製造方法 Expired - Fee Related JP3301985B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01273799A JP3301985B2 (ja) 1998-10-07 1999-01-21 半導体装置の製造方法
KR1019990042809A KR100658120B1 (ko) 1998-10-07 1999-10-05 필름 기판을 사용한 반도체 장치 제조 방법
US09/412,976 US6444494B1 (en) 1998-10-07 1999-10-06 Process of packaging a semiconductor device with reinforced film substrate
EP99307877A EP0993042A3 (en) 1998-10-07 1999-10-06 Manufacturing a semiconductor device using a film substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28508898 1998-10-07
JP10-285088 1998-10-07
JP01273799A JP3301985B2 (ja) 1998-10-07 1999-01-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000183211A true JP2000183211A (ja) 2000-06-30
JP3301985B2 JP3301985B2 (ja) 2002-07-15

Family

ID=26348391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01273799A Expired - Fee Related JP3301985B2 (ja) 1998-10-07 1999-01-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6444494B1 (ja)
EP (1) EP0993042A3 (ja)
JP (1) JP3301985B2 (ja)
KR (1) KR100658120B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US20030198032A1 (en) * 2002-04-23 2003-10-23 Paul Collander Integrated circuit assembly and method for making same
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
JP5671681B2 (ja) 2009-03-05 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 積層型半導体装置
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
KR101630394B1 (ko) * 2010-03-08 2016-06-24 삼성전자주식회사 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
CN101819960B (zh) * 2010-05-07 2012-04-18 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
JP2022102611A (ja) * 2020-12-25 2022-07-07 新光電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP2666789B2 (ja) * 1995-10-31 1997-10-22 日本電気株式会社 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
KR0185570B1 (ko) * 1996-07-15 1999-03-20 김광호 칩 스케일 패키지의 제조 방법
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
JP3287250B2 (ja) 1997-01-17 2002-06-04 日立電線株式会社 半導体装置の製造方法
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
KR100395188B1 (ko) * 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기

Also Published As

Publication number Publication date
JP3301985B2 (ja) 2002-07-15
KR20000028840A (ko) 2000-05-25
KR100658120B1 (ko) 2006-12-14
EP0993042A3 (en) 2001-09-26
EP0993042A2 (en) 2000-04-12
US6444494B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US5843808A (en) Structure and method for automated assembly of a tab grid array package
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPS63249345A (ja) フレキシブル搭載基板
US6574858B1 (en) Method of manufacturing a chip package
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JPH1074795A (ja) 半導体装置およびその製造方法
JP3301985B2 (ja) 半導体装置の製造方法
JPH0697237A (ja) 半導体装置及びその製造方法
JPH10150072A (ja) 半導体装置および半導体装置用のリードフレーム
JPH0558657B2 (ja)
JPH05235091A (ja) フィルムキャリア半導体装置
JP2665914B2 (ja) 半導体装置及びその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH0451056B2 (ja)
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2777114B2 (ja) テープキャリア
JPH10303251A (ja) 半導体装置
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002093828A (ja) 半導体装置の製造方法
JP2002158309A (ja) 半導体装置およびその製造方法
JPH1174400A (ja) Ｂｇａ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees