JP3287250B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3287250B2
JP3287250B2 JP00639497A JP639497A JP3287250B2 JP 3287250 B2 JP3287250 B2 JP 3287250B2 JP 00639497 A JP00639497 A JP 00639497A JP 639497 A JP639497 A JP 639497A JP 3287250 B2 JP3287250 B2 JP 3287250B2
Authority
JP
Japan
Prior art keywords
ball
stiffener
terminal
mounting
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00639497A
Other languages
English (en)
Other versions
JPH10209224A (ja
Inventor
護 御田
村上  元
隆 佐藤
正治 新沢
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP00639497A priority Critical patent/JP3287250B2/ja
Publication of JPH10209224A publication Critical patent/JPH10209224A/ja
Application granted granted Critical
Publication of JP3287250B2 publication Critical patent/JP3287250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法およびTABテープに関し、TABテープを使用し
た半導体装置の製造に関する。
【0002】
【従来の技術】近年、配線基板として薄いテープを使用
するTape−BGA(Ball Grid Arra
y)が開発されている。
【0003】図8は、Tape−BGAの断面図であ
る。このTape−BGAでは、50μm程度の厚さの
ポリイミドフィルム6に、25μm程度の厚さの銅箔を
張り合わせたものを使用している。銅箔にケミカルエッ
チングなどで配線を形成し、且つ半導体素子1と接続す
るためのインナリード8を形成させる。一般に、このよ
うな技術はTAB(Tape Automated Bo
nding)テープ形成技術と呼ばれているものであ
る。インナリード8に半導体素子1を搭載後、半導体素
子1の周囲とインナリード8との間に封止樹脂3で封止
している。そして、次にポリイミドフィルム6は薄いた
め、そのままでは強度的に弱い。そこで、強度を持たせ
るためポリイミドフィルム6の上面にスティフナ7を張
り合わせている。最後に、ボール端子5をインナリード
8の下面に取り付けている。
【0004】
【発明が解決しようとする課題】このような構成によっ
て、配線基板が薄くなって小型化されるが、ポリイミド
樹脂の吸水性が高い(通常、飽和吸水率は3%であり、
プラスチックの中では非常に高い部類に属する。)ため
に、ボール端子5の取り付けおよびスティフナ7張り付
けのための加熱工程で、ポリイミドフィルム6と封止樹
脂3との界面が容易に剥離する。
【0005】また、封止樹脂3の吸湿が高い場合には、
封止樹脂にもクラックがはいる。スティフナ7は、薄い
ポリイミド樹脂を補強するために、封止完了後ボール端
子5の取り付け加工前に、エポキシ系の接着剤で張り付
けられているが、ポリイミド中に吸収水分が残存してい
る場合、接着剤とスティフナ7間でボール端子5の形成
リフロー時に剥離する。
【0006】このため、半導体素子1を組み込み後に、
半田のボール端子を230℃から250℃の加熱リフロ
ー炉によって取り付ける場合には、充分な乾燥(相対湿
度10%で24時間以上:通常除湿乾燥および除湿梱包
と呼ばれ、乾燥後も乾燥窒素を充填して保管される。)
を行ってからボール端子5を取り付けていた。これによ
って、充分な乾燥に時間が掛かっていた。
【0007】このようなことから、半導体素子に熱スト
レスを与えず、ポリイミドフィルムと封止樹脂との界面
が剥離せず、封止樹脂にクラックを生じさせず、複雑な
工程を採らなくても簡単な構成で比較的に容易に製造す
ることができる半導体装置の製造方法およびTABテー
プの実現が要請されている。
【0008】
【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法は、ポリイミドフィルムに銅箔を張り合
わせて配線を形成し、半導体素子と接続するためのイン
ナリードを形成したTABテープに、半導体素子と、テ
ープ補強用のスティフナと、ボール端子とを取り付け、
樹脂封止して半導体装置を製造する製造方法において、
半導体素子を取り付ける前に、スティフナと、ボール端
子とを取り付ける。すなわち、TABテープにスティフ
ナを張り付け、半田ボール端子をフラックスを用いて搭
載し、リフロー炉に通してランドに接続することで、半
田ボール端子を取り付け、その後、インナリードとボー
ル端子形成ランドの洗浄と洗浄後の乾燥を行い、その後
に半導体素子を取り付ける(請求項1)。これによっ
て、スティフナの取り付けや、ボール端子の取り付けを
行うための加熱処理において、熱に半導体素子がさらさ
れることがなくなるので、半導体素子に熱ストレスを与
えることがなく、しかも半導体素子を封止するための樹
脂に熱を与えることがないので、封止樹脂の界面剥離や
クラックが発生することがなくなる。
【0009】この請求項1の発明においては、半田ボー
ル端子をフラックスを用いて搭載し、リフロー炉に通し
てランドに接続することで、半田ボール端子を取り付
け、その後、インナリードとボール端子形成ランドの洗
浄と洗浄後の乾燥を行うため、汚染の点を心配すること
なしに、フラックスを使用して、半導体素子を取り付け
る前にボール端子を取り付けることができる。この効果
が得られる点は、次に述べる請求項2、3の発明につい
ても共通する。
【0010】また、本発明の半導体装置の製造方法は、
ポリイミドフィルムに銅箔を張り合わせて配線を形成
し、半導体素子と接続するためのインナリードを形成し
たTABテープに、半導体素子と、テープ補強用のステ
ィフナと、ボール端子とを取り付け、樹脂封止して半導
体装置を製造する製造方法において、TABテープにス
ティフナを接着剤で張り付け、その接着剤を硬化させ且
つポリイミドフィルム中の水分を乾燥させた後、一括巻
取りにより送出し機から半田ボール端子搭載機を通って
リフロー炉を経由して巻取り機に導く工程により、TA
Bテープに半田ボール端子をフラックスを用いて搭載
し、リフロー炉に通してランドに接続することで、半田
ボール端子を取り付け、その後、インナリードとボール
端子形成ランドの洗浄と洗浄後の乾燥を行い、その後に
半導体素子を取り付ける(請求項2)。
【0011】この請求項2の発明においては、TABテ
ープにスティフナを接着剤で張り付けた後、その接着剤
を硬化させ且つポリイミドフィルム中の水分を乾燥させ
てから、一括巻取りにより送出し機から半田ボール端子
搭載機を通ってリフロー炉を経由して巻取り機に導く工
程へと移行させているので、スティフナとポリイミドフ
ィルとの間の剥離をより完全に生じさせずに、TABテ
ープに半田ボール端子を連続的に取り付けることができ
る。
【0012】さらに、本発明の半導体装置の製造方法
は、ポリイミドフィルムに銅箔を張り合わせて配線を形
成し、半導体素子と接続するためのインナリードを形成
したTABテープに、半導体素子と、テープ補強用の
ティフナと、ボール端子とを取り付け、樹脂封止して半
導体装置を製造する方法において、半導体素子を取り付
ける前にボール端子を取り付け、半導体素子を取り付け
た後にスティフナを取り付ける。すなわち、半田ボール
端子をフラックスを用いて搭載し、リフロー炉に通して
ランドに接続することで、半田ボール端子を取り付け、
その後、インナリ ードとボール端子形成ランドの洗浄と
洗浄後の乾燥を行い、その後、半導体素子を取り付け、
その後にスティフナを接着剤で張り付ける(請求項
3)。これによって、ボール端子を加熱処理で取り付け
るときの熱が半導体素子や封止樹脂を損傷することがな
く、品質が向上し、半導体素子搭載後にスティフナを加
熱処理で取り付けても熱ストレスの影響が従来に比べ軽
減される。
【0013】また、本発明の半導体装置の製造方法は、
ボール端子を取り付ける代わりに、配線パターンを形成
するための金属箔を突起加工穴を通して部分的に突出し
て突起端子を形成する(請求項5)。これによって、加
熱処理を施す必要がないので、製造工程が非常に簡単に
なる。
【0014】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。本実施の形態においては、半田
のボール端子や、スティフナなどを半導体素子の搭載前
のTABテープに取り付けておく。このようにすること
で、一切のパッケージクラックの発生と界面剥離の問題
を解決する。従来この考え方は、あとの組立工程でボー
ル端子が汚染されることを懸念して実行されなかった。
しかしながら、半導体素子の組立条件を最適化すること
によって解決することができる。
【0015】たとえば、図2において、リードフレーム
9では、金型などのパンチング抜き加工でインナリード
13とアウタリード12とが予め形成されており、アウ
タリード12は、BGAのボールに相当し、インナリー
ド13はBGAの配線基板に相当することをあげること
ができる。ただし、BGAの場合、半田のボール端子を
先に付けておくためには、下記の配慮が必要である。
【0016】(1)ボール端子形成時のリフローでTA
Bテープの金めっきを汚染させない工夫が必要である。
TABテープのインナリードには半導体素子の金バンプ
と接続するために0.5μm程度の厚さのニッケルめっ
き下地の上に、金めっきが1.0μm程度の厚さで施さ
れている。これが、事前のボール端子の形成の加熱工程
で汚染されると、半導体素子側の金のバンプとの接続で
障害が起こる。
【0017】この問題に対しては、ボール端子の搭載に
使用したフラックスの洗浄工程で、フラックスの蒸気で
汚染されためっきを完全にクリーン化できることが判明
した。すなわち、フラックスの中に包含されている成分
は、ロジン、高級アルコール、ワックス、石油系溶剤、
パラフィン系炭化水素、界面活性剤、アミン系キレート
活性剤および微量の塩素化合物である。したがって、発
生蒸気は、幾分腐食性であり、また有機揮発成分を含む
ので、金めっき面を汚染させる。しかし、上記洗浄にお
いて、使用したフラックスに応じて充分洗浄できる水系
或いは溶剤系の洗浄剤を選定することによって汚染膜は
除去されることが判明した。
【0018】(2)Tape−BGAにおけるギャング
ボンディング(一括ボンディングと呼ばれ、数百本のリ
ードを500℃の温度のツールによって、5秒程度の時
間で半導体素子の金めっきバンプ(20μm程度の厚さ
の金めっきを施した突起)と接続する技術の工程では、
接続ツールは実際には半田ボールに接触しないので問題
は発生しない。また、めっき面は上述のように洗浄され
ているためボンディング性の低下もない。
【0019】(3)ギャングボンディング後の封止にお
けるボール端子の溶融に配慮する必要がある。この問題
は、通常のエポキシ系の封止樹脂は150℃で硬化させ
るため、全く問題はない。
【0020】そこで、本実施の形態の要点は、Tape
−BGAのアッセンブル前のTABテープにボール端子
およびスティフナを取り付けておくことである。また、
どちらか一方を予め取り付けておき、残りの他方を半導
体素子搭載後に取り付けることもできる。
【0021】「第1の実施の形態」: 図3は、ボール端子およびスティフナ付きTape−B
GA用のTABテープの平面図である。この図3におい
て、400ピンのボール端子およびスティフナ付きTa
pe−BGA用のTABテープ15を次のような方法で
製造した。図4は、図3のTABテープ15の拡大図で
ある。図1は、図4のTABテープの断面図である。
【0022】先ず、35mm幅の厚さ0.07mmのポリイ
ミドフィルムを用意し、この表面にエポキシ系の接着剤
を0.01mmの厚さに塗布してから半導体素子組み込み
用のデバイスホール17と、両端の送り穴16とをパン
チング金型によって形成し、その後厚さ0.035mmの
銅箔を、送り穴16を除く全面に接着した。
【0023】この後、ホトケミカルエッチングによって
配線パターンとボール形成用のランドおよび半導体素子
接続用のインナリード8を形成し、エポキシ系のソルダ
ーレジストをインナリード8とボール端子形成用のラン
ドを除く全面に印刷してから、0.5μmの厚さのニッ
ケルめっき下地の上に1.0μmの厚さの金めっきを施
した。
【0024】この後、TABテープ15に対して、1.
0mm厚さの銅の金属板を窓枠状に加工したスティフナ7
を、エポキシ系の接着剤で張り付け加工した。張り付け
条件は、160℃の温度で3秒間、20KG/CM2
圧力を加えて行った。この時点では、半導体素子が接続
されていないため十分な熱と圧力とをかけることがで
き、製造における注意をそれほど要しない。
【0025】また、銅製のスティフナ7には、張り付け
加工前に防錆のためのニッケルめっきを2μmの厚さだ
け施した。張り付け加工の後、エポキシ系の接着剤を硬
化させるために、150℃の温度で5時間保持した。こ
の間にポリイミド樹脂中に含まれる水分も十分に乾燥さ
せた。これは、次のボール端子形成工程でのスティフナ
7の剥離を防ぐためである。
【0026】この後、0.6mmφのSn−37Pb重量
%の共晶半田ボール端子を、低腐食性のロジン系RMA
フラックス(塩素含有量0.3%)を用いて搭載してか
ら、(ボール端子を整列させた後にボール端子を置く前
にボール端子の片面搭載側にフラックスを付ける)23
0℃のリフロー炉を5分間通してボール端子5をTAB
テープ15のランドに接続した。ランドには、金めっき
がされており、半田との漏れ性は非常に良い。
【0027】この半田ボール形成後、ボール端子形成に
使用したフラックスを洗浄した。洗浄には、ノニオン、
アニオン両性の界面活性剤添加の水系の洗浄剤を用い
た。この洗浄は、上述のようにフラックスから発生する
蒸発成分による汚染の除去が目的である。特に、インナ
リード8の金めっきとボール端子形成ランドの洗浄が目
的である。この洗浄は、常温で超音波を付加しながら3
0分間行った。洗浄は全て巻取り方式で行われ、洗浄後
の乾燥も同時に連結された乾燥炉を通して行われる。乾
燥時間は120℃で30分間である。
【0028】図1に示すように、TABテープ15に
は、既にボール端子5が半導体素子接続前に形成され
て、且つ洗浄が完了している。本実施の形態において
は、ボール端子5として、Sn−37Pb重量%の共晶
半田ボール端子を用いた。
【0029】このボール端子取り付けの製造方法は、図
5に示すように、送出し機18から半田ボール端子搭載
機21を通ってリフロー炉20を経由して巻取り機19
に導かれる工程から構成されている。このようにしてT
ABテープ15では、連続的にボール端子を搭載できる
ことが特徴である。
【0030】半導体素子を接続してしまった場合には、
上述のパッケージのクラックおよび界面剥離などの点か
ら、除湿管理を行う必要があり、このような一括巻取り
によるボール端子形成は困難である。図1に示すよう
に、TABテープ15にはスティフナ7が、エポキシ接
着剤によって前もって張り付けられている。しかし、こ
のスティフナ7とポリイミドフィルム6とのあいだの剥
離は起こらなかった。
【0031】この理由は、ポリイミドフィルム6が十分
に乾燥されているためである。パッケージ完成後に一つ
一つ個辺切断後に、自動張付機でスティフナ7を張り付
ける従来の方法では、相対湿度10%の雰囲気から解放
して、接着剤でスティフナ7を張付け加工している段階
で、ポリイミドフィルム6の吸水が起こるが、本実施の
形態では、長尺のTABテープ15にスティフナ7張り
付け後の接着剤の硬化加熱工程で乾燥でき、またTAB
テープ15は連続的にボール端子5を形成するためにリ
フロー炉に送られるため、再度水分が吸収されることが
ない。
【0032】従来の技術でも半導体素子を搭載して封止
を行った後に個辺切断しないで、長尺でボール端子を形
成することは可能である。しかし、リフロー炉のトラブ
ルおよびボール端子搭載機21の停止などでマシン全体
が停止した場合、既に半導体素子が接続されている場合
には、半導体素子が長時間加熱されるため、機能不良発
生の問題が起きる。
【0033】このようにして製造したボール端子付きT
ABテープ15に半導体素子をギャングボンディング方
式で接続した。ツールの温度は500℃、時間は5秒で
あるが熱は直接ボールに伝わらないためボールの溶融は
起こらなかった。また、この後液状エポキシ樹脂で半導
体素子の部分を封止した。封止樹脂の温度は120℃、
時間は60分である。このためボール端子の溶融の問題
は起こらなかった。
【0034】「第2の実施の形態」: 本第2の実施の形態は、上述の第1の実施の形態におい
てボール端子を取り付けた代わりに、TABテープ15
の銅箔を下側に押し出し加工して突起端子25を形成さ
せた。その構造を図6に示す。図6の突起端子25の拡
大を図7に示す。
【0035】銅箔23をソルダーレジスト24の側に突
起加工穴22を通して突起形状加工する。このことによ
って、ボール端子形成時のような加熱工程を必要としな
いため工程が非常に単純化される。突起端子25は、金
型パンチングツールを用いて連続的に行うことができ
る。
【0036】「第3の実施の形態」: 本第3の実施の形態は、上述の第1の実施の形態におい
て、半田のボール端子の代わりに銅の金属球を用いた。
銅の金属球の取り付けには、共晶ペーストを印刷してか
ら、その上に金属球を搭載して同様にリフロー炉を通し
た。
【0037】「第4の実施の形態」: 本第4の実施の形態は、上述の第1の実施の形態におい
て、スティフナ7として、316のステンレス箔を使用
した。この場合めっき加工が不要となる特徴がある。
【0038】「第5の実施の形態」: 本第5の実施の形態は、上述の第1の実施の形態におい
て、スティフナ7にアルミ箔を用いた。上述の第4の実
施の形態と同様にめっき加工が不要となる。
【0039】「第6の実施の形態」: 本第6の実施の形態は、上述の第1の実施の形態におい
て、共晶半田ボール端子の代わりにPb−10重量%S
nの高温半田ボール端子を用いた。ボール端子の接続に
は、Pb−10重量%のフラックス含有の半田ペースト
をテープのボール端子搭載ランドにメタルマスクを用い
て部分印刷してからボール端子を搭載し、これを260
℃の温度に保持されたリフロー炉を通した。ボール端子
は、フラックスと半田ペーストの作用で銅配線ランドに
接続された。
【0040】「第7の実施の形態」: 本第7の実施の形態は、上述の第1の実施の形態におい
て、半田のボール端子にSn−3.5重量%Agの高温
半田球を使用した。この高温半田球は、固相線25℃の
耐熱性を持っている。ボール端子の接続には、Sn−
3.5重量%Agのフラックス含有の半田ペーストをT
ABテープ15のボール端子搭載ランドにメタルマスク
を用いて部分印刷してからボール端子を搭載し、これを
260℃の温度に保持されたリフロー炉を通した。ボー
ル端子は、フラックスと半田ペーストとの作用で銅配線
ランドに接続された。
【0041】「第8の実施の形態」: 本第8の実施の形態は、上述の第1の実施の形態におい
て、スティフナ7にガラスエポキシ基板(FR−4)を
使用する。このスティフナ7は、同様に金型で抜き加工
して製作することができる。
【0042】「第9の実施の形態」: 本第9の実施の形態は、上述の第6の実施の形態の構成
において、ポリイミド樹脂の球体に蒸着によって銅の薄
膜を500オングストロームの厚さに形成した後、電気
銅めっきを10μmのめっきし、さらにSn/Pb共晶
半田めっきを10μm施したボール端子を使用した。ポ
リイミド樹脂は、300℃の耐熱性を持っているために
十分に組立工程の加熱条件に耐える他、表面に半田めっ
きをしているためにTABテープへ実装するときの半田
接続性にも優れている。
【0043】「第10の実施の形態」:本第10の実施の形態は、 上述の第1の実施の形態の構
成において、半導体素子搭載前に、スティフナ7を取り
付けずに、ボール端子5だけを取り付けた。この場合、
半導体素子搭載前にスティフナ7が取り付けられていな
いために、ボール端子5取り付け時のリフロー炉でのテ
ープの平坦性が問題になった。この対策としては、リフ
ロー炉中でTABテープの平坦性を持たせるためのレー
ルガイドを設け、TABテープに取り付ける半田のボー
ル端子が移動しないように配慮した。
【0044】本実施の形態においては、スティフナ7
は、半導体素子搭載後に接着するが、ボール端子5は、
半導体素子搭載前に取り付けてあるため、ボール端子5
の取り付け加工による封入樹脂でのクラックの発生の問
題は解消される。
【0045】(本発明の実施の形態の効果): 以上の本発明の実施の形態の構成によれば、TABテー
プ15への半導体素子の搭載前に、ボール端子5および
テープ補強用のスティフナ7を取り付けておくことで、
取り付け加工時の熱による封止樹脂の界面剥離やクラッ
クの発生の問題が解消される。
【0046】さらに、TABテープ15への半導体素子
搭載前に、ボール端子5だけを取り付け、半導体素子搭
載後にスティフナ7を取り付けることによって、ボール
端子5を取り付ける加熱工程での熱による封止樹脂のク
ラックの発生の問題が解消される。
【0047】さらにまた、ボール端子5の取り付けに代
えて、ポリイミドフィルム6の片面に張り付けられてい
るパターン形成用の一部銅箔23を突起加工穴22を通
して突出成形して突起端子25を設けることで、熱加工
を行うことなく突起端子25の形成を行うことができ、
熱による封止樹脂の界面剥離やクラックの発生の問題が
解消され、製造工程も簡素化される。
【0048】
【発明の効果】以上述べたように本発明の半導体装置の
製造方法は、TABテープに半導体素子を取り付ける前
に、予めTABテープにスティフナとボール端子とを取
り付け又はボール端子を取り付けておくことで、取り付
けが容易であり、加熱処理による熱の影響を半導体素子
や封止樹脂に与えることがない。したがって、TABテ
ープのフィルムと封止樹脂との界面が剥離せず、封止樹
脂にクラックを生じさせず、複雑な工程を採らなくても
簡単な構成で比較的に容易に製造することができる。
【0049】本発明においては、半田ボール端子をフラ
ックスを用いて搭載し、リフロー炉に通してランドに接
続することで、半田ボール端子を取り付け、その後、イ
ンナ リードとボール端子形成ランドの洗浄と洗浄後の乾
燥を行うため、汚染の点を心配することなしに、フラッ
クスを使用して、半導体素子を取り付ける前にボール端
子を取り付けることができる。
【0050】特に請求項2の発明においては、TABテ
ープにスティフナを接着剤で張り付けた後、その接着剤
を硬化させ且つポリイミドフィルム中の水分を乾燥させ
てから、一括巻取りにより送出し機から半田ボール端子
搭載機を通ってリフロー炉を経由して巻取り機に導く工
程へと移行させているので、スティフナとポリイミドフ
ィルとの間の剥離をより完全に生じさせずに、TABテ
ープに半田ボール端子を連続的に取り付けることができ
る。
【0051】また、本発明では、TABテープの段階で
半導体素子が取り付けておらず、スティフナとボール端
子とが又はボール端子が取り付けられているだけである
ので、取り付けを容易に行うことができ、後に半導体素
子を取り付けたり、樹脂で封止した場合もこれらのもの
に熱ストレスを与えることがない。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のボール端子および
スティフナ付きTape−BGA用のTABテープの縦
断面図である。
【図2】実施の形態を説明するためのリードフレームの
構造図である。
【図3】第1の実施の形態の長尺のTABテープの平面
図である。
【図4】図3の拡大図である。
【図5】第1の実施の形態のTABテープにボール端子
を取り付けるための製造工程を示す図である。
【図6】第2の実施の形態の突起端子およびスティフナ
付きTape−BGAの縦断面図である。
【図7】図6の突起端子の拡大図である。
【図8】従来例のTape−BGAの断面図である。
【符号の説明】
1 半導体素子 3 封止樹脂 5 ボール端子 6 ポリイミドフィルム 7 スティフナ 8 TABインナリード 15 TABテープ 16 送り孔 17 デバイスホール 18 送出し機 19 巻取り機 20 リフロー炉 21 ボール端子搭載機 22 突起加工穴 23 銅箔 24 ソルダーレジスト 25 突起端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新沢 正治 茨城県土浦市木田余町3550番地 日立電 線株式会社アドバンスリサーチセンタ内 (72)発明者 岡部 則夫 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 特開 平8−51128(JP,A) 特開 平8−64635(JP,A) 特開 昭63−117436(JP,A) 特開 平2−252248(JP,A) 特開 平3−297152(JP,A) 特開 平9−246315(JP,A) 特開 平8−213400(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】ポリイミドフィルムに銅箔を張り合わせて
    配線を形成し、半導体素子と接続するためのインナリー
    ドを形成したTABテープに、半導体素子と、テープ補
    強用のスティフナと、ボール端子とを取り付け、樹脂封
    止して半導体装置を製造する製造方法において、TABテープにスティフナを張り付け、 半田ボール端子をフラックスを用いて搭載し、リフロー
    炉に通してランドに接続することで、半田ボール端子を
    取り付け、 その後、インナリードとボール端子形成ランドの洗浄と
    洗浄後の乾燥を行い、 その後に半導体素子を取り付ける、 ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】ポリイミドフィルムに銅箔を張り合わせて
    配線を形成し、半導体素子と接続するためのインナリー
    ドを形成したTABテープに、半導体素子と、テープ補
    強用のスティフナと、ボール端子とを取り付け、樹脂封
    止して半導体装置を製造する方法において、TABテープにスティフナを接着剤で張り付け、 その接着剤を硬化させ且つポリイミドフィルム中の水分
    を乾燥させた後、 一括巻取りにより送出し機から半田ボール端子搭載機を
    通ってリフロー炉を経由して巻取り機に導く工程によ
    り、TABテープに半田ボール端子をフラックスを用い
    て搭載し、リフロー炉に通してランドに接続すること
    で、半田ボール端子を取り付け、 その後、インナリードとボール端子形成ランドの洗浄と
    洗浄後の乾燥を行い、 その後に半導体素子を取り付ける、 ことを特徴とする半導体装置の製造方法。
  3. 【請求項3】ポリイミドフィルムに銅箔を張り合わせて
    配線を形成し、半導体素子と接続するためのインナリー
    ドを形成したTABテープに、半導体素子と、テープ補
    強用のスティフナと、ボール端子とを取り付け、樹脂封
    止して半導体装置を製造する方法において、半田ボール端子をフラックスを用いて搭載し、リフロー
    炉に通してランドに接続することで、半田ボール端子を
    取り付け、 その後、インナリードとボール端子形成ランドの洗浄と
    洗浄後の乾燥を行い、 その後、半導体素子を取り付け、 その後にスティフナを接着剤で張り付ける、 ことを特徴とする半導体装置の製造方法。
  4. 【請求項4】上記インナリードとボール端子形成ランド
    の洗浄と洗浄後の乾燥を巻取り方式にて行う ことを特徴
    とする請求項1又は2記載の半導体装置の製造方法。
  5. 【請求項5】上記ボール端子を取り付ける代わりに、配
    線パターンを形成するための金属箔を突起加工穴を通し
    て部分的に突出して突起端子を形成したことを特徴とす
    請求項1又は2記載の半導体装置の製造方法。
  6. 【請求項6】上記TABテープへの上記スティフナの取
    り付けを複数半導体素子搭載用の長尺テープの状態で行
    うことを特徴とする請求項1から4のいずれかに記載の
    半導体装置の製造方法。
JP00639497A 1997-01-17 1997-01-17 半導体装置の製造方法 Expired - Fee Related JP3287250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00639497A JP3287250B2 (ja) 1997-01-17 1997-01-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00639497A JP3287250B2 (ja) 1997-01-17 1997-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10209224A JPH10209224A (ja) 1998-08-07
JP3287250B2 true JP3287250B2 (ja) 2002-06-04

Family

ID=11637162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00639497A Expired - Fee Related JP3287250B2 (ja) 1997-01-17 1997-01-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3287250B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301985B2 (ja) 1998-10-07 2002-07-15 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10209224A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP5649805B2 (ja) 半導体装置の製造方法
JP5420287B2 (ja) 取外し可能な相互接続構造体
JP2002118209A (ja) 半導体装置の実装方法及び実装構造体
JP2009253284A (ja) 取外し可能な相互接続構造体の製造方法
CN110449683A (zh) 一种高可靠应用印制电路板组件qfn装焊预处理方法
JP3942299B2 (ja) チップスケールパッケージの製造方法
JP5530859B2 (ja) 配線基板の製造方法
JP4115306B2 (ja) 半導体装置の製造方法
JP4416874B2 (ja) 半導体チップの製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP3287250B2 (ja) 半導体装置の製造方法
JP3617072B2 (ja) チップキャリア
JP2010109293A (ja) 配線構造の製造方法及び低温配線部品回収方法
JP3312580B2 (ja) ボール端子及びスティフナを有するフリップチップbga用テープ、及びこのbga用テープの製造方法、このbga用テープを用いたフリップチップ構造の半導体装置及びその製造方法
JPH09232506A (ja) 半導体装置およびその製造方法
KR20060043561A (ko) 배선 기판의 제조 방법 및 반도체 장치
JP3204142B2 (ja) 半導体装置製造方法およびリードフレーム
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2001156441A (ja) Csp・bgaのリペア工法
JP3327171B2 (ja) 応力緩衝層及びボール端子付きtabテープ
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP3344254B2 (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020212

LAPS Cancellation because of no payment of annual fees