JP2003197845A - リードフレーム及びこれを用いた半導体装置並びにその製造方法 - Google Patents
リードフレーム及びこれを用いた半導体装置並びにその製造方法Info
- Publication number
- JP2003197845A JP2003197845A JP2001397033A JP2001397033A JP2003197845A JP 2003197845 A JP2003197845 A JP 2003197845A JP 2001397033 A JP2001397033 A JP 2001397033A JP 2001397033 A JP2001397033 A JP 2001397033A JP 2003197845 A JP2003197845 A JP 2003197845A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- element mounting
- frame
- piece
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造が容易で実装した場合に素子搭載部が直
接実装基板と接触しにくいリードフレーム及びこれを用
いた半導体装置並びにその製造方法を提供する。 【解決手段】 素子搭載部１３及びその周囲にその先端
が延設されている複数のリード部１４を有するリードフ
レーム本体１２と、素子搭載部１３の上に載置されてい
る半導体チップ１９と、半導体チップ１９の電極パッド
部２０と各リード部１４を連結する接続導体２１と、リ
ードフレーム本体１２の素子搭載側、半導体チップ１９
及び接続導体２１を密閉する封止樹脂２３とを有する半
導体装置２６及びその製造方法並びにこれに使用するリ
ードフレームであって、各リード部１４の底部に、その
中心位置がリード部１４の中心位置より素子搭載部１３
を中央にして外側に配置される１又は２枚以上のリード
片２４を重ねて接合し、しかも、重ねた各リード片２４
の接続端子面を封止樹脂２３から露出させた。
接実装基板と接触しにくいリードフレーム及びこれを用
いた半導体装置並びにその製造方法を提供する。 【解決手段】 素子搭載部１３及びその周囲にその先端
が延設されている複数のリード部１４を有するリードフ
レーム本体１２と、素子搭載部１３の上に載置されてい
る半導体チップ１９と、半導体チップ１９の電極パッド
部２０と各リード部１４を連結する接続導体２１と、リ
ードフレーム本体１２の素子搭載側、半導体チップ１９
及び接続導体２１を密閉する封止樹脂２３とを有する半
導体装置２６及びその製造方法並びにこれに使用するリ
ードフレームであって、各リード部１４の底部に、その
中心位置がリード部１４の中心位置より素子搭載部１３
を中央にして外側に配置される１又は２枚以上のリード
片２４を重ねて接合し、しかも、重ねた各リード片２４
の接続端子面を封止樹脂２３から露出させた。
Description
【０００１】
【発明の属する技術分野】本発明は、接続端子となるリ
ードの接続面が封止樹脂から露出している半導体装置及
びその製造方法並びにこの半導体装置に使用するリード
フレームに関する。
ードの接続面が封止樹脂から露出している半導体装置及
びその製造方法並びにこの半導体装置に使用するリード
フレームに関する。
【０００２】
【従来の技術】近年、リードフレームを使用した樹脂封
止型の半導体装置において、小型化の要求を満たすため
に、樹脂封止体の側面にリードが突出せず、樹脂封止体
の底面にリードが露出する、ＳＯＮ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）
やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
ｐａｃｋａｇｅ）と呼ばれるタイプの半導体装置が注目
されている。このようなタイプの半導体装置７０を図６
に示すが、図に示すように、素子搭載部７１及びその周
囲に配置された複数のリード部７２を有するリードフレ
ーム７３と、素子搭載部７１上に配置された半導体チッ
プ７４と、半導体チップ７４の電極パッド部７５とリー
ド部７２の上側を連結するボンディングワイヤ７６とこ
れらを密閉する封止樹脂７７とを有している。そして、
半導体装置７０の底部から露出する露出リード面７８の
寸法は規格で半導体機器製造上の都合から決まってお
り、その寸法でリード部７２の平面的形状を決めると、
半導体チップ７４の電極パッド部７５からリード部７２
までの距離が大きくなって、ボンディングワイヤ７６の
長さが長くなり、樹脂封止中に隣り合うボンディングワ
イヤ７６が接触する等の不具合があるので、各リード部
７２に段７９を設け、その上側部分を素子搭載部７１側
に延長している。
止型の半導体装置において、小型化の要求を満たすため
に、樹脂封止体の側面にリードが突出せず、樹脂封止体
の底面にリードが露出する、ＳＯＮ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）
やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
ｐａｃｋａｇｅ）と呼ばれるタイプの半導体装置が注目
されている。このようなタイプの半導体装置７０を図６
に示すが、図に示すように、素子搭載部７１及びその周
囲に配置された複数のリード部７２を有するリードフレ
ーム７３と、素子搭載部７１上に配置された半導体チッ
プ７４と、半導体チップ７４の電極パッド部７５とリー
ド部７２の上側を連結するボンディングワイヤ７６とこ
れらを密閉する封止樹脂７７とを有している。そして、
半導体装置７０の底部から露出する露出リード面７８の
寸法は規格で半導体機器製造上の都合から決まってお
り、その寸法でリード部７２の平面的形状を決めると、
半導体チップ７４の電極パッド部７５からリード部７２
までの距離が大きくなって、ボンディングワイヤ７６の
長さが長くなり、樹脂封止中に隣り合うボンディングワ
イヤ７６が接触する等の不具合があるので、各リード部
７２に段７９を設け、その上側部分を素子搭載部７１側
に延長している。
【０００３】
【発明が解決しようとする課題】しかしながら、以上の
構造となった半導体装置及びその製造にあっては、未だ
解決すべき以下のような問題があった。 （１）接続端子となるリード部７２の露出リード面７８
と封止樹脂７７の底面８０が同一高さ面に形成されてい
るため、半導体装置７０を実装基板に実装した場合、半
導体装置７０自体が、実装基板のレジスト下に存在する
配線と接触してしまう恐れがある。 （２）このため、素子搭載部７１の底面が露出する場
合、素子搭載部７１の露出部分と実装基板のレジスト下
に存在する配線とが接触してしまう恐れがある。 （３）素子搭載部７１が露出し、しかも実装基板の回路
に近いための熱影響もあって、素子搭載部７１と封止樹
脂７７との界面に剥離が生じたり、封止樹脂７７からな
るパッケージに反りが生じたりする場合もある。 （４）リード部７２の露出リード面７８をリードピッチ
寸法の規格に適合させるためには、リード部７２の先側
をハーフエッチングする必要があって手間であった。 本発明はかかる事情に鑑みてなされたもので、製造が容
易でかつ実装した場合に素子搭載部が直接実装基板と接
触しにくいリードフレーム及びこれを用いた半導体装置
並びにその製造方法を提供することを目的とする。
構造となった半導体装置及びその製造にあっては、未だ
解決すべき以下のような問題があった。 （１）接続端子となるリード部７２の露出リード面７８
と封止樹脂７７の底面８０が同一高さ面に形成されてい
るため、半導体装置７０を実装基板に実装した場合、半
導体装置７０自体が、実装基板のレジスト下に存在する
配線と接触してしまう恐れがある。 （２）このため、素子搭載部７１の底面が露出する場
合、素子搭載部７１の露出部分と実装基板のレジスト下
に存在する配線とが接触してしまう恐れがある。 （３）素子搭載部７１が露出し、しかも実装基板の回路
に近いための熱影響もあって、素子搭載部７１と封止樹
脂７７との界面に剥離が生じたり、封止樹脂７７からな
るパッケージに反りが生じたりする場合もある。 （４）リード部７２の露出リード面７８をリードピッチ
寸法の規格に適合させるためには、リード部７２の先側
をハーフエッチングする必要があって手間であった。 本発明はかかる事情に鑑みてなされたもので、製造が容
易でかつ実装した場合に素子搭載部が直接実装基板と接
触しにくいリードフレーム及びこれを用いた半導体装置
並びにその製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う第１の発
明に係るリードフレームは、リードフレーム本体の各リ
ード部の底部に外部接続端子となるリード片を１又は２
枚以上重ねて接合している。ここで、リード部とリード
片との接合は、一般に銀ペースト等の導電性接着剤を介
して行ってもよいが、例えば、超音波接合、鑞付け、溶
接等であっても本発明は適用される（以下の発明におい
ても同じ）。第１の発明に係るリードフレームにおい
て、前記リードフレーム本体は中央に素子搭載部をその
周囲に前記リード部を有し、しかも、該リード部は前記
リード片より前記素子搭載部側に延設されているのが好
ましい。これによって、ボンディングワイヤ等の接続導
体の実質的長さを短くできる。また、第１の発明のリー
ドフレームには、リードフレーム本体にリード片を接合
した状態で製品とする場合の他、リード片を予め用意し
半導体装置製造の中間工程又は最終工程でリード部にリ
ード片を接合する場合であっても本発明は適用される。
明に係るリードフレームは、リードフレーム本体の各リ
ード部の底部に外部接続端子となるリード片を１又は２
枚以上重ねて接合している。ここで、リード部とリード
片との接合は、一般に銀ペースト等の導電性接着剤を介
して行ってもよいが、例えば、超音波接合、鑞付け、溶
接等であっても本発明は適用される（以下の発明におい
ても同じ）。第１の発明に係るリードフレームにおい
て、前記リードフレーム本体は中央に素子搭載部をその
周囲に前記リード部を有し、しかも、該リード部は前記
リード片より前記素子搭載部側に延設されているのが好
ましい。これによって、ボンディングワイヤ等の接続導
体の実質的長さを短くできる。また、第１の発明のリー
ドフレームには、リードフレーム本体にリード片を接合
した状態で製品とする場合の他、リード片を予め用意し
半導体装置製造の中間工程又は最終工程でリード部にリ
ード片を接合する場合であっても本発明は適用される。
【０００５】また、第１の発明に係るリードフレームに
おいて、前記リードフレーム本体はその周囲に第１の枠
体部が設けられ、前記各リード片は該各リード片を前記
リードフレーム本体のリード部の接合位置に配置する第
２の枠体部が設けられているのが好ましい。そして、第
１の発明に係るリードフレームにおいて、前記第１の枠
体部と第２の枠体部は実質的に同一大きさであるのが好
ましい。これによって、第１の枠体部と第２の枠体部を
重ねることによって、リード片がリード部の所定位置に
重合することになる。
おいて、前記リードフレーム本体はその周囲に第１の枠
体部が設けられ、前記各リード片は該各リード片を前記
リードフレーム本体のリード部の接合位置に配置する第
２の枠体部が設けられているのが好ましい。そして、第
１の発明に係るリードフレームにおいて、前記第１の枠
体部と第２の枠体部は実質的に同一大きさであるのが好
ましい。これによって、第１の枠体部と第２の枠体部を
重ねることによって、リード片がリード部の所定位置に
重合することになる。
【０００６】第２の発明に係る半導体装置は、素子搭載
部及び該素子搭載部の周囲にその先端が延設されている
複数のリード部を有するリードフレーム本体と、前記素
子搭載部の上に載置されている半導体チップと、前記半
導体チップの電極パッド部と前記各リード部を連結する
接続導体と、前記リードフレーム本体の素子搭載側、前
記半導体チップ及び前記接続導体を密閉する封止樹脂と
を有する半導体装置において、前記各リード部の底部
に、その中心位置が前記リード部の中心位置より前記素
子搭載部を中央にして外側に配置される１又は２枚以上
のリード片を重ねて接合し、しかも、重ねた前記各リー
ド片の接続端子面を前記封止樹脂から露出させている。
第２の発明に係る半導体装置において、前記端子接続面
は前記封止樹脂の底面より突出しているのが好ましい。
部及び該素子搭載部の周囲にその先端が延設されている
複数のリード部を有するリードフレーム本体と、前記素
子搭載部の上に載置されている半導体チップと、前記半
導体チップの電極パッド部と前記各リード部を連結する
接続導体と、前記リードフレーム本体の素子搭載側、前
記半導体チップ及び前記接続導体を密閉する封止樹脂と
を有する半導体装置において、前記各リード部の底部
に、その中心位置が前記リード部の中心位置より前記素
子搭載部を中央にして外側に配置される１又は２枚以上
のリード片を重ねて接合し、しかも、重ねた前記各リー
ド片の接続端子面を前記封止樹脂から露出させている。
第２の発明に係る半導体装置において、前記端子接続面
は前記封止樹脂の底面より突出しているのが好ましい。
【０００７】第３の発明に係る半導体装置の製造方法
は、第１の導電性板材を形状加工して、素子搭載部、該
素子搭載部にその先部が指向してリード部、これらを支
持する第１の枠体部を有するリードフレーム本体の製造
工程と、第２の導電性板材を形状加工して前記各リード
部の底部に接合するリード片とこのリード片を支持する
第２の枠体部とを有する補助フレームの製造工程と、前
記リードフレーム本体の素子搭載部に半導体チップを搭
載し、該半導体チップと前記リード部とを接続導体で連
結する機器組立工程と、前記リードフレーム本体に搭載
された前記半導体チップ、該半導体チップの各電極パッ
ド部と前記各リード部とを連結している接続導体、及び
前記リード部の底部を除く部分を密閉する樹脂封止工程
と、前記各リード部の底部に位置合わせして、１又は２
枚以上の前記各リード片を重ねて接合するリード片接合
工程とを有する。なお、ここで補助フレームの製造工程
は、リード片接合工程のときにリード片が準備されてい
ればよいので、その前であれば順番は問わない（以下の
発明においても同じ）。
は、第１の導電性板材を形状加工して、素子搭載部、該
素子搭載部にその先部が指向してリード部、これらを支
持する第１の枠体部を有するリードフレーム本体の製造
工程と、第２の導電性板材を形状加工して前記各リード
部の底部に接合するリード片とこのリード片を支持する
第２の枠体部とを有する補助フレームの製造工程と、前
記リードフレーム本体の素子搭載部に半導体チップを搭
載し、該半導体チップと前記リード部とを接続導体で連
結する機器組立工程と、前記リードフレーム本体に搭載
された前記半導体チップ、該半導体チップの各電極パッ
ド部と前記各リード部とを連結している接続導体、及び
前記リード部の底部を除く部分を密閉する樹脂封止工程
と、前記各リード部の底部に位置合わせして、１又は２
枚以上の前記各リード片を重ねて接合するリード片接合
工程とを有する。なお、ここで補助フレームの製造工程
は、リード片接合工程のときにリード片が準備されてい
ればよいので、その前であれば順番は問わない（以下の
発明においても同じ）。
【０００８】第４の発明に係る半導体装置の製造方法
は、第１の導電性板材を形状加工して、素子搭載部、該
素子搭載部にその先部が指向してリード部、これらを支
持する第１の枠体部を有するリードフレーム本体の製造
工程と、第２の導電性板材を形状加工して前記各リード
部の底部に接合するリード片とこのリード片を支持する
第２の枠体部とを有する補助フレームの製造工程と、前
記リードフレーム本体の素子搭載部に半導体チップを搭
載し、該半導体チップと前記リード部とを接続導体で連
結する機器組立工程と、前記各リード部の底部に位置合
わせして、前記各リード片を重ねて接合するリード片接
合工程と、前記リードフレーム本体に搭載された前記半
導体チップ、該半導体チップの各電極パッド部と前記各
リード部とを連結している接続導体、及び前記リード部
の底部に接合された前記リード片の底部を除く部分を密
閉する樹脂封止工程と、前記各リード片の底部に、更に
別のリード片を重ねて接合するリード片重合工程とを有
する。
は、第１の導電性板材を形状加工して、素子搭載部、該
素子搭載部にその先部が指向してリード部、これらを支
持する第１の枠体部を有するリードフレーム本体の製造
工程と、第２の導電性板材を形状加工して前記各リード
部の底部に接合するリード片とこのリード片を支持する
第２の枠体部とを有する補助フレームの製造工程と、前
記リードフレーム本体の素子搭載部に半導体チップを搭
載し、該半導体チップと前記リード部とを接続導体で連
結する機器組立工程と、前記各リード部の底部に位置合
わせして、前記各リード片を重ねて接合するリード片接
合工程と、前記リードフレーム本体に搭載された前記半
導体チップ、該半導体チップの各電極パッド部と前記各
リード部とを連結している接続導体、及び前記リード部
の底部に接合された前記リード片の底部を除く部分を密
閉する樹脂封止工程と、前記各リード片の底部に、更に
別のリード片を重ねて接合するリード片重合工程とを有
する。
【０００９】ここで、リード片接合工程で使用するリー
ド片と、リード片重合工程で使用する別のリード片は同
一形状、同一材質のものでもよいが、異なる形状及び／
又は異なる材質のものであってもよい。そして、第３、
第４の発明に係る半導体装置の製造方法において、前記
リード片の長さは前記リード部の長さより短く、しか
も、前記リード部に対して前記素子搭載部を中央にして
外側位置に設けられているのが好ましい。また、第３、
第４の発明に係る半導体装置の製造方法において、前記
各リード部に前記各リード片を接合する場合には、前記
第１の枠体部と前記第２の枠体部の位置を符合させて行
い、前記第１、第２の枠体部は前記リード部と前記リー
ド片との接合が完了した後に切除するのが好ましい。
ド片と、リード片重合工程で使用する別のリード片は同
一形状、同一材質のものでもよいが、異なる形状及び／
又は異なる材質のものであってもよい。そして、第３、
第４の発明に係る半導体装置の製造方法において、前記
リード片の長さは前記リード部の長さより短く、しか
も、前記リード部に対して前記素子搭載部を中央にして
外側位置に設けられているのが好ましい。また、第３、
第４の発明に係る半導体装置の製造方法において、前記
各リード部に前記各リード片を接合する場合には、前記
第１の枠体部と前記第２の枠体部の位置を符合させて行
い、前記第１、第２の枠体部は前記リード部と前記リー
ド片との接合が完了した後に切除するのが好ましい。
【００１０】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）〜（Ｅ）は本発
明の第１の実施の形態に係る半導体装置の製造方法を示
す説明図、図２は同半導体装置の製造方法に使用するリ
ードフレームの平面図、図３はリードフレームのリード
部にリード片を接合する工程の説明図、図４（Ａ）、
（Ｂ）はそれぞれ他の例に係るリード片の説明図、図５
（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導
体装置の製造方法の説明図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）〜（Ｅ）は本発
明の第１の実施の形態に係る半導体装置の製造方法を示
す説明図、図２は同半導体装置の製造方法に使用するリ
ードフレームの平面図、図３はリードフレームのリード
部にリード片を接合する工程の説明図、図４（Ａ）、
（Ｂ）はそれぞれ他の例に係るリード片の説明図、図５
（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導
体装置の製造方法の説明図である。
【００１１】図１（Ａ）〜（Ｅ）、図２を参照しながら
本発明の第１の実施の形態に係る半導体装置の製造方法
について説明し、併せてそのリードフレームの製造方法
についても説明する。図２、図３に示すように、例え
ば、厚みが０．１〜０．５程度の銅又は銅合金からなる
第１の導電性板材の一例である条材１０を用意し、これ
にプレス加工又はエッチング加工によって、図２に示す
ようにリードフレーム本体群１１を形状加工する。この
リードフレーム本体群１１は条材１０の長さ方向に複数
列（例えば３列）になって並んで形成されている。各リ
ードフレーム本体１２は、中央に素子搭載部１３を周囲
に複数のリード部１４を有し、素子搭載部１３を中央に
して各リード部１４の先部は素子搭載部１３に指向し、
また各リード部１４の外側端部は四角形の枠体部（第１
の枠体部）１５に連結されている。枠体部１５は条材１
０の両側にあるリードフレーム本体１２においては外側
フレーム１６の一部に形成されている。外側フレーム１
６には所定間隔でパイロット孔１７が形成されている。
中央の素子搭載部１３はその角部に支持フレーム部１８
が放射状に設けられ、各支持フレーム部１８の外側端部
は枠体部１５に連結されている（以上、リードフレーム
本体の製造工程）。
本発明の第１の実施の形態に係る半導体装置の製造方法
について説明し、併せてそのリードフレームの製造方法
についても説明する。図２、図３に示すように、例え
ば、厚みが０．１〜０．５程度の銅又は銅合金からなる
第１の導電性板材の一例である条材１０を用意し、これ
にプレス加工又はエッチング加工によって、図２に示す
ようにリードフレーム本体群１１を形状加工する。この
リードフレーム本体群１１は条材１０の長さ方向に複数
列（例えば３列）になって並んで形成されている。各リ
ードフレーム本体１２は、中央に素子搭載部１３を周囲
に複数のリード部１４を有し、素子搭載部１３を中央に
して各リード部１４の先部は素子搭載部１３に指向し、
また各リード部１４の外側端部は四角形の枠体部（第１
の枠体部）１５に連結されている。枠体部１５は条材１
０の両側にあるリードフレーム本体１２においては外側
フレーム１６の一部に形成されている。外側フレーム１
６には所定間隔でパイロット孔１７が形成されている。
中央の素子搭載部１３はその角部に支持フレーム部１８
が放射状に設けられ、各支持フレーム部１８の外側端部
は枠体部１５に連結されている（以上、リードフレーム
本体の製造工程）。
【００１２】次に、図１（Ａ）に示すこのようなリード
フレーム本体１２を用意し、図１（Ｂ）に示すように、
素子搭載部１３上に半導体チップ１９を搭載する。な
お、図１においては外側の枠体部１５は省略されて記載
されている。そして、半導体チップ１９の各電極パッド
部２０と対応するリード部１４の内側端子部とを接続導
体の一例であるボンディングワイヤ２１によって接合す
る。なお、リード部１４の内側端子（ワイヤボンディン
グ部）には金めっき等の貴金属めっきが成されているの
が好ましい。この場合、リード部１４の内側端子部は素
子搭載部１３とは電気的に絶縁状態にあるが、ボンディ
ングワイヤ２１の長さを短くするために、できるだけ近
接した位置まで素子搭載部１３を中央にして内側に延設
されている（以上、機器組立工程）。この状態で、次に
図１（Ｃ）に示すように、リード部１４及び素子搭載部
１３の底部にカバーフィルム２２を貼着する。このカバ
ーフィルム２２は耐熱性を有する薄いシートからなっ
て、樹脂封止中に樹脂がリード部１４の裏側に付着する
のを防止する。
フレーム本体１２を用意し、図１（Ｂ）に示すように、
素子搭載部１３上に半導体チップ１９を搭載する。な
お、図１においては外側の枠体部１５は省略されて記載
されている。そして、半導体チップ１９の各電極パッド
部２０と対応するリード部１４の内側端子部とを接続導
体の一例であるボンディングワイヤ２１によって接合す
る。なお、リード部１４の内側端子（ワイヤボンディン
グ部）には金めっき等の貴金属めっきが成されているの
が好ましい。この場合、リード部１４の内側端子部は素
子搭載部１３とは電気的に絶縁状態にあるが、ボンディ
ングワイヤ２１の長さを短くするために、できるだけ近
接した位置まで素子搭載部１３を中央にして内側に延設
されている（以上、機器組立工程）。この状態で、次に
図１（Ｃ）に示すように、リード部１４及び素子搭載部
１３の底部にカバーフィルム２２を貼着する。このカバ
ーフィルム２２は耐熱性を有する薄いシートからなっ
て、樹脂封止中に樹脂がリード部１４の裏側に付着する
のを防止する。
【００１３】この後、金型に入れてカバーフィルム２２
から上側部分の樹脂封止を行い、半導体チップ１９、ボ
ンディングワイヤ２１及びリード部１４の上表面を封止
樹脂２３で密封し、図１（Ｄ）に示す半導体装置の中間
製品２４ａを製造する（以上、樹脂封止工程）。次に、
カバーフィルム２２を中間製品２４ａの底部から剥離し
て、リード部１４及び素子搭載部１３の底部（底面）を
露出させ、図１（Ｅ）に示すように、リード部１４の全
長より十分に短いリード片２４を接合する。このリード
片２４は図３に示すように、第２の導電性板材の一例で
あって銅又は銅合金からなる四角形の第２の枠体部２５
の内側に連続して設けられている（補助フレームの製造
工程）。なお、第２の枠体部２５と第１の枠体部１５と
は同一大きさとなっており、第２の枠体部２５を第１の
枠体部１５に重ねた場合、リード片２４が対応するリー
ド部１４の底部に符合するようになっている。リード片
２４は規格のリードピッチ寸法の長さ及び幅を有し、隣
り合う及び対向するリード片２４の間隔もリードピッチ
寸法の規格に一致するようにしている。また、リード片
２４の中心位置は、素子搭載部１３を中央にしてリード
部１４の中心位置より外側に配置されて、結局は、リー
ド部１４の先端部が素子搭載部１３を中央にして内側に
延設されている。このようにして重ねた各リード片２４
の接続端子面が封止樹脂２３から突出状態で露出してい
る。
から上側部分の樹脂封止を行い、半導体チップ１９、ボ
ンディングワイヤ２１及びリード部１４の上表面を封止
樹脂２３で密封し、図１（Ｄ）に示す半導体装置の中間
製品２４ａを製造する（以上、樹脂封止工程）。次に、
カバーフィルム２２を中間製品２４ａの底部から剥離し
て、リード部１４及び素子搭載部１３の底部（底面）を
露出させ、図１（Ｅ）に示すように、リード部１４の全
長より十分に短いリード片２４を接合する。このリード
片２４は図３に示すように、第２の導電性板材の一例で
あって銅又は銅合金からなる四角形の第２の枠体部２５
の内側に連続して設けられている（補助フレームの製造
工程）。なお、第２の枠体部２５と第１の枠体部１５と
は同一大きさとなっており、第２の枠体部２５を第１の
枠体部１５に重ねた場合、リード片２４が対応するリー
ド部１４の底部に符合するようになっている。リード片
２４は規格のリードピッチ寸法の長さ及び幅を有し、隣
り合う及び対向するリード片２４の間隔もリードピッチ
寸法の規格に一致するようにしている。また、リード片
２４の中心位置は、素子搭載部１３を中央にしてリード
部１４の中心位置より外側に配置されて、結局は、リー
ド部１４の先端部が素子搭載部１３を中央にして内側に
延設されている。このようにして重ねた各リード片２４
の接続端子面が封止樹脂２３から突出状態で露出してい
る。
【００１４】リード片２４とリード部１４との接合は銀
ペースト等の導電性接着剤を用いて行うが、導電性接着
テープ等であっもよい（以上、リード片接合工程）。こ
の後、ダイシングプレード等の切断刃によって第１、第
２の枠体部１５、２５をリード部１４及びリード片２４
から分離して半導体装置２６が完成する。この実施の形
態においては、リード片２４を第２の枠体部２５によっ
て位置決めしてしていたが、図４（Ａ）に示すように、
各リード片２７を絶縁性テープ２８上に並べて配置し
て、リード部１４に接合するようにすることも可能であ
り、更には、個別のリード片２９を用意し、このリード
片２９をリード部１４の所定位置に貼着する場合も本発
明は適用される。あるいは、リード片をテープ状に連続
させてリード部１４の上に接合するときに所定長さに切
断して貼着してもよい（以下の実施の形態においても同
様である）。
ペースト等の導電性接着剤を用いて行うが、導電性接着
テープ等であっもよい（以上、リード片接合工程）。こ
の後、ダイシングプレード等の切断刃によって第１、第
２の枠体部１５、２５をリード部１４及びリード片２４
から分離して半導体装置２６が完成する。この実施の形
態においては、リード片２４を第２の枠体部２５によっ
て位置決めしてしていたが、図４（Ａ）に示すように、
各リード片２７を絶縁性テープ２８上に並べて配置し
て、リード部１４に接合するようにすることも可能であ
り、更には、個別のリード片２９を用意し、このリード
片２９をリード部１４の所定位置に貼着する場合も本発
明は適用される。あるいは、リード片をテープ状に連続
させてリード部１４の上に接合するときに所定長さに切
断して貼着してもよい（以下の実施の形態においても同
様である）。
【００１５】続いて、図５を参照しながら本発明の第２
の実施の形態に係る半導体装置の製造方法について説明
するが、第１の実施の形態と同一の構成要素については
同一の符号を付してその詳しい説明を省略する。図５
（Ａ）のリードフレーム本体の製造工程、図５（Ｂ）の
機器組立工程及び補助フレームの製造工程は第１の実施
の形態と同じである。図５（Ｃ）の工程においてリード
部１４の底部にリード片３１を接合する。リード片３１
の接合は前述のように銀ペースト等の導電性接着剤を用
いて行う。リード部１４及びリード片３１との接合位置
は第１の実施の形態と実質的に同じである。そして、リ
ード片３１の底部に耐熱性を有するカバーフィルム３２
を貼着する。このカバーフィルム３２（２２も同様）は
合成樹脂シートであってもよいし、金属シートであって
もよい（以上、リード片接合工程）。
の実施の形態に係る半導体装置の製造方法について説明
するが、第１の実施の形態と同一の構成要素については
同一の符号を付してその詳しい説明を省略する。図５
（Ａ）のリードフレーム本体の製造工程、図５（Ｂ）の
機器組立工程及び補助フレームの製造工程は第１の実施
の形態と同じである。図５（Ｃ）の工程においてリード
部１４の底部にリード片３１を接合する。リード片３１
の接合は前述のように銀ペースト等の導電性接着剤を用
いて行う。リード部１４及びリード片３１との接合位置
は第１の実施の形態と実質的に同じである。そして、リ
ード片３１の底部に耐熱性を有するカバーフィルム３２
を貼着する。このカバーフィルム３２（２２も同様）は
合成樹脂シートであってもよいし、金属シートであって
もよい（以上、リード片接合工程）。
【００１６】この後、金型に入れてカバーフィルム３２
から上側部分の樹脂封止を行い、封止樹脂３３によっ
て、素子搭載部１３を含む半導体チップ１９、ボンディ
ングワイヤ２１、及びリード部１４、リード片３１の底
部を除く部分を密封する（以上、樹脂封止工程）。次
に、図５（Ｅ）に示すように、カバーフィルム３２を剥
がしてリード片３１の底部を露出させ、図５（Ｆ）に示
すように、別のリード片３４を各リード片３１の下に重
合状態で導電性接着剤を用いて接合する。この場合、リ
ード片３４とリード片３１とは同一の材質及び形状であ
ってもよいが、異なる材質又は形状であってもよい。特
に、リード片３４の厚みをリード片３１やリードフレー
ム本体１２の厚みより厚くすると、製造された半導体装
置３５の底部３６からより突出する外部接続端子を得る
ことができる。なお、リード片３４の厚みはリード片３
１やリードフレーム本体１２の厚みと同じあってもよい
し、薄くてもよい。なお、この実施の形態では、リード
片３１とリード片３４の平面的形状は同一で、上下のリ
ード片３１、３４は実質的に同じ位置に貼着している。
従って、規格の寸法及び位置になっているリード片３４
は、中央の素子搭載部１３から離れた位置にあるが、リ
ード片３４に電気的に接合しているリード部１４の内側
端部は素子搭載部１３側に延設されている（以上、リー
ド片重合工程）。この後、周囲の枠体部を除去して個別
の半導体装置３５に分離して製品が完成する。
から上側部分の樹脂封止を行い、封止樹脂３３によっ
て、素子搭載部１３を含む半導体チップ１９、ボンディ
ングワイヤ２１、及びリード部１４、リード片３１の底
部を除く部分を密封する（以上、樹脂封止工程）。次
に、図５（Ｅ）に示すように、カバーフィルム３２を剥
がしてリード片３１の底部を露出させ、図５（Ｆ）に示
すように、別のリード片３４を各リード片３１の下に重
合状態で導電性接着剤を用いて接合する。この場合、リ
ード片３４とリード片３１とは同一の材質及び形状であ
ってもよいが、異なる材質又は形状であってもよい。特
に、リード片３４の厚みをリード片３１やリードフレー
ム本体１２の厚みより厚くすると、製造された半導体装
置３５の底部３６からより突出する外部接続端子を得る
ことができる。なお、リード片３４の厚みはリード片３
１やリードフレーム本体１２の厚みと同じあってもよい
し、薄くてもよい。なお、この実施の形態では、リード
片３１とリード片３４の平面的形状は同一で、上下のリ
ード片３１、３４は実質的に同じ位置に貼着している。
従って、規格の寸法及び位置になっているリード片３４
は、中央の素子搭載部１３から離れた位置にあるが、リ
ード片３４に電気的に接合しているリード部１４の内側
端部は素子搭載部１３側に延設されている（以上、リー
ド片重合工程）。この後、周囲の枠体部を除去して個別
の半導体装置３５に分離して製品が完成する。
【００１７】前記第２の実施の形態においては、リード
片３１やリード片３４は機器組立工程の後にリード部１
４に接合されたが、予めリードフレーム本体１２に接合
されていてもよい。更には、第１、第２の実施の形態に
おいて、リード片２４、３１は一枚のリード片によって
構成したが複数枚のリード片を積層してもよく、リード
片３４においても同様で複数のリード片を積層したもの
でもよい。以上の実施の形態において、外部接続端子と
なるリード片の底部には貴金属めっきやはんだめっきを
行って、接合性及び濡性を向上してもよい。また、前記
実施の形態においては、複数の半導体装置を同時に製造
する方法について説明したが、当然のことながら単独の
半導体装置を個別に製造する場合にも本発明は適用され
る。
片３１やリード片３４は機器組立工程の後にリード部１
４に接合されたが、予めリードフレーム本体１２に接合
されていてもよい。更には、第１、第２の実施の形態に
おいて、リード片２４、３１は一枚のリード片によって
構成したが複数枚のリード片を積層してもよく、リード
片３４においても同様で複数のリード片を積層したもの
でもよい。以上の実施の形態において、外部接続端子と
なるリード片の底部には貴金属めっきやはんだめっきを
行って、接合性及び濡性を向上してもよい。また、前記
実施の形態においては、複数の半導体装置を同時に製造
する方法について説明したが、当然のことながら単独の
半導体装置を個別に製造する場合にも本発明は適用され
る。
【００１８】
【発明の効果】請求項１〜４記載のリードフレームにお
いて、外部への接続端子となるリード片をリード部の底
に接合しているので、従来のように面倒なハーフエッチ
ングをすることなく所定の位置にリード片が露出する半
導体装置を簡単に製造できる。そして、ハーフエッチン
グ等を行わないので、製造の手間が省略できる。特に、
請求項２記載のリードフレームにおいては、リード部は
リード片より素子搭載部側に延設されているので、接続
導体の長さが短くなり、隣り合う接続導体が接触する等
の問題が改善される。請求項３及び請求項４記載のリー
ドフレームにおいては、リードフレーム本体はその周囲
に第１の枠体部が設けられ、各リード片は各リード片を
リードフレーム本体のリード部の接合位置に配置する第
２の枠体部が設けられているので、第１、第２の枠体部
を重ねることによって、各リード片の位置合わせを行う
ことができる。
いて、外部への接続端子となるリード片をリード部の底
に接合しているので、従来のように面倒なハーフエッチ
ングをすることなく所定の位置にリード片が露出する半
導体装置を簡単に製造できる。そして、ハーフエッチン
グ等を行わないので、製造の手間が省略できる。特に、
請求項２記載のリードフレームにおいては、リード部は
リード片より素子搭載部側に延設されているので、接続
導体の長さが短くなり、隣り合う接続導体が接触する等
の問題が改善される。請求項３及び請求項４記載のリー
ドフレームにおいては、リードフレーム本体はその周囲
に第１の枠体部が設けられ、各リード片は各リード片を
リードフレーム本体のリード部の接合位置に配置する第
２の枠体部が設けられているので、第１、第２の枠体部
を重ねることによって、各リード片の位置合わせを行う
ことができる。
【００１９】請求項５及び６記載の半導体装置において
は、リード片をリード部に重ねることによって、外部へ
接続端子となるリード片の底面（接続端子面）を露出さ
せているので、ハーフエッチング等を使用せず、半導体
装置が安価に製造でき、更にはよりファインな複雑半導
体装置を製造することができる。特に、請求項６記載の
半導体装置においては、接続端子面が封止樹脂の底面よ
り突出しているので、スタンド性を確保でき、実装基板
のレジスト下に存在する配線との接触を防止できる。
は、リード片をリード部に重ねることによって、外部へ
接続端子となるリード片の底面（接続端子面）を露出さ
せているので、ハーフエッチング等を使用せず、半導体
装置が安価に製造でき、更にはよりファインな複雑半導
体装置を製造することができる。特に、請求項６記載の
半導体装置においては、接続端子面が封止樹脂の底面よ
り突出しているので、スタンド性を確保でき、実装基板
のレジスト下に存在する配線との接触を防止できる。
【００２０】請求項７〜１０記載の半導体装置の製造方
法においては、リード片が半導体装置（即ち、封止樹
脂）の底部から突出しているので、実装基板との干渉を
効果的に防止できる。そして、リードフレームをハーフ
エッチングすることなく、接続端子面を突出して露出さ
せているので、半導体装置を安価に製造できる。特に、
請求項８記載の半導体装置の製造方法においては、リー
ドフレームの素子搭載部も樹脂封止されているので、素
子搭載部から封止樹脂が剥離するのを防止でき、パッケ
ージの反りも合わせて防止できる。請求項９記載の半導
体装置の製造方法においては、半導体チップの電極パッ
ド部からリード部への配線がより短くなる。そして、請
求項１０記載の半導体装置の製造方法においては、リー
ドフレーム本体及びリード片は第１、第２の枠体部を有
し、これらを位置合わせすることによって、リード片が
リード部の所定位置に配置されるようになっているの
で、製造が容易であり、安価な半導体装置を提供でき
る。
法においては、リード片が半導体装置（即ち、封止樹
脂）の底部から突出しているので、実装基板との干渉を
効果的に防止できる。そして、リードフレームをハーフ
エッチングすることなく、接続端子面を突出して露出さ
せているので、半導体装置を安価に製造できる。特に、
請求項８記載の半導体装置の製造方法においては、リー
ドフレームの素子搭載部も樹脂封止されているので、素
子搭載部から封止樹脂が剥離するのを防止でき、パッケ
ージの反りも合わせて防止できる。請求項９記載の半導
体装置の製造方法においては、半導体チップの電極パッ
ド部からリード部への配線がより短くなる。そして、請
求項１０記載の半導体装置の製造方法においては、リー
ドフレーム本体及びリード片は第１、第２の枠体部を有
し、これらを位置合わせすることによって、リード片が
リード部の所定位置に配置されるようになっているの
で、製造が容易であり、安価な半導体装置を提供でき
る。
【図１】（Ａ）〜（Ｅ）は本発明の第１の実施の形態に
係る半導体装置の製造方法を示す説明図である。
係る半導体装置の製造方法を示す説明図である。
【図２】同半導体装置の製造方法に使用するリードフレ
ームの平面図である。
ームの平面図である。
【図３】リードフレームのリード部にリード片を接合す
る工程の説明図である。
る工程の説明図である。
【図４】（Ａ）、（Ｂ）はそれぞれ他の例に係るリード
片の説明図である。
片の説明図である。
【図５】（Ａ）〜（Ｆ）は本発明の第２の実施の形態に
係る半導体装置の製造方法の説明図である。
係る半導体装置の製造方法の説明図である。
【図６】従来例に係る半導体装置の製造方法を示す説明
図である。
図である。
１０：条材、１１：リードフレーム本体群、１２：リー
ドフレーム本体、１３：素子搭載部、１４：リード部、
１５：第１の枠体部、１６：外側フレーム、１７：パイ
ロット孔、１８：支持フレーム部、１９：半導体チッ
プ、２０：電極パッド部、２１：ボンディングワイヤ、
２２：カバーフィルム、２３：封止樹脂、２４：リード
片、２４ａ：中間製品、２５：第２の枠体部、２６：半
導体装置、２７：リード片、２８：絶縁性テープ、２
９：リード片、３１：リード片、３２：カバーフィル
ム、３３：封止樹脂、３４：リード片、３５：半導体装
置、３６：底部
ドフレーム本体、１３：素子搭載部、１４：リード部、
１５：第１の枠体部、１６：外側フレーム、１７：パイ
ロット孔、１８：支持フレーム部、１９：半導体チッ
プ、２０：電極パッド部、２１：ボンディングワイヤ、
２２：カバーフィルム、２３：封止樹脂、２４：リード
片、２４ａ：中間製品、２５：第２の枠体部、２６：半
導体装置、２７：リード片、２８：絶縁性テープ、２
９：リード片、３１：リード片、３２：カバーフィル
ム、３３：封止樹脂、３４：リード片、３５：半導体装
置、３６：底部
フロントページの続き
(72)発明者 木本 啓介
福岡県北九州市八幡西区小嶺２丁目10−１
株式会社三井ハイテック内
(72)発明者 森田 武
福岡県北九州市八幡西区小嶺２丁目10−１
株式会社三井ハイテック内
Ｆターム(参考） 5F067 AA01 AA13 AA15 AB04 BA02
BC01 DA00
Claims (10)
- 【請求項１】 リードフレーム本体の各リード部の底部
に外部接続端子となるリード片を１又は２枚以上重ねて
接合したことを特徴とするリードフレーム。 - 【請求項２】 請求項１記載のリードフレームにおい
て、前記リードフレーム本体は中央に素子搭載部をその
周囲に前記リード部を有し、しかも、該リード部は前記
リード片より前記素子搭載部側に延設されていることを
特徴とするリードフレーム。 - 【請求項３】 請求項１又は２記載のリードフレームに
おいて、前記リードフレーム本体はその周囲に第１の枠
体部が設けられ、前記各リード片は該各リード片を前記
リードフレーム本体のリード部の接合位置に配置する第
２の枠体部が設けられていることを特徴とするリードフ
レーム。 - 【請求項４】 請求項３記載のリードフレームにおい
て、前記第１の枠体部と第２の枠体部は実質的に同一大
きさであることを特徴とするリードフレーム。 - 【請求項５】 素子搭載部及び該素子搭載部の周囲にそ
の先端が延設されている複数のリード部を有するリード
フレーム本体と、前記素子搭載部の上に載置されている
半導体チップと、前記半導体チップの電極パッド部と前
記各リード部を連結する接続導体と、前記リードフレー
ム本体の素子搭載側、前記半導体チップ及び前記接続導
体を密閉する封止樹脂とを有する半導体装置において、
前記各リード部の底部に、その中心位置が前記リード部
の中心位置より前記素子搭載部を中央にして外側に配置
される１又は２枚以上のリード片を重ねて接合し、しか
も、重ねた前記各リード片の接続端子面を前記封止樹脂
から露出させたことを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、前
記端子接続面は前記封止樹脂の底面より突出しているこ
とを特徴とする半導体装置。 - 【請求項７】 第１の導電性板材を形状加工して、素子
搭載部、該素子搭載部にその先部が指向してリード部、
これらを支持する第１の枠体部を有するリードフレーム
本体の製造工程と、第２の導電性板材を形状加工して前
記各リード部の底部に接合するリード片とこのリード片
を支持する第２の枠体部とを有する補助フレームの製造
工程と、前記リードフレーム本体の素子搭載部に半導体
チップを搭載し、該半導体チップと前記リード部とを接
続導体で連結する機器組立工程と、前記リードフレーム
本体に搭載された前記半導体チップ、該半導体チップの
各電極パッド部と前記各リード部とを連結している接続
導体、及び前記リード部の底部を除く部分を密閉する樹
脂封止工程と、前記各リード部の底部に位置合わせし
て、１又は２枚以上の前記各リード片を重ねて接合する
リード片接合工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項８】 第１の導電性板材を形状加工して、素子
搭載部、該素子搭載部にその先部が指向してリード部、
これらを支持する第１の枠体部を有するリードフレーム
本体の製造工程と、第２の導電性板材を形状加工して前
記各リード部の底部に接合するリード片とこのリード片
を支持する第２の枠体部とを有する補助フレームの製造
工程と、前記リードフレーム本体の素子搭載部に半導体
チップを搭載し、該半導体チップと前記リード部とを接
続導体で連結する機器組立工程と、前記各リード部の底
部に位置合わせして、前記各リード片を重ねて接合する
リード片接合工程と、前記リードフレーム本体に搭載さ
れた前記半導体チップ、該半導体チップの各電極パッド
部と前記各リード部とを連結している接続導体、及び前
記リード部の底部に接合された前記リード片の底部を除
く部分を密閉する樹脂封止工程と、前記各リード片の底
部に、更に別のリード片を重ねて接合するリード片重合
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項９】 請求項７又は８記載の半導体装置の製造
方法において、前記リード片の長さは前記リード部の長
さより短く、しかも、前記リード部に対して前記素子搭
載部を中央にして外側位置に設けられていることを特徴
とする半導体装置の製造方法。 - 【請求項１０】 請求項７〜９のいずれか１項に記載の
半導体装置の製造方法において、前記各リード部に前記
各リード片を接合する場合には、前記第１の枠体部と前
記第２の枠体部の位置を符合させて行い、前記第１、第
２の枠体部は前記リード部と前記リード片との接合が完
了した後に切除することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397033A JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397033A JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197845A true JP2003197845A (ja) | 2003-07-11 |
| JP3691790B2 JP3691790B2 (ja) | 2005-09-07 |
Family
ID=27602940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397033A Expired - Fee Related JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691790B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100819799B1 (ko) * | 2005-02-22 | 2008-04-07 | 삼성테크윈 주식회사 | 다열리드형 반도체 패키지 제조 방법 |
| KR20160075316A (ko) | 2014-12-19 | 2016-06-29 | 신꼬오덴기 고교 가부시키가이샤 | 리드 프레임 및 반도체 장치 |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200483254Y1 (ko) * | 2012-01-06 | 2017-05-02 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 |
-
2001
- 2001-12-27 JP JP2001397033A patent/JP3691790B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100819799B1 (ko) * | 2005-02-22 | 2008-04-07 | 삼성테크윈 주식회사 | 다열리드형 반도체 패키지 제조 방법 |
| KR20160075316A (ko) | 2014-12-19 | 2016-06-29 | 신꼬오덴기 고교 가부시키가이샤 | 리드 프레임 및 반도체 장치 |
| US9698084B2 (en) | 2014-12-19 | 2017-07-04 | Shinko Electric Industries Co., Ltd. | Semiconductor device and lead frame having two leads welded together |
| CN110246826A (zh) * | 2018-03-08 | 2019-09-17 | 艾普凌科有限公司 | 半导体装置以及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3691790B2 (ja) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5724726A (en) | Method of making leadframe for lead-on-chip (LOC) semiconductor device | |
| JP4294161B2 (ja) | スタックパッケージ及びその製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US20030089981A1 (en) | Semiconductor package having stacked dice and leadframes and method of fabrication | |
| WO2001003186A9 (en) | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device | |
| TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH03204965A (ja) | 樹脂封止型半導体装置 | |
| US20140175626A1 (en) | Integrated circuit package and method of manufacture | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2003197845A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
| JP2000183211A (ja) | 半導体装置の製造方法 | |
| JP2001077268A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050616 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |