JP4294161B2 - スタックパッケージ及びその製造方法 - Google Patents

スタックパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4294161B2
JP4294161B2 JP13482799A JP13482799A JP4294161B2 JP 4294161 B2 JP4294161 B2 JP 4294161B2 JP 13482799 A JP13482799 A JP 13482799A JP 13482799 A JP13482799 A JP 13482799A JP 4294161 B2 JP4294161 B2 JP 4294161B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
solder
leads
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13482799A
Other languages
English (en)
Other versions
JPH11345915A (ja
Inventor
明 根 朴
昌 濬 朴
男 秀 李
享 吉 白
倫 華 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH11345915A publication Critical patent/JPH11345915A/ja
Application granted granted Critical
Publication of JP4294161B2 publication Critical patent/JP4294161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Description

【０００１】
【発明の属する技術分野】
本発明は半導体パッケージ、特に少なくとも２個以上の半導体チップを積層して一つのパッケージからなるスタックパッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、メモリチップ容量の増大化が盛んに進められている。現在においては、１２８ＭＤＲＡＭの量産段階にあり、２５６ＭＤＲＡＭの量産も視野に入っている。
【０００３】
一般的に、メモリチップ容量の増大、則ち高集積化の達成方法として、限定された半導体チップの空間内に多数のセルを形成する技術が開示されている。このような方法は、精密な微細線幅が要求される等、高い難度の技術及び長い開発時間が必要である。したがって、最近においては、簡単に高集積化が達成できるスタッキング（Stacking）技術が開発され、これに対する研究が盛んに行なわれいる。
【０００４】
半導体業界におけるスタッキングとは、少なくとも二つ以上の半導体チップを垂直に積上げてメモリ容量を倍加させる技術である。こうしたスタッキングによれば、例えば２個の６４Ｍ級ＤＲＡＭ素子を積層して１２８Ｍ級ＤＲＡＭを形成し、あるいは２個の１２８Ｍ級ＤＲＡＭ素子を積層して２５６Ｍ級ＤＲＡＭを構成することができる。
【０００５】
スタッキングには、上述した様な半導体素子レベルでのスタッキング以外にもパッケージレベルでのスタッキングとモジュールレベルでのスタッキングなどがある。
【０００６】
パッケージレベルでのスタッキングは、製造されたパッケージを２〜３層またはその以上に積上げてスタッキングする方式であって、費用面で非常に有利なスタックパッケージが構成できる。こうしたパッケージレベルでのスタックパッケージは、予め注文型で作られたパッケージを、その該当リード同士が一対一になるように連結する方式、及び標準パッケージを、サイドレール（side rail ）またはこれと類似しているアクセサリーを用いて連結する方式がある。
【０００７】
前記の様なパッケージレベルでのスタッキングによるパッケージの典型的な例を図１及び図２に示す。これを簡単に説明すれば次の通りである。同図に示すように、上部パッケージ１の下面と下部パッケージ１′の上面とを当接させて積層される。そして、各パッケージ１、１′の両側に突出したリード１ａ、１ａ′を連結している。図示の例では、２個のパッケージが積層された構造であるが、その以上に積層することもできる。また、積層された各パッケージのリードは、サイドレールまたはこれと類似する補助アクセサリーにより連結することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したようなパッケージレベルでのスタックパッケージは、２個以上のパッケージを積層して構成するので、パッケージの見かけ（容積）が大きくなり、取扱が難しく、かつ追加工程〔主にモールド(molding)とフォーミング(forming)工程で追加されるか、変形される〕の問題がある。特に、フォーミング工程以後にもリードをさらに変形させ、スタックできる場合がある。しかしながら、この場合、リード幅または空間によって作業条件が劣ることになり、スタックできないことがある。
【０００９】
一方、前記の様なパッケージレベルでのスタックパッケージが持つ諸問題点を解決するために、一つのパッケージ内に少なくとも２個以上の半導体チップを備えて構成したスタックパッケージが、特開昭６２−８５２９号、特開昭６２−１３１５５５号、特開昭６２−１１９９５２号及び特開昭６３−１２１４４５号の各公報に開示されているが、これらは各々次の様な問題を有している。
【００１０】
前記特開昭６２−８５２９号及び特開昭６２−１３１５５５号公報記載のスタックパッケージは、ＴＡＢの両側に半導体チップを搭載した構造を持つ。このような構造では、半導体チップの一側に配置されたボンディングパッドとリードフレームが金属ワイヤによって連結する先行ワイヤボンディング工程を行った後、他側のボンディングパッドとリードフレームが金属ワイヤによって連結する後続ワイヤボンディング工程が行なわれる。ところが、後続ワイヤボンディング工程時において、先行工程で予め連結した状態の金属ワイヤに傷つける場合が多かった。
【００１１】
前記、特開昭６３−１２４４５０号公報記載のスタックパッケージは、２段のリードフレームを封止剤でモールドする構造を持つ。ところで、現在用いられているモールド方法のトランスファーモールド方法では、前記構造を持つスタックパッケージを大量に製造することが難いという問題がある。
【００１２】
前記、特開昭６２−１１９９５２号公報記載のスタックパッケージは、パッケージ内部でリードフレームを接合して一体とする構造を持つ。ところで、モールド前に、リードフレーム間を連結するためのリードフレームの成形が難いという問題がある。また、この様な構造は、パッケージ厚が厚くなるので、高集積化に逆行するという問題がある。
【００１３】
本発明は前記問題を解決するために創案されたものであり、その目的は、一般の樹脂モールド型半導体パッケージを製造する技術と材料をそのまま用い、少なくとも２個以上の半導体チップを一つのパッケージで構成し、高集積化がなされて容量が倍加しても、パッケージの見かけが大きくならず、また、製造費用が低減でき、量産性が良好であり、電気的な特性が優秀なスタックパッケージ及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明によるスタックパッケージは、中央部に沿って複数のボンディングパッドが形成された半導体チップ面に接着され且つ前記ボンディングパッドと金属ワイヤにより接続されたインナーリードを有しアウターリードの無い第１リードフレームと、中央部に沿って複数のボンディングパッドが形成された半導体チップ面に接着され且つ前記ボンディングパッドと金属ワイヤにより接続されたインナーリードとアウターリードとを有する第２リードフレームとを備え、１つ以上の前記第１リードフレームと１つの第２リードフレームとが、それぞれのインナーリード同士の接触面を介して積層して電気的に接合され、且つ前記第２リードフレームのアウターリードが露出するように全体を封止材でモールドして一体化されたスタックパッケージであって、前記第1リードフレームの幅は、前記第２リードフレームの幅より狭く形成され、且つ前記第1リードフレームのインナーリード端部は、前記第２リードフレームのアウターリードに重なって前記封止材から露出して外端部を構成すると共に、前記外端部と前記アウターリードとの接触部位に、電気的な接続を補助する半田ジョイントが形成され、且つ、前記インナーリード同士の接触面には加熱圧着により接合可能な伝導性接着物質がコーティングされるとともに、前記伝導性接着物質がコーティングされる領域は、前記外端部から封止材内部に亘って形成される。
【００１５】
ここで、第１及び第２半導体チップは、これらのボンディングパッド形成面が向き合うように配置したり、あるいはその裏面が当接するように配置することができる。また、ボンディングパッド形成面は、上部または下部に向かうように配置する事もできる。そして、それぞれのリードフレームのインナーリードは、金属ワイヤとのショート防止のため、適切にアップセット及び／又はダウンセットする事もできる。
【００１６】
第２リードフレームに連結する第１リードフレームの外端部には、第２リードフレームとのより広い接触面積を確保するための、半円型、円形または四角形の接続孔を形成する。
【００１７】
上述した様な構造からなるスタックパッケージを製造する方法は、次の通りである。まず、中央部に多数のボンディングパッドを一定間隔に配列した少なくとも２個以上の半導体チップを製造及び用意する。各半導体チップの外部への信号伝達経路をなす２個のリードフレームを作製及び用意する。各半導体チップのボンディングパッド形成面に、各リードフレームのインナーリードを取り付ける。各リードフレームのインナーリードとボンディングパッドとが金属ワイヤにより電気的に連結する。第１リードフレームのリード端部と第２リードフレームのリードとが接触される接続面の間に、伝導性接着物質をコーティングした後、各々を当接して伝導性接着物質の鎔融点温度で加熱し接合させる。第２リードフレームのアウターリードが露出するように、全体を封止剤でモールドする。前記封止剤から露出した前記第１リードフレームの前記リード端部が接続する、前記アウターリード部分に半田ジョイントを形成する。
【００１８】
以上のような本発明によれば、一つのパッケージ内に少なくとも２個以上の半導体チップが形成できるので、パッケージの高集積化を図ることができ、また、一般の樹脂モールド型半導体パッケージの製造工程を用いて製造できるので、製造費用を低減することができるとともに、大量生産が容易になる。
【００１９】
【発明の実施の形態】
本発明の実施例を図面を参照して詳細に説明する。先ず、各図に示す符号１０及び１０′は半導体チップ、２０及び２０′はリードフレーム、３０及び３０′は接着テープ、４０及び４０′は金属ワイヤ、５０は封止剤、６０は伝導性接着物質である。
【００２０】
図３及び図４に示すように、２個の半導体チップ１０、１０′は、そのボンディングパッド１０ａ、１０ａ′形成面が対向するように、一定間隔を維持して上下に配置される。第１及び第２半導体チップ１０、１０′のボンディングパッド形成面１０ａ、１０ａ′、すなわち上部に配置された第１半導体チップ１０の下部面と、下部に配置された第２半導体チップ１０′の上部面とに、第１及び第２リードフレーム２０、２０′を接着テープ３０、３０′でそれぞれ取り付ける。また、第１及び第２リードフレーム２０、２０′のインナーリード２１、２１′が、金属ワイヤ４０、４０′により該当ボンディングパッド１０ａ、１０ａ′に電気的に連結される。そして、第１リードフレーム２０の外側のリード端部（以下外端部と称す）と第２リードフレーム２０′のアウターリード２２′が露出するように、全体を封止剤５０でモールドする。
【００２１】
各半導体チップ１０、１０′のボンディングパッド１０ａ、１０ａ′は、図７及び図８に示すように、各半導体チップ１０、１０′の中央部に、その長さ方向に沿って一定間隔に形成する。
【００２２】
そして、図５及び図６に示すように、第１リードフレーム２０はアウターリードがない複数のインナーリード２１のみを持つ。これに対し、第２リードフレーム２０′はインナーリード２１′と、これから延びて封止剤５０の外側に突出するアウターリード２２′とを持つ。一方、同図で説明しない符号２３及び２３′は各リードフレーム２０、２０′を連結するダムバー（dambar）である。
【００２３】
この様な第１及び第２リードフレーム２０、２０′は、図３に示すように、その各インナーリード２１、２１′が接触することにより電気的に連結される。これにより、所定の電気信号が一つの経路を構成する各リードフレーム２０、２０′を通じて、各半導体チップ１０、１０′の該当ボンディングパッド１０ａ、１０ａ′で入出力が行なわれる。
【００２４】
また、第１リードフレーム２０のインナーリード２１は部分的にアップセットされ、第２リードフレーム２０′のインナーリード２１′は部分的にダウンセットされて、所定の大きさの空間を提供することになる。この空間は、リードフレーム２０、２０′と金属ワイヤ４０、４０′との間のショート発生を防止する。
【００２５】
一方、前記構造のスタックパッケージが所望の動作特性を持つには、各リードフレーム２０、２０′間の電気的接続の信頼性が確保される必要がある。このために、本発明では、各インナーリード２１、２１′の接触面に伝導性接着物質６０を挟み込む。また、図３及び図１２に示すように、封止剤５０から露出した第１リードフレーム２０のインナーリード２１の外端部２１ａと第２リードフレーム２０′が接触する部分に半田ジョイント６０′を融着させる。さらに、第１リードフレーム２０のインナーリード２１の外端部２１ａに、図１３、図１４及び図１５に示すように、半円型、四角形または円形の接続孔２１ｂを形成する。この接続孔２１ｂは、前記半田ジョイント６０′またはインジウムメッキ時に、外端部２１ａの表面積を広げるように作用し、これにより、両リードフレーム２０、２０′間の電気的な接続をより確実なものとする。
【００２６】
以下、前記構造を持つ実施例１によるスタックパッケージの製造方法を、図１６に示すフロー図を参照して説明する。本発明のスタックパッケージの製造方法は、一般の樹脂モールド型半導体パッケージを製造する方法と同様な工程及び材料をそのまま用いることになる。したがって、他のスタックパッケージに比べて製造費用が著しく低減するという利点がある。
【００２７】
かかる方法として、まず、中央部に多数のボンディングパッドが一定間隔に形成された、少なくとも２個以上の半導体チップを製造及び用意する段階を含む。また、各半導体チップの外部への信号伝達経路をなす２個のリードフレームを作製及び用意する。各半導体チップのボンディングパッド形成面に、各リードフレームのインナーリードを取り付ける。各リードフレームのインナーリードとボンディングパッドとが金属ワイヤにより電気的に連結される。第１リードフレームの外端部と第２リードフレームが接触する部分に、伝導性接着物質をコーティングした後、各々を当接して伝導性接着物質の溶融点温度で加熱，圧着し接合させる。第２リードフレームのアウターリードが露出するように、全体を封止剤でモールドする。次に、第１及び第２リードフレームのダムバーを同時に切断し、リードメッキを行なった後、第２リードフレームのアウターリードが所定形状に曲折して形成する段階を行うと、図３に示す様なスタックパッケージが完成する。前記方法を段階的にその特徴部分だけを重点的に説明すると次の通りである。
【００２８】
まず、第１及び第２リードフレーム２０、２０′は、図５及び図６に示すように、それぞれの形状が互いに異なる。則ち、前述したように、本発明のスタックパッケージでは、アウターリードは第２リードフレーム２０′のものを用いるために、第１リードフレーム２０にはアウターリードがないインナーリードとダムバー２３のみとなる。また、具体的には図示しないが、第１リードフレーム２０のサイドレール孔は、これをかえした時、第２リードフレーム２０′のサイドレール孔と一致するように製作する。モールド工程に用いる孔は、第１及び第２リードフレーム２０、２０′を一致させるために同一径で製作する。トリム／フォーミング工程に用いる孔は、作業途中の干渉防止のために、第１リードフレーム２０の孔が、第２リードフレーム２０′の孔よりも十分に大きく製作する。そして、第１及び第２リードフレーム２０、２０′のアップセット及び／またはダウンセットは、ともに６〜８ｍｉｌ程度を与える。また、モールド時、第１リードフレーム２０と第２リードフレーム２０′のミスマッチを考慮して、第１リードフレーム２０の幅を第２リードフレーム２０′の幅よりも約３ｍｉｌ程度小さく製作する。
【００２９】
上述したように、半導体チップ１０、１０′とリードフレーム２０、２０′を用意した後、図５及び図６に示すように、各リードフレーム２０、２０′に半導体チップ１０、１０′をそれぞれ取り付けるダイ接着工程を行う。
【００３０】
この後、半導体チップ１０、１０′とリードフレーム２０、２０′のインナーリード２１、２１′とが、金属ワイヤ４０、４０′により電気的に接続するワイヤボンディング工程を行う。この際、第１リードフレーム２０はリバースワイヤボンディングを、第２リードフレーム２０′は正常なワイヤボンディングを行う。その理由は、本実施例１によるスタックパッケージで、各半導体チップ１０、１０′が、そのボンディングパッド１０ａ、１０ａ′の形成面が向き合うように配置されるからである。すなわち、もし、各半導体チップ１０、１０′に対するワイヤボンディングをともに正常に行なうと、各半導体チップ１０、１０′の同パッドを同リードフレームに連結できないからである。
【００３１】
換言すれば、本実施例１によるリードフレーム間の連結は、上下に配置したリードフレーム間の連結である。このため、パッケージが所望の機能を持つには、ワイヤボンディング後に半導体チップを積層したとき、各半導体チップのある１個のボンディングパッドに連結するリードフレームが、上下に重なるように配置される必要がある。そうでないと、同一機能を有するリードフレームを電気的に連結させることができない。この様な本実施例１でのワイヤボンディングの一例を、図７及び図８に示している。ここで、図７の場合が、上部に配置する第１リードフレームのリバースワイヤボンディング状態で、図８の場合が下部に配置する第２リードフレームの正常なワイヤボンディング状態である。この図に示すように、図７ではボンディングパッド１番とリードａ番が連結し、図８ではボンディングパッド１番とリードｆ′番を連結している。したがって、ワイヤボンディング後、各ボンディングパッド形成面が向き合うように、各半導体チップ１０、１０′を配置すると、各半導体チップ１０、１０′のボンディングパッド１番に連結した第１リードフレームのリードａ番と第２リードフレームのリードｆ′番とが上下に重なることになる。
【００３２】
上記の様なワイヤボンディング後、第１及び第２リードフレームの重なる部分を電気的に接続する工程を行う。本発明のスタックパッケージでのリード間の接続は、パッケージの電気的特性及び信頼性を左右する決定的な要因である。このようなリード間の接続方法には、次の様な３種類がある。第１に、モールド時のクランプによるジョイント形成方法がある。これは、リード対リード接続のための別の工程を行わず、モールド時の温度及びクランプ圧力条件で、モールドと同時に各リードを電気的に接続することである。
(1) １次実験結果によれば、前記モールド時の温度及び圧力条件でもある程度の電気的な接続が実現される。
(2) 前記(1) の方法を補完するために、クランプ領域の表面粗度を増加させたリードフレームを用いる方法がある。
(3) クランプ領域の表面を超音波またはプラズマで洗浄し、電気的に活性化させる方法もある。
(4) クランプ領域にインジウムをメッキしたり、或いはＳｎ／Ａｇ、Ｓｎ／Ｐｂ、またはＡｇの好適な半田付け材料を介在させ、モールドクランプにより半田付けする方法がある。ここで、望ましい温度は１５０〜２００℃である。
(5) 前記(4) の方法と類似しており、クランプ領域に等方性の伝導性エポキシまたは非等方性の伝導性エポキシを塗布し、モールドクランプ時ジョイントを形成する方法もある。
【００３３】
第２に、モールド前にジョイントを形成する方法がある。これは、モールド前に別のリード対リードの接続段階を行い、各リードを電気的に接続させる方法として好適である。このような方法には、(1) 加熱及び機械的な圧力により電気的に接続させる方法がある。
(2) 前記(1) 方法を補完するために、ジョイント領域の表面粗度を増加させたリードフレームを用いて機械的に加圧して接続させる方法もある。
(3) ジョイント領域の表面を超音波またはプラズマで洗浄し、電気的に活性化させた後、機械的に加圧する方法がある。
(4) ジョイント領域にインジウムをメッキしたり、或いはＳｎ／Ａｇ、Ｓｎ／Ｐｂ、又はＡｇの様な好適な半田付け材料を介在させ、機械的に加圧する方法がある。
(5) ジョイント領域に等方性の伝導性エポキシまたは非等方性の伝導性エポキシを塗布し、ジョイントを形成する方法もある。
この様な方法等で、ジョイント領域は、パッケージのアウターラインまたはインナーラインになることもでき、特に(4)の方法では２００〜２６０℃の熱を加えながら加圧するのが望ましい。
【００３４】
第３に、モールド後に半田ジョイントを形成する方法がある。
(1) １次実験結果によれば、モールド後にインジウムメッキを行うと、各リードの境界面にインジウムフィレット（fillet）が形成されることがわかる。このインジウムフィレットが電気的な接続を補助する作用をする。この様なインジウムフィレットは、半田浸漬（dipping）によっても各リードの境界面に形成される。
(2) 他の方法として、半田ペーストを各リードの境界面に塗布した後、リフローさせてジョイントを形成することができる。
(3) 前記(2) の方法と同様に、伝導性エポキシを用いてジョイントを形成することができる。
(4) 前記(1),(2),(3) の方法を組み合わせてジョイントを形成することができる。
(5) ジョイント領域を増加させるために、第１リードフレームの端部に、半円形、円形及び四角形の接続孔を形成する方法がある。
【００３５】
前記各方法のいずれかを選択して、各リードフレームを電気的に接続させた後にモールド工程を行う。図９に示すように、下部に配置する第２リードフレーム２０′に第１リードフレーム２０をひっくりかえして搭載する。この様なモールド工程は、２個のリードフレームが搭載される点を除けば、一般の樹脂モールド型パッケージにおけるモールド工程と同様である。ここで、各リードフレームが重なるとき、半導体チップを含んだ金属ワイヤを傷つけないように、各リードフレームにダウンセットを与えたが、ワイヤショートを防止するために、ダウンセットの深さを調節する必要がある。
【００３６】
モールド工程が完了してからトリム工程を行う。図１０に示すように、現在使用中の（一般の樹脂モールド型半導体パッケージで使用中の）メカニズムをそのまま用い、２個の重なったダムバー２３を切断する。図で符号７０は切削工具である。ここで、各リードフレームのミスマッチを考慮して、第１リードフレーム２０の幅が第２リードフレーム２０′の幅よりも約３ｍｉｌ程度小さく製作したにも拘わらず、ミスマッチの発生する場合は、適切なセンターラインを基準にして工具を製作する。
【００３７】
この後、半田浸漬や電気メッキのような一般の方法にてリードメッキを行う。次に、封止剤から露出した第２リードフレーム２０′のアウターリード２２′を、所定の、所望形状で形成するフォーミング工程を行う。この様なフォーミング工程も、図１１に示すように、現在用いているメカニズムをそのまま適用する。図で符号８０はフォーミング工具である。
【００３８】
以上説明したように、本発明によるスタックパッケージは、一般の樹脂モールド型半導体パッケージの製造工程及び材料をそのまま用いて製造ができる。
【００３９】
一方、本発明に用いる第１及び第２リードフレーム２０、２０′は、例えば、Ｆｅ−Ｎｉ系合金もしくはＣｕ合金等で形成される。第１及び第２金属ワイヤ４０、４０′は、Ａｌ、ＡｕまたはＣｕ等の材質を用いる。また、封止剤５０としては、フェノール系硬化剤、シリコンゴムまたはエポキシ系樹脂を用いることができ、さらにカップリング剤、着色剤等を少量添加する事も出来る。
【００４０】
そして、本実施例１では、封止剤５０の外側に突出した第２リードフレーム２０のアウターリード２２′が断面Ｌ字型に曲がった例を示しているが、この様な形状に限らず、任意の方向及び形状で曲折可能であり、例えばＳＯＪやＤＩＰ形で形成する事も出来る。
【００４１】
また、本実施例１では、第１及び第２半導体チップ１０、１０′は、そのボンディングパッド形成面が向き合うように対向、配置された例を示しているが、これに限らない。例えば、図１７に示すように、第１及び第２半導体チップ１０、１０′は、その裏面(ボンディングパッド形成面と反対面)が当接するように配置する事もでき、また、図１８に示すように、それぞれのボンディングパッド形成面とも上部に向けて配置することができる。さらに、図１９に示すように、それぞれのボンディングパッド形成面ともに下部に向けて配置する事も出来る。
【００４２】
以上の実施例２乃至４におけるスタックパッケージは、半導体チップ１０、１０′の配置方向と、これにより第１及び第２リードフレーム２０、２０′のアップセット及び／またはダウンセット形態が変わることを除き、他の構成は前述した実施例１の場合と同様であり、製造方法も同様である。よって、各構成要素に同符号を付けて、これに対する具体的な説明は省略する。
【００４３】
図２０は、本発明の実施例５によるスタックパッケージの断面図である。このスタックパッケージは、前述した各実施例等とは異なり、３個の半導体チップ１０、１０′、１０″を一つのパッケージとして構成したことを特徴とする。
【００４４】
図２０に示すように、各半導体チップ１０、１０′、１０″は、そのボンディングパッド形成面を上部に向けて垂直に積層する。各半導体チップ１０、１０′、１０″のボンディングパッド形成面には、第１、第２及び第３リードフレーム２０、２０′、２０″を接着テープ３０、３０′、３０″で取り付ける。各半導体チップ１０、１０′、１０″のボンディングパッドと該リードフレーム２０、２０′、２０″とが、金属ワイヤ４０、４０′、４０″により電気的に連結される。そして、全体を封止剤５０でモールドする。
【００４５】
また、各半導体チップ１０、１０′、１０″は、その中央部に多数のボンディングパッドを一定間隔に配列する。第１及び第２リードフレーム２０、２０′は封止剤５０に形成されるインナーリード２１、２１′だけからなるのに対し、第３リードフレーム２０″は、封止剤５０に形成されるインナーリード２１″と、これから延出して封止剤５０の外側に突出するアウターリード２２″とからなる。第１及び第２リードフレーム２０、２０′のインナーリード２１、２１′は、第３リードフレーム２０″のインナーリード２１″に電気的に連結され、同パッドの信号が一つの経路を通じて入出力される。また、各リードフレーム２０、２０′、２０″は、ワイヤボンディングの空間確保のために、適切にアップセット及び／またはダウンセットされる。則ち、第１及び第２リードフレーム２０、２０′のインナーリード２１、２１′は、全体的にアップセットされ、第３リードフレーム２０″のインナーリード２１″は、部分的にダウンセットされる。
【００４６】
その他の細部の構成は前述した実施例１と同様で、製造方法も３個の半導体チップに適用されるという点を除き、実施例１と同様なので、ここでは具体的な説明を省略する。
【００４７】
尚、本発明によるスタックパッケージ及びその製造方法を実施するための好適な実施例について説明したが、本発明は前記実施例に限らず、当該発明の属する技術分野における通常の知識を有する当業者においては、請求項に記載された本発明の要旨から逸脱しない範囲で多様に実施・変更ができることは当然である。
【００４８】
【発明の効果】
以上説明したように本発明は、少なくとも２個以上の半導体チップを一つのパッケージで構成することにより、メモリ容量を倍増させながらパッケージ容量の小型化を図ることができる。
【００４９】
また、一般の樹脂モールド型半導体パッケージを製造する工程と材料をそのまま用いて製造できるので、パッケージ開発は勿論、大量生産に適用することが容易であり、製造費用を著しく低減することができる。
【００５０】
さらに、本発明によるスタックパッケージは、取り扱いやすく、特に構造上において、外部との電気的な信号伝達経路が短いため、電気的特性が優れる効果がある。
【図面の簡単な説明】
【図１】従来スタックパッケージの一例を示す断面図である。
【図２】従来スタックパッケージの他の例を示す断面図である。
【図３】本発明の実施例１によるスタックパッケージの断面図である。
【図４】実施例１によるパッケージの内部構造を説明するために一部を切開して示した斜視図である。
【図５】実施例１によるパッケージに用いられる第１リードフレーム(上部リードフレーム)の構造を示す斜視図である。
【図６】実施例１によるパッケージに用いられる第２リードフレーム(下部リードフレーム)の構造を示す斜視図である。
【図７】実施例１における第１リードフレームと半導体チップとのリバースワイヤボンディング状態を概略的に示す平面図である。
【図８】実施例１における第２リードフレームと半導体チップとのワイヤボンディング状態を概略的に示す平面図である。
【図９】実施例１によるパッケージのトランスファモールド状態を概略的に示す斜視図である。
【図１０】実施例１によるパッケージのトリム工程を示す斜視図である。
【図１１】実施例１によるパッケージのフォーミング工程を示す斜視図である。
【図１２】実施例１によるパッケージにおける第１及び第２リードフレーム間の連結状態を示す斜視図である。
【図１３】実施例１によるパッケージにおける第１及び第２リードフレーム間の連結状態の他の例を示す斜視図である。
【図１４】実施例１によるパッケージにおける第１及び第２リードフレーム間の連結状態の他の例を示す斜視図である。
【図１５】実施例１によるパッケージにおける第１及び第２リードフレーム間の連結状態の他の例を示す斜視図である。
【図１６】実施例１によるスタックパッケージの製造工程図である。
【図１７】本発明の実施例２によるスタックパッケージの断面図である。
【図１８】本発明の実施例３によるスタックパッケージの断面図である。
【図１９】本発明の実施例４によるスタックパッケージの断面図である。
【図２０】本発明の実施例５によるスタックパッケージの断面図である。
【符号の説明】
１０、１０′、１０″ 半導体チップ
１０ａ、１０′ａ、１０″ａ ボンディングパッド
２０、２０′、２０″ リードフレーム
２１、２１′、２１″ インナーリード
２１ａ インナーリードの外端部
２２′、２２″ アウターリード
２３ ダムバー
３０、３０′、３０″ 接着テープ
４０、４０′、４０″ 金属ワイヤ
５０ 封止剤
６０ 伝導性接着物質
６０′ 半田ジョイント

Claims (11)

  1. 中央部に沿って複数のボンディングパッドが形成された半導体チップ面に接着され且つ前記ボンディングパッドと金属ワイヤにより接続されたインナーリードを有しアウターリードの無い第１リードフレーム、及び中央部に沿って複数のボンディングパッドが形成された半導体チップ面に接着され且つ前記ボンディングパッドと金属ワイヤにより接続されたインナーリードとアウターリードとを有する第２リードフレームとを備え、１つ以上の前記第１リードフレームと１つの第２リードフレームとが、それぞれのインナーリード同士の接触面を介して積層して電気的に接合され、且つ前記第２リードフレームのアウターリードが露出するように全体を封止材でモールドして一体化されたスタックパッケージであって、
    前記第1リードフレームの幅は、前記第２リードフレームの幅より狭く形成され、且つ前記第1リードフレームのインナーリードの外側の端部は、前記第２リードフレームのアウターリードに重なって前記封止材から露出して外端部を構成すると共に、前記外端部と前記アウターリードとの接触部位に、電気的な接続を補助する半田ジョイントが形成され、且つ、前記インナーリード同士の接触面には加熱圧着により接合可能な伝導性接着物質がコーティングされるとともに、前記伝導性接着物質がコーティングされる領域は、前記外端部から封止材内部に亘って形成されることを特徴とするスタックパッケージ。
  2. 前記伝導性接着物質は、Ｓｎ半田、Ｓｎ／Ａｇ半田、Ｓｎ／Ｐｂ半田、Ａｇ半田の一つであることを特徴とする請求項１記載のスタックパッケージ。
  3. 前記伝導性接着物質は、等方性（isotropic）または非等方性（anisotropic）の伝導性エポキシであることを特徴とする請求項１記載のスタックパッケージ。
  4. 前記第１リードフレームのインナーリードの前記外端部に、前記第２リードフレームとの接触面積の広がりのため、接続孔を形成することを特徴とする請求項１記載のスタックパッケージ。
  5. 前記接続孔は、半円形、円形、四角形の一つであることを特徴とする請求項４記載のスタックパッケージ。
  6. 複数の半導体チップを準備する段階、インナーリードを有しアウターリードが無い一つ以上の第１リードフレーム、及びインナーとアウターリードとを持つ一つの第２リードフレームを準備する段階、前記複数の半導体チップのそれぞれのボンディングパッド形成面に、前記第１リードフレームないしは第２リードフレームを取り付ける段階、前記各半導体チップのボンディングパッドと当該リードフレームのインナーリードとを金属ワイヤで電気的に連結する段階、前記第１リードフレームのリードと第２リードフレームのリードとの接続面の間に、伝導性接着物質をコーティングし、これらを当接した状態で伝導性接着物質の溶融点温度で加熱圧着し、各リードフレームを電気的に連結する段階、前記第２リードフレームのアウターリードと、前記伝導性接着物質により概アウターリードに加熱圧着された前記第１リードフレームの端部が露出するように、全体を封止剤でモールドする段階、前記封止剤から露出した前記第１リードフレームの前記端部が接続する、前記アウターリード部分に半田ジョイントを形成する段階、前記各リードフレームのダムバーを切断する段階、及び、前記封止剤から露出したアウターリードが所定形状で曲がる段階を含むことを特徴とするスタックパッケージの製造方法。
  7. 前記伝導性接着物質として、Ｓｎ半田、Ｓｎ／Ａｇ半田、Ｓｎ／Ｐｂ半田又はＡｇ半田を用い、これを加熱する温度は２００乃至２６０℃であることを特徴とする請求項６記載のスタックパッケージの製造方法。
  8. 前記伝導性接着物質として、等方性または非等方性の伝導性エポキシを用いることを特徴とする請求項６記載のスタックパッケージの製造方法。
  9. 複数の半導体チップを準備する段階、インナーリードを有しアウターリードが無い一つ以上の第１リードフレーム、及びインナーリードとアウターリードとを持つ一つの第２リードフレームを準備する段階、前記複数の半導体チップのそれぞれのボンディングパッド形成面に、前記第１リードフレームないしは第２リードフレームを取り付ける段階、前記各半導体チップのボンディングパッドと当該リードフレームのインナーリードとを金属ワイヤで電気的に連結する段階、前記第１リードフレームのリードと第２リードフレームのリードとの接続面の間に伝導性接着物質をコーティングする段階、前記第２リードフレームのアウターリードと伝導性接着物質をコーティングされた前記第１リードフレームの接続面の端部が露出するように、全体を封止剤でモールドすると同時に、モールド時の温度及びリードをクランプする圧力により前記第１リードフレームと第２リードフレームとの接続面を電気的に連結する段階、前記封止剤から露出した前記第１リードフレームの前記端部が接続する前記アウターリード部分に半田ジョイントを形成する段階、前記各リードフレームのダムバーを切断する段階、及び、前記封止剤から露出したアウターリードが所定形状で曲がる段階を含むことを特徴とするスタックパッケージの製造方法。
  10. 前記伝導性接着物質は、Ｓｎ半田、Ｓｎ／Ａｇ半田、Ｓｎ／Ｐｂ半田又はＡｇ半田から選択されることを特徴とする請求項９記載のスタックパッケージの製造方法。
  11. 前記伝導性接着物質は、等方性または非等方性の伝導性エポキシであることを特徴とする請求項９記載のスタックパッケージの製造方法。
JP13482799A 1998-05-15 1999-05-14 スタックパッケージ及びその製造方法 Expired - Fee Related JP4294161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980017500A KR100285664B1 (ko) 1998-05-15 1998-05-15 스택패키지및그제조방법
KR1998/P17500 1998-05-15

Publications (2)

Publication Number Publication Date
JPH11345915A JPH11345915A (ja) 1999-12-14
JP4294161B2 true JP4294161B2 (ja) 2009-07-08

Family

ID=19537363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13482799A Expired - Fee Related JP4294161B2 (ja) 1998-05-15 1999-05-14 スタックパッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US6316825B1 (ja)
JP (1) JP4294161B2 (ja)
KR (1) KR100285664B1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
US6572387B2 (en) * 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
AU2001272814A1 (en) * 2000-07-25 2002-02-05 Chan-Ik Park Plastic package base, air cavity type package and their manufacturing methods
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6608763B1 (en) * 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP2003289123A (ja) * 2000-09-25 2003-10-10 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の使用
JP2007092083A (ja) * 2000-12-28 2007-04-12 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법
KR100470897B1 (ko) 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US20060131734A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
KR100996982B1 (ko) 2005-11-01 2010-11-26 샌디스크 코포레이션 다중 다이 집적회로 패키지
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
JP2013219243A (ja) * 2012-04-10 2013-10-24 Nippon Hoso Kyokai <Nhk> 多層型撮像素子
KR101671712B1 (ko) * 2015-03-30 2016-11-02 주식회사 중앙정밀 평판 유리용 다중 위치 강성 시험장치
US9704786B2 (en) * 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
JP6661565B2 (ja) 2017-03-21 2020-03-11 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292851A (ja) * 1989-05-08 1990-12-04 Toshiba Corp リードフレーム
JPH0384939A (ja) * 1989-08-29 1991-04-10 Sumitomo Electric Ind Ltd 半導体装置
JPH047064A (ja) * 1990-04-24 1992-01-10 Fujitsu Ltd セラミック基板のスピンコート方法
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
JPH0467662A (ja) * 1990-07-09 1992-03-03 Seiko Instr Inc パッケージリードピン
JPH04207064A (ja) * 1990-11-30 1992-07-29 Matsushita Electron Corp 半導体装置用パッケージ
JPH04320365A (ja) * 1991-04-19 1992-11-11 Hitachi Ltd 樹脂封止型半導体装置およびメモリカード
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH0547999A (ja) * 1991-08-08 1993-02-26 Mitsui High Tec Inc 半導体装置およびその製造方法
JPH0582720A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 樹脂封止型半導体装置
US5343366A (en) 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5327327A (en) 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
JPH0758281A (ja) * 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
EP0658937A1 (en) 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
JPH07221255A (ja) * 1994-02-03 1995-08-18 Hitachi Ltd 半導体装置の形成方法
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5910010A (en) * 1994-04-26 1999-06-08 Hitachi, Ltd. Semiconductor integrated circuit device, and process and apparatus for manufacturing the same
JPH08162599A (ja) * 1994-12-07 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
TW520816U (en) 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US5781413A (en) 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5818107A (en) 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6059952A (en) * 1997-07-10 2000-05-09 International Business Machines Corporation Method of fabricating coated powder materials and their use for high conductivity paste applications
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package

Also Published As

Publication number Publication date
JPH11345915A (ja) 1999-12-14
US6677181B2 (en) 2004-01-13
US6316825B1 (en) 2001-11-13
KR100285664B1 (ko) 2001-06-01
KR19990085220A (ko) 1999-12-06
US20020005575A1 (en) 2002-01-17

Similar Documents

Publication Publication Date Title
JP4294161B2 (ja) スタックパッケージ及びその製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
US6362022B1 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
US9349675B2 (en) Semiconductor device and method of manufacturing the same
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100445073B1 (ko) 듀얼 다이 패키지
JP2522524B2 (ja) 半導体装置の製造方法
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP2005191240A (ja) 半導体装置及びその製造方法
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP6408038B2 (ja) 半導体装置の製造方法
KR100422608B1 (ko) 적층칩패키지
JP3200488B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH01231333A (ja) 半導体装置の製造方法
KR960002344Y1 (ko) 반도체 패키지
JPH03276737A (ja) 半導体装置
JPH10284529A (ja) 半導体装置およびその製造方法
JP2005302905A (ja) 半導体装置およびその製造方法
JPH06268014A (ja) テープキャリア型半導体装置および、その構成方法
JPH04144265A (ja) リードフレーム部材
JPH0457350A (ja) 半導体装置
JPH0917938A (ja) 半導体チップの固定構造及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4294161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees