JPH01231333A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01231333A
JPH01231333A JP63057902A JP5790288A JPH01231333A JP H01231333 A JPH01231333 A JP H01231333A JP 63057902 A JP63057902 A JP 63057902A JP 5790288 A JP5790288 A JP 5790288A JP H01231333 A JPH01231333 A JP H01231333A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
inner leads
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63057902A
Other languages
English (en)
Other versions
JP2564596B2 (ja
Inventor
Takahiro Naito
孝洋 内藤
Hajime Murakami
元 村上
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63057902A priority Critical patent/JP2564596B2/ja
Priority to KR1019890002852A priority patent/KR970011649B1/ko
Priority to US07/321,385 priority patent/US4994411A/en
Publication of JPH01231333A publication Critical patent/JPH01231333A/ja
Application granted granted Critical
Publication of JP2564596B2 publication Critical patent/JP2564596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造技術さらにはリードフレーム
を用いてなされる半導体装置の製造に適用して特に有効
な技術に関するものである。
[従来の技術] 一般に、リードフレームにおりるリードはタイバを介し
てリード外枠に支持されているが、タイバからインナリ
ードの先端までに至る距離が長いものでは、各種製造工
程において、インナリードが曲がり易く、インナリード
間のショート等が起こり易い、そこで、従来、インナリ
ードの曲がりを防止するため次のような製造技術が考え
られている。
以下、その製造技術を第7図および第8図(A)〜(C
)に基づいて説明する。
先ず、エツチングまたはプレスによるパターニングを通
じて形成された通常のリードフレーム9を用意し、この
リードフレーム9のインナリード1a上面にポリイミド
系の樹脂からなる絶縁テープ2を貼着する(第7図およ
び第8図(A))。
次いで、このようにして得られたテーピングリードフレ
ームにおけるタブ3上に銀ペースト等の接合材(図示せ
ず)を用いて第8図(B)に示すように半導体チップ4
を固着すると共に、半導体チップ4のボンディングパッ
ド4aとインナリード1aとをAu、AIまたはCu等
のワイヤ5で電気的に接続する。次いで、半導体チップ
4およびその周辺部を第8図(C)に示すように封止樹
脂6によって被覆する。そして、アウタリード1bに半
田メツキを施し、リードフレーム9におけるリード1を
リードフレーム外枠から分離すると    −共にアウ
タリード1bを成形する。これにより単品の半導体装置
が得られる。
[発明が解決しようとする課題] ところで、上記製造技術では絶縁テープ2を貼着する際
、加熱処理を施さなければならないが。
絶縁テープ2の熱膨張係数とインナリード1aとの熱膨
張係数との違いからテーピング後インナリード1aの間
隔が無秩序に変化してしまい、このインナリード1aの
間隔変化によって製造ラインにおけるスループットの低
下が惹起される。
つまり、その後に行なわれるワイヤボンディングの工程
では、半導体チップ4のボンディングパッド4aとイン
ナリード1aとを認識し、その認識結果に基づいて実際
のワイヤボンディングが施行されるが、上記のようにイ
ンナリード1aの間隔が無秩序に変化すると1個別にイ
ンナリード1aを認識する必要があることから、インナ
リード1aの認識に長時間を要してしまう。
また、上記製造技術に用いられるテーピングリードフレ
ームでは、インナリード1aの先端部には絶縁テープ2
を貼着することはできない。なぜなら、インナリード1
aの先端部はワイヤ5の接続部位となっているからであ
る。そこで、従来はインナリード1aの先端部から後退
した部位に絶縁テープ2を貼着するようにしているが、
この場合にはインナリード1aの先端から絶縁テープ2
の貼着箇所までの距離が必然的に長くなる。したがって
、絶縁テープ2の貼着箇所におけるインナリード1aの
僅かな間隔変化によってインナリード1aの先端部の接
触が惹起され、インナリード1a同士の接触が起こる。
その結果、半導体装置の製造ラインにおける歩留りが低
下してしまうという問題があった。
さらに、最近の半導体装置においては、小型パッケージ
内に大型の半導体チップ4を封入したものが出現してい
るが、このような半導体装置ではインナリード1aの長
さが短かいので、絶縁テープ5を貼着するスペースを樹
脂パッケージ内に確保することができず、上記製造技術
をそのままの形で利用することはできない。
本発明は、かかる点に鑑みなされたもので、製造ライン
におけるスループットおよび歩留りの向上を図ることが
できる半導体装置の製造方法を提供することを目的とし
ている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本Lmにおいて開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
即ち、互いに連結されたリードフレームのインナリード
の先端部下面に絶縁テープを貼着した後、インナリード
の先端部を互いに分離し、この分離されたインナリード
の先端部下面に半導体チップの主面を一部重ね合わせ、
この重合せ部において半導体チップにおけるボンディン
グパッドとインナリートとをワイヤにて接続するように
したものである。
[作用] 上記した手段によれば、連結されたインナリードの先端
部に絶縁テープを施した後、インナリードの先端部を分
離させるようにしているので、絶縁テープの貼着の際、
インナリードの間隔変化が抑制され、製造工程中、イン
ナリード間隔が適正に保持されるという作用によって、
ワイヤボンディングの際のインナリードの認識時間が大
幅に減少されると共に、隣り合うワイヤ同士およびイン
ナリード同士のシ1−トが防止される。その結果。
製造ラインにおけるスループットおよび歩留りの向上と
いう上記目的が達成される。
また、インナリードの先端部に半導体チップの主面を一
部重ね合わせ、この重合せ部において半導体チップにお
けるボンディングパッドとインナリードとをツイヤにて
接続するようにしているので、樹脂パッケージを小型化
することができる。
[実施例] 以下、本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。
第1図には本発明に係る半導体装置の製造方法の第1の
実施例に用いられるリードフレームが示されている。
同図において符号11は4270イまたは銅合金等によ
って形成されたリードフレームを表わしており、このリ
ードフレーム11においては、リード12におけるイン
ナリード12aの先端部が中央部に存する矩形の連結部
13によって相互に連結されている。つまり、このリー
ドフレーム11はエツチングまたはプレス等により成形
されるが、その際、インナリード12aの先端部が互い
に連結されるように成形されている。なお、上記連結部
13のサイズは搭載する半導体チップ14のサイズより
小さくなるように構成されている。
また、第2図には第1図に示すリードフレーム11に固
着される半導体チップ14が示されている。
この半導体チップ14にはその主面の中域にボンディン
グパッド14aが形成されている。このような構成を実
現するため、半導体チップ14内のレイアウトを、例え
ばICメモリ等の半導体装置にあっては、特に制限され
ないが、センスアンプおよびデコーダ等の周辺回路を半
導体チップ14の中央部41aに、一方、メモリアレイ
等を半導体チップ14の周辺部41bに配するようにし
ても良い。また、例えばシングルチップマイコン等では
、特に制限はされないが、CPUコアを半導体チップ4
の中央部41aに、一方、ROM。
RAM、工/○等を半導体チップ4の周辺部41bに配
するようにしても良い。
さらに、多数のボンディングパッド14aを有するもの
にあっては、第6図に示すように、ボンディングパッド
14aを千鳥状に配設するようにしても良い。
次に、上記リードフレーム11を用いてなされる第1の
実施例に係る半導体装置の製造方法を説明する。
この実施例では、第3図(A)に示すリードフレーム1
1(第1図に示すリードフレーム)における連結部13
とその周辺部(インナリード12aの先端部)下面に、
搭載される半導体チンプ14(第3図(D))のサイズ
と同じか、やや大きめなサイズの絶縁テープ15を貼着
する(第3図(B))。この絶縁テープ15としては、
特に制限はされないが、ポリイミド系樹脂からなり上面
に接着剤が付着されたテープが用いられ、このポリイミ
ド系樹脂テープの貼着は、例えば160〜200℃の雰
囲気下で10〜20kg/dで0.3秒間加圧すること
によってなされる。
こうして絶縁テープ15が貼着されたならば、リードフ
レーム11の連結部13を第3図(C)に示すようにプ
レスを用いて打ち抜き、インナリード12aの先端部を
分離させる(第3図(B))。
このとき連結部13下面に貼着されていた一部の絶縁テ
ープ15も同時に打ち抜かれることになるが、打抜き部
分以外の絶縁テープ15は残り、この残余の絶縁テープ
15によってインナリード12aの間隔は適正に保持さ
れる。
次いで、ダイボンディングの工程では、半導体チップ1
4上にリードフレーム11を載せ、銀ペーストまたはエ
ポキシ樹脂等の接合材(図示せず)を介して半導体チッ
プ14の主面を上記リードフレーム11下面に接合する
(第3図(D))。このための方法として、リードフレ
ーム11を裏返しておいて同じく裏返しされた半導体チ
ップ14を接合するようにしても良い。
その後、ワイヤボンディングの工程で、半導体チップ1
4のボンディングパッド14aとインナリード12aと
をA u 、 ’A lまたはCu等のワイヤ16によ
って電気的に接続する(第4図(E))。
そして、樹脂モールド工程では、半導体チップ14およ
びその周辺部をエポキシ樹脂17によって封止する(第
4図(F))。
次いで、アウタリード12bに半田メツキを施した後、
リードフレーム11の外枠からり一部12を切り離すと
共に、アウタリード12bを成形する。
以上により単品の半導体装置が得られる。
上記実施例の半導体装置の製造方法によれば次のような
効果を得ることができる。
即ち、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部が互いに連結されたリー
ドフレーム11を用い、絶縁テープ15を貼着した後、
インナリード12aの先端部を分離するようにしている
ので、絶縁テープ15を貼着するまでの間は連結部13
によってインナリード12aの間隔変化が防止され、連
結部13の打抜き後は絶縁テープ15によってインナリ
ード12aの間隔変化が防止されるという作用によって
、隣合うインナリード12a同士の間隔が適正に保持さ
れ、ワイヤボンディング時における個々のインナリード
12aの認識が容易となり。
ワイヤボンディング時間を大幅に短縮することができる
また、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部下面に半導体チップ14
の主面を一部重ね合わせるようにしているので、製造さ
れた半導体装置ではパッケージに封入されるリード長さ
が増大するという作用によって、リード12の抜は落ち
が効果的に防止できる。特に、小型パッケージ内に大型
の半導体チップ14を封入する場合に有効である。さら
に、個々のリード12が放熱板として機能するので、半
導体装置の抵抗の低減が図れ、ひいては半導体装置の特
性の向上が図れる。
加えて、インナリード12aの先端部下面に半導体チッ
プ14の主面を一部重ね合わせるようにしているので、
ボンディングパッド14aとインナリード12aとの接
続が半導体チップ14の上側で行なわれるので、樹脂パ
ッケージ自体を小型化することができる。
また、上記実施例に係る半導体装置の製造方法によれば
、インナリード12aの先端部下面に半導体チップ14
を固着するようにしているので、半導体チップ14の回
漕後にはインナリード12aが固定されるという作用に
よって、樹脂モールドの際などに隣合うインナリード1
2a同士およびワイヤ16同士の接触を確実に防止でき
る。
以上の相乗効果によって本実施例の製造方法によれば、
半導体装置の製造ラインにおけるスループットおよび歩
留りの向上を図れると共に、信頼性の高い半導体装置を
提供できることになる。
また、第4図(A)〜(F)には本発明に係る半導体装
置の製造方法の第2の実施例が示されている。
この第2の実施例で用いられるリードフレーム21は、
第1の実施例で用いられたリードフレーム21(第1図
)と基本的には同様な構成となっているが、インナリー
ド22aの先端部および連結部23の厚みが他のリード
部分の厚みよりも薄くなるように成形されている点にお
いて第1の実施例で用いられたリードフレーム11と異
なっている。即ち、このリードフレーム21にはその下
面に四部が形成されている。
この実施例では、第4図(A)に示すリードフレーム2
1の下面に形成された凹部に絶縁テープ15を貼着する
ようになっている(第4図(B))。
それ以外の点においては第1の実施例と略同様である。
つまり、絶縁テープ15の貼着後には、リードフレーム
21の連結部13を第4図(C)に示すようにプレスを
用いて打ち抜いてインナリード22aの先端部を分離さ
せ、インナリード22aの先端部下面に半導体チップ1
4を固着しく第4図(D))、半導体チップ14のボン
ディングパッド14aとインナリード22aとをワイヤ
16によって電気的に接続しく第4図(E))、半導体
チップ14およびその周辺部をエポキシ樹脂17によっ
て封止する(第4図(F))。次いで、アウタリード2
2bに半田メツキを施した後、リードフレーム21の外
枠からリード22を切り離すと共に、アウタリード22
bを成形する。
以上により単品の半導体装置を得る。
この実施例によっても第1の実施例におけると同様の効
果を得ることができる。
さらに、この実施例の半導体装置の製造方法によれば、
上記のように下面に四部を有するリードフレーム21を
用い、上記凹部に半導体チップ14を固着するようにし
ているので、第1の実施例に比べて半導体チップ14が
リードフレーム21に対して相対的に上昇し、比較的短
いワイヤ16によってボンディングパッド14aとイン
ナリード22aとが接続できることになり、その結果、
樹脂モールド工程等におけるワイヤショートの発生が抑
ルリされる。
なお、上記リードフレーム21は次のような利点をも有
する。
即ち、インナリード22aの先端間隔はピン数が増大す
るに伴って小さくなる。特に、インナリード22aの先
端部を半導体チップ14と重ね合せようとする場合には
その傾向は顕著である。ところが、この場合リードフレ
ーム21の厚みが大きいと、上記インナリード22aの
先端部を精度良くパターンニングできない。反面、リー
ドフレーム21全体の厚みを小さくすることにも限界が
ある。なぜなら、アウタリード22bの剛性が劣化して
しまい、折曲しやすくなってしまうからである。その点
、上記のようなリードフレーム21によれば、アウタリ
ード22bの剛性を劣化させることなくインナリード2
2aの先端のパターンニング精度を向上させることが可
能となる。
また、第5図(A)〜(F)には本発明に係る半導体装
置の第3の実施例が示されている。
この第3の実施例においては第2の実施例で用いられた
リードフレーム21(以下第1のリードフレームと称す
)と、第6図に示す他のリードフレーム31(以下第1
のリードフレームと称す)とが用いられる。
ここで、第2のリードフレーム31には、第6図に示す
ように吊りピン31aによりその外枠に支持されるタブ
33のみが形成されている。即ち、このリードフレーム
33は所謂タブのみリードフレームとなっている。
次に、上記リードフレーム21.31を用いてなされる
本実施例の方法を説明する。
予め、第2のリードフレーム31のタブ33の上面に銀
ペーストまたはエポキシ樹脂等の接合材(図示せず)を
介して半導体チップ14の裏面を固着しておく。
一方、第5図(A)に示す第1のリードフレーム21の
凹部下面に搭載される半導体チップ14(第5図CD)
)のサイズと同じか、やや大きめなサイズの絶縁テープ
15を貼着する(第5図(B))。
こうして絶縁テープ15が貼着されたならば、第1のリ
ードフレーム21の連結部23を第5図(C)に示すよ
うにプレスを用いて打ち抜き、インナリード22aの先
端部を分離させる次いで、第1のリードフレーム31を
上記半導体チップ14の上に載せる(第5図(D))、
ここで、第1のリードフレーム31の先端部下面に半導
体チップ14を第1および第2の実施例のように固着し
ても良い。次いで、半導体チップ14のボンディングパ
ッド14aとインナリード12aとをAu、Alまたは
Cu等のワイヤ16によって電気的に接続する(第5図
(E))。
そして、樹脂モールド工程で、半導体チップ14および
その周辺部をエポキシ樹脂17によって封止する(第5
図(F))。
次いで、アウタリード12bに半田メツキを施した後、
第1のリードフレーム11の外枠からり−ド12を切り
離すと共に、アウタリード12bを成形する。この段階
で第2のリードフレーム31の吊りピン31aを切断す
る。なお、インナリード12aに半導体チップ14が固
着されている場合には、#J脂上モールド前、第2のリ
ードフレーム31の吊りピン31aを切断しても良い。
以上により単品の半導体装置が得られる。
この第3の実施例によっても第2の実施例と同様の効果
を得ることができる。
さらに、この実施例の半導体装置の製造方法によれば、
2枚のリードフレームを用いているので、製造された半
導体装置の放熱性がさらに増し、抵抗が減少するという
作用によって、半導体装置の特性がさらに向上される。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
即ち、インナリードの先端部が互いに連結されたリード
フレームのインナリードの先端部下面に絶縁テープを貼
着した後、インナリードの先端部を互いに分離させ、こ
の分離されたインナリードの先端部下面に半導体チップ
の主面を一部重ね合せ、この重合せ部において半導体チ
ップにおけるボンディングパッドとインナリードとをワ
イヤにて接続するようにしたので、製造工程中、インナ
リード間隔が適正に°保持され、ワイヤボンディングの
際のインナリードの認識時間が大幅に減少されると共に
、III!lり合うワイヤ同士およびインナリードのシ
ョートが防止される。その結果、製造ラインにおけるス
ループットおよび歩留りの向上という上記目的が達成さ
れる。
また、インナリードの先端部に半導体チップを重ね合せ
、この重合せ部において半導体チップにおけるボンディ
ングパッドとインナリードとをワイヤにて接続するよう
にしているので、樹脂パッケージの小型化を図ることが
できる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の製造方法の第1の実
施例に用いられるリードフレームの一部を示す平面図、 第2図は本発明に係る半導体装置の製造方法に用いられ
る半導体チップの平面図、 第3図(A)〜(F)は本発明に係る半導体装置の製造
方法の第1の実施例の工程図、第4図(A)〜(F)は
本発明に係る半導体装置の製造方法の第2の実施例の工
8図、第5図(A)〜(F)は本発明に係る半導体装置
の製造方法の第3の実施例の工程図。 第6図は本発明に係る半導体装置の製造方法の第3の実
施例に用いられる第2のリードフレームの平面図、 第7図は従来用いられていたリードフレームの一部を示
す平面図、 第8図(A)〜(C)は従来の半導体装置の製造方法を
示す工程図である。 11.21.31・・・・リードフレーム、12a。 22a・・・・インナリード、13.23・・・・連結
部、14・・・・半導体チップ、14 a・・・・ボン
デ第  1 図 、/11(リ−\゛)−−ム) 第  2 図 第  3  図 第4図 151”4 第  5 図 ! 第6図 / 第  7 図

Claims (1)

  1. 【特許請求の範囲】 1、リードフレームに半導体チップを接合し、半導体チ
    ップのボンディングパッドと上記リードフレームのイン
    ナリードとを電気的に接続し、半導体チップおよびその
    周辺部を封止樹脂により封止するにあたり、インナリー
    ドが先端部において互いに連結されるように成形された
    リードフレームを用い、このリードフレームにおけるイ
    ンナリードの先端部下面に絶縁テープを貼着し、インナ
    リード間隔を上記絶縁テープによって、保持しつつ上記
    インナリードの先端部を互いに分離させ、この分離され
    たインナリードの先端部下面に半導体チップの主面を一
    部重ね合せ、この重合せ部において半導体チップのボン
    ディングパッドとインナリードとをワイヤにて接続する
    ようにしたことを特徴とする半導体装置の製造方法。 2、上記インナリードと上記半導体チップとの重合せ部
    分において、上記インナリードに対して上記半導体チッ
    プを固着するようにしたことを特徴とする請求項1記載
    の半導体装置の製造方法。 3、タブのみが形成された他のリードフレームを用い、
    上記タブに上記半導体チップの裏面を接合した後、当該
    半導体チップの主面の一部に上記インナリードの先端部
    を重ね合わせるようにしたことを特徴とする請求項1記
    載の半導体装置の製造方法。
JP63057902A 1988-03-10 1988-03-10 半導体装置の製造方法 Expired - Fee Related JP2564596B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63057902A JP2564596B2 (ja) 1988-03-10 1988-03-10 半導体装置の製造方法
KR1019890002852A KR970011649B1 (ko) 1988-03-10 1989-03-08 반도체 장치의 제조방법
US07/321,385 US4994411A (en) 1988-03-10 1989-03-10 Process of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63057902A JP2564596B2 (ja) 1988-03-10 1988-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01231333A true JPH01231333A (ja) 1989-09-14
JP2564596B2 JP2564596B2 (ja) 1996-12-18

Family

ID=13068923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63057902A Expired - Fee Related JP2564596B2 (ja) 1988-03-10 1988-03-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2564596B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329332A (ja) * 1989-06-26 1991-02-07 Toshiba Corp 半導体装置
EP0433695A2 (en) * 1989-12-22 1991-06-26 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
JPH08255808A (ja) * 1996-01-11 1996-10-01 Toshiba Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105970A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Assembling method for semiconductor device
JPS5992556A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS61125059A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105970A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Assembling method for semiconductor device
JPS5992556A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS61125059A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329332A (ja) * 1989-06-26 1991-02-07 Toshiba Corp 半導体装置
EP0433695A2 (en) * 1989-12-22 1991-06-26 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
EP0433695A3 (en) * 1989-12-22 1991-10-02 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
JPH08255808A (ja) * 1996-01-11 1996-10-01 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2564596B2 (ja) 1996-12-18

Similar Documents

Publication Publication Date Title
KR970011649B1 (ko) 반도체 장치의 제조방법
JP4388586B2 (ja) 半導体装置
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US5696033A (en) Method for packaging a semiconductor die
US20070001274A1 (en) Multi-part lead frame with dissimilar materials
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP3663295B2 (ja) チップスケールパッケージ
JP3077668B2 (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
JP3638750B2 (ja) 半導体装置
JPH0722454A (ja) 半導体集積回路装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US7960213B2 (en) Electronic package structure and method
JPH01231333A (ja) 半導体装置の製造方法
JPH06132442A (ja) 半導体装置およびその製造方法
JP2954118B2 (ja) 半導体装置及びその製造方法
JPH0525236Y2 (ja)
JP2564595B2 (ja) 半導体装置の製造方法
JP4764608B2 (ja) 半導体装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH04167534A (ja) 半導体装置およびその製造方法
JPH0417346A (ja) 半導体装置とその製造方法
JPH06224342A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees