JPH0722454A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0722454A
JPH0722454A JP5154748A JP15474893A JPH0722454A JP H0722454 A JPH0722454 A JP H0722454A JP 5154748 A JP5154748 A JP 5154748A JP 15474893 A JP15474893 A JP 15474893A JP H0722454 A JPH0722454 A JP H0722454A
Authority
JP
Japan
Prior art keywords
bus bar
insulating tape
insulating
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5154748A
Other languages
English (en)
Other versions
JPH0797594B2 (ja
Inventor
Satsuo Kiyono
清野さつ夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP5154748A priority Critical patent/JPH0797594B2/ja
Priority to US08/252,858 priority patent/US5455452A/en
Priority to EP94304258A priority patent/EP0631315A1/en
Publication of JPH0722454A publication Critical patent/JPH0722454A/ja
Publication of JPH0797594B2 publication Critical patent/JPH0797594B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＬＯＣ構造のメモリ用半導体パッケージの小
型化、薄型化が実現でき、さらに、ボンデイングワイヤ
の倒れ等によるバスバーの電気的短絡の無い高信頼性の
ある組立て構造を提供する。 【構成】 使用するボンデイングワイヤの直径、長さ、
倒れの状況等を考慮して、あらかじめエッチングにより
複数のボンデイングワイヤ６が跨ぐ、それぞれに対応す
る複数のバスバー領域８だけを、必要に応じエッチング
処理し、段差９を設ける。さらに、絶縁テープ１０の接
着層の一面を、インナーリード４および段差を有するバ
スバー７の裏側に貼付し、所定の押圧力を加えながら加
熱する。それによって、上記絶縁テープ１０の接着層
が、インナーリード４およびバスバー７の側面に沿って
せり上がり、フィレット１１を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、半導体集積回路に関し、
特にＬＯＣ(Lead On Chip)構造を備えた樹脂封止型半導
体パッケージの組立構造に関する。
【０００２】
【従来の技術】メモリー用半導体チップの大型化・高集
積度化に対して、チップをパッケージするプラスチック
封止剤の小型化・薄型化が益々要求されている。これに
伴い、ＬＯＣ構造の半導体パッケージが提案されてい
る。このＬＯＣ構造の半導体パッケージにおいては、限
られた空間内で多くの配線を行うためにバスバーと称さ
れるリードが配置される。このバスバーは、チップに電
源{電源電圧(Vcc)、基準電圧(Vss)}を供給するインナー
リードとして半導体チップを横切るように配置されてお
り、チップのあらゆる箇所で短距離でワイヤボンド接続
して電源を供給できるので、ノイズ軽減効果および処理
速度の改良効果を発揮できる。
【０００３】しかし、インナーリードとボンデイングパ
ッドとの間を結線するボンデイングワイヤは、上記バス
バーの上を跨ぐようにボンデイングされるため、組立て
工程中等の機械的衝撃、ボンデイングワイヤの自重、樹
脂封止剤注入時の圧力により、ボンデイングワイヤが倒
れたり、流れたりして変形し、ボンデイングワイヤがバ
スバーに接触したり、ワイヤ同士が接触したりして電気
的短絡を起こすという問題がある。
【０００４】あるいは、バスバーとの接触を避けるため
に、ボンデイングワイヤを大きなループ状に配線する
と、ボンデイングワイヤが長大化して、製造コストの増
加を招くほか、ボンデイングワイヤをループさせる分だ
け、半導体装置の小型化、薄型化が困難になるという問
題がある。
【０００５】そこで、従来、ボンデイングワイヤ同士ま
たはボンデイングワイヤとバスバーとの接触による電気
短絡を防止するための種々の技術が提案されているが、
図４及び図５に一つの従来例を示す。
【０００６】これは、特開平４−１１４４３８号に係る
ものである。図４は、ＬＳＩパッケージの要部破断斜視
図、図５は、ＬＳＩパッケージの短辺方向に沿った断面
図である。図３に示すように、半導体チップ２は、パッ
ケージ本体１の内部に封止されている。そして、半導体
チップ２の主面上には、その長辺に平行して延在する一
対の絶縁膜フィルム３が接着されている。絶縁膜フィル
ム３は、例えば、ポリイミド系樹脂の薄膜からなり、エ
ポキシ系またはポリイミド系の接着剤によって半導体チ
ップ２の主面上に接着されている。上記一対の絶縁フィ
ルム に挟まれた半導体チップ２の主面中央部には、当
該チップの長辺に沿って複数のボンデイングパッド５が
形成されている。一方、上記絶縁膜フィルム３上には、
半導体チップ３の長辺に沿って複数のインナーリードう
を接着配置し、インナーリード４のそれぞれは、ボンデ
イングワイヤ６を通じて半導体チップ２のボンデイングパ
ッド５と電気的に接続したＬＯＣ構造を採用している。
【０００７】上記複数のインナーリード４のうち、両端
の端子は、上記絶縁膜フィルム３上に配置したバスバー
７を介して電気的に接続されている。バスバー７は、絶
縁膜フィルム３の２つの短辺と１つの長辺(中央側)に沿
って延在するコの字状のパターンを有しており、例え
ば、エポキシ系またはポリイミド系接着剤によって絶縁
膜フィルム３上に接着されている。バスバー７は、Ａｕ
などの金属メッキを施した数十μｍ程度のＣｕなどの薄
い導電性箔等で構成されており、厚さ１５０〜２５０μ
ｍ程度のインナーリード４よりもかなり薄い材料で構成
されている。このため、図４に示すように、バスバー７
とその上を跨ぐボンデイングワイヤ６との間に十分な距
離を確保している。
【０００８】さらに、他の従来技術として、特開平３−
１２９８４０号公報および特開平５−１３６５４号に
は、半導体素子を搭載するランドの一部またはバスバー
の上に、絶縁性物質を塗布または貼付し、ボンデイング
ワイヤを接着させて固定する技術が開示されている。
【０００９】ＩＢＭ Corporationにより１９９１年６月
に発行された「Technical Disclosure Bulletin, Vol.3
4 No.1」の第２図には、ボンデイングワイヤがバスバー
上を跨ぐように結線されており、そのワイヤの下のバス
バー部分に、片面又は両面接着可能な丸型の絶縁性フィ
ルムをパンチングによって配置しており、両面接着の絶
縁性フィルムを使用する場合には、ワイヤをバスバーに
接着固定する技術が開示されている。
【００１０】特開平３−２０４９６５号公報には、エポ
キシ樹脂から成る絶縁性フィルムを熱圧着方式を用いて
内部リード(バスバー)の上面に貼り付けることにより、
バスバーを跨いでワイヤボンデイングを行っても、金属
ワイヤが直接バスバーに接触しないようにする技術が開
示されている。
【００１１】特開平３−２５５６５５号公報には、ボン
デイングワイヤが上を跨ぐように結線されたワイヤ結線
部を有するリードにおいて、他のリードに結線するボン
デイングワイヤの下に位置する前記リード部分に、熱硬
化性樹脂を用いて被覆することにより、組立工程中の機
械的衝撃等で変形したボンデイングワイヤが前記リード
に接触しても電気的短絡を起こさないようにする技術が
開示されている。
【００１２】しかしながら、従来の構造によると、バス
バーの厚さを一律にインナーリードの厚さよりもかなり
薄くしなければならなかったり、バスバーの上面に絶縁
性接着剤を塗布したり、絶縁性物質で被覆したワイヤを
使用したり、絶縁性フィルムを貼付したりしなければな
らなかった。
【００１３】
【発明が解決しようとする課題】本発明の目的は、前記
した従来技術の問題に着目してなされたものであり、前
記のような工程を経なくても、ＬＯＣ構造のメモリ用半
導体パッケージの小型化、薄型化を実現できる組立て構
造を提供することにある。
【００１４】本発明の他の目的は、ボンデイングワイヤ
の倒れ等によるバスバーの電気的短絡の無い高信頼性の
ある組立て構造を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、使用するボンデイングワイヤの直径、長さ、倒れの
状況等を考慮して、あらかじめエッチングにより複数の
ボンデイングワイヤ６が跨ぐ、それぞれに対応する複数
のバスバー領域８だけを、エッチング処理し、段差９を
設けている。
【００１６】さらに、絶縁テープ１０の接着層の一面
を、インナーリード４および段差を有するバスバー７の
裏側に貼付し、所定の押圧力を加えながら加熱する。そ
れによって、上記絶縁テープ１０の接着層は、インナー
リード４およびバスバー７の側面に沿ってせり上がり、
フィレット１１を形成する。当該フィレット１１は、エ
ッチングしたバスバー領域８の側面からエッチング上面
を覆うような形状となる。
【００１７】上記した手段によれば、ボンデイングワイ
ヤが跨ぐバスバー領域についてのみエッチングして段差
を形成したので、必要な領域のみでボンデイングワイヤ
とバスバーとの間隔を十分にとることができる。
【００１８】また、上記段差を形成したバスバー領域を
覆うようなフィレットを形成したので、ボンデイングワ
イヤが倒れるようなことがあっても、バスバー領域にワ
イヤが接触する前に受け止めることができる。
【００１９】
【実施例】図１乃至図３は、本発明の実施例を示すもの
であり、図１は、ハーフエッチングされたバスバー上を
跨ぐようにボンデイングワイヤが結線された状態を示す
部分拡大斜視図、図２は、ハーフエッチングされたバス
バーの外側が絶縁層によって覆われた状態を示すボンデ
イングワイヤに平行に沿った横断面図、図３は、絶縁テ
ープの一面をインナーリード及びバスバーの裏側に貼付
した状態を示す側面図である。
【００２０】なお、半導体パッケージの基本的な構成
は、従来の技術で説明した図４に示したものと変わらな
いので、それについての詳細な説明は省略する。また、
使用する部材が、上記図４および図５におけるものと同
一である場合には、それと同一の符合を使用するものと
する。
【００２１】本発明の半導体パッケージにかかる実施例
において、バスバー７は、従来と同様、半導体チップ２
のボンデイングパッド５とインナーリード４との間の隙
間を埋める形で５０μｍの厚みで細長く形成する。しか
し、使用するボンデイングワイヤ６の直径、長さ、倒れ
の状況等を考慮して、あらかじめエッチングにより複数
のボンデイングワイヤ６が跨ぐ、それぞれに対応する複
数のバスバー領域８は、エッチングにより幅３３０μ
ｍ、厚みが略半分となるように処理され、段差９が設け
られる。これにより、ハーフエッチングされたバスバー
領域８上面とボンデイングワイヤ６との間に十分な間隔
がとれるため、結線のためのボンデイングワイヤ６のル
ープを大きくとる必要がなく、ワイヤの短尺化が可能と
なる。
【００２２】次に、５０μｍの厚みを有するポリイミド
樹脂のベース層の両面に、２０μｍの厚みを有するエポ
キシ系またはフェノール系の接着剤を半硬化状態で塗布
して形成した熱硬化性の絶縁テープ１０を用意してお
き、図３に示すように、当該絶縁テープ１０の一面を、
インナーリード４および段差９を有するバスバー７の裏
側に貼付する。貼付された上記絶縁テープ１０は、５０
ｋｇｆ／ｍｍ2の押圧力を加えながら、１６０゜ｃで
１．７秒間加熱する。その際、上記絶縁テープ１０の接
着層は、インナーリード４およびバスバー７の側面に沿
って約１００μｍの高さまでせり上がり、フィレット１
１を形成する。当該フィレット１１は、図２に示すよう
に、ハーフエッチングしたバスバー領域８の側面からエ
ッチング上面を覆うような形状となる。これにより、ボ
ンデイングワイヤ６が倒れる等しても、バスバー７およ
びバスバー領域８に接触する前に、フィレット１１に当
たり電気的短絡を防止することができる。また、上記絶
縁テープ１０の貼付の条件を変えることによって、ハー
フエッチングしたバスバー領域８を挟むように、その側
面に絶縁層が起立するような形状にすることも可能であ
る。
【００２３】次に、半導体チップ２に上記絶縁テープ１
０の他の面を貼付し、２０ｋｇｆ／ｍｍ2の押圧力を加
えながら、１４０゜ｃで１０秒間加熱する。そして最後
に、１６５゜ｃで１時間加熱するすることによって上記
絶縁テープ１０を加熱硬化する。
【００２４】なお、上記絶縁テープとして、熱硬化性テ
ープを使用したが、熱可塑性の絶縁テープを使用しても
良いし、絶縁性のポリイミド又はエポキシから成る一層
テープを使用しても良い。また、上記熱可塑性の絶縁テ
ープを使用する場合には、押圧力を加えるときの温度
は、例えば３００゜ｃというように、熱硬化性の絶縁テ
ープを使用する場合に比べて高温で処理される。
【００２５】
【発明の効果】本発明によれば、ボンデイングワイヤと
バスバーとの接触を防止するための工程を従来にくらべ
簡単にすることができる。さらに、ボンデイングワイヤ
のループを短くできるので、半導体パッケージの小型
化、薄型化を達成することができる。
【図面の簡単な説明】
【図１】 本発明にかかる実施例を示す半導体集積回路
装置の部分拡大斜視図。
【図２】 本発明にかかる実施例を示すワイヤに平行に
沿った図１の横断面図。
【図３】 本発明にかかる実施例を示すバスバーに平行
に沿った図１の横断面図。
【図４】 従来技術にかかる半導体集積回路装置の要部
破断斜視図。
【図５】 従来技術にかかるワイヤに平行に沿った図４
の横断面図。
【符合の説明】
１ パッケージ本体 ２ 半導体チップ ３ 絶縁膜フィルム ４ インナーリード ５ ボンデイングパッド ６ ボンデイングワイヤ ７ バスバー ８ バスバー領域 ９ 段差 １０ 絶縁テープ １１ フィレット

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に配置されたインナーリ
    ードと、上記半導体チップ上の周辺部に設けられたボン
    デイングパッドと、上記インナーリードと上記ボンデイン
    グパッドとの間の半導体チップ上に配置されたバスバー
    と、上記バスバーを跨ぐようにして上記インナーリード
    の先端部と上記ボンデイングパッドとを接続するボンデイ
    ングワイヤと、上記インナーリードおよび上記バスバー
    と上記半導体チップとを相互に接着する絶縁両面テープ
    とを含み、上記ボンデイングワイヤが上部を跨ぐバスバ
    ー領域にエッチングを施し段差を形成し、上記インナー
    リードおよび上記バスバーの裏側に貼付する絶縁テープ
    の一面に、押圧力を加えながら加熱して、上記インナー
    リードおよび上記バスバーの側面に沿ってフィレットを
    形成したことを特徴とする半導体集積回路装置。
  2. 【請求項２】 バスバー領域における段差が、エッチン
    グによりバスバーの厚みの半分に相当するようにしたこ
    とを特徴とする請求項１記載の半導体集積回路装置。
  3. 【請求項３】 上記絶縁テープに５０ｋｇｆ／ｍｍ2の
    押圧力を加えながら１６０゜ｃで１．７秒間加熱したこ
    とを特徴とする請求項１記載の半導体集積回路装置。
  4. 【請求項４】 上記フィレットが、バスバー領域の側面
    からエッチング上面を覆うように形成したことを特徴と
    する請求項１記載の半導体集積回路装置。
  5. 【請求項５】 上記フィレットが、バスバー領域の側面
    に起立するように形成したことを特徴とする請求項１記
    載の半導体集積回路。
  6. 【請求項６】 上記絶縁テープが、熱硬化性の絶縁テー
    プであることを特徴とする請求項１記載の半導体集積回
    路。
  7. 【請求項７】 上記絶縁テープが、熱熱可塑性の絶縁テ
    ープであることを特徴とする請求項１記載の半導体集積
    回路。
  8. 【請求項８】 上記絶縁テープが絶縁性のポリイミド又
    はエポキシから成る一層テープであることを特徴とする
    請求項１記載の半導体集積回路。
  9. 【請求項９】 上記熱硬化性の絶縁テープが、ポリイミ
    ド樹脂のベース層の両面にエポキシ系またはフェノール
    系の接着剤を塗布して形成したことを特徴とする請求項
    ６記載の半導体集積回路。
  10. 【請求項１０】 リードオンチップ構造の半導体パッケ
    ージにおけるバスバーに絶縁部を形成する方法であっ
    て、半導体チップのボンデイングパッドとインナーリー
    ドとの間にバスバーを細長く形成する工程と、予め、上
    記ボンデイングワイヤが上部を跨ぐバスバー領域をエッ
    チングして段差を形成する工程と、上記インナーリード
    及びバスバーの裏側に絶縁テープの一面を貼付する工程
    と、上記絶縁テープに押圧力を加えながら加熱する工程
    と、上記半導体チップを上記絶縁テープの他面に貼付
    し、押圧力を加えながら加熱する工程と、上記絶縁テー
    プを加熱硬化する工程とから成るバスバーにおける絶縁
    部の形成方法。
  11. 【請求項１１】 上記ボンデイングワイヤが上部を跨ぐ
    バスバー領域を幅３３０μｍ、厚さが上記バスバーの略
    半分になるようにエッチングして段差を形成する工程
    と、上記インナーリード及びバスバーの裏側に、７０μ
    ｍの厚みの絶縁テープの一面を貼付する工程と、熱硬化
    性の上記絶縁テープに５０ｋｇｆ／ｍｍ2の押圧力を加
    えながら１６０゜ｃで１．７秒間加熱する工程と、上記
    半導体チップを上記絶縁テープの他面に貼付し、２０ｋ
    ｇｆ／ｍｍ2の押圧力を加えながら１４０゜ｃで１０秒
    間加熱する工程と、上記絶縁両面テープを１６５゜ｃで
    １時間加熱硬化する工程とを含む請求項１０記載のバス
    バーにおける絶縁部の形成方法。
  12. 【請求項１２】 上記熱硬化性の絶縁テープが、５０μ
    ｍの厚みを有するポリイミド樹脂のベース層の両面に２
    ０μｍの厚みを有するエポキシ系またはフェノール系の
    接着剤を塗布して形成したことを特徴とする請求項１１
    記載のバスバーにおける絶縁部の形成方法。
JP5154748A 1993-06-25 1993-06-25 半導体集積回路装置 Expired - Fee Related JPH0797594B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5154748A JPH0797594B2 (ja) 1993-06-25 1993-06-25 半導体集積回路装置
US08/252,858 US5455452A (en) 1993-06-25 1994-06-02 Semiconductor package having an LOC structure
EP94304258A EP0631315A1 (en) 1993-06-25 1994-06-13 Semiconductor integrated circuit package of the "Lead on chip" type (LOC)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5154748A JPH0797594B2 (ja) 1993-06-25 1993-06-25 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0722454A true JPH0722454A (ja) 1995-01-24
JPH0797594B2 JPH0797594B2 (ja) 1995-10-18

Family

ID=15591054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5154748A Expired - Fee Related JPH0797594B2 (ja) 1993-06-25 1993-06-25 半導体集積回路装置

Country Status (3)

Country Link
US (1) US5455452A (ja)
EP (1) EP0631315A1 (ja)
JP (1) JPH0797594B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
JP3561821B2 (ja) * 1995-12-01 2004-09-02 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
DE19638786A1 (de) * 1996-09-21 1998-04-02 Mci Computer Gmbh Halbleiter-Bauelement und Verfahren zu seiner Herstellung
US6084311A (en) * 1997-05-22 2000-07-04 Micron Technology, Inc. Method and apparatus for reducing resin bleed during the formation of a semiconductor device
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP3019821B2 (ja) * 1997-10-22 2000-03-13 日本電気株式会社 半導体装置
EP1022778A1 (en) * 1999-01-22 2000-07-26 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129840A (ja) * 1989-10-16 1991-06-03 Nec Kyushu Ltd 樹脂封止型半導体装置
JP2569939B2 (ja) * 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
JPH03255655A (ja) * 1990-03-05 1991-11-14 Nec Corp 半導体装置
JP2852112B2 (ja) * 1990-09-04 1999-01-27 株式会社日立製作所 半導体集積回路装置
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
JP2959874B2 (ja) * 1991-07-02 1999-10-06 大日本印刷株式会社 リードフレームの製造方法
JP2670392B2 (ja) * 1991-07-05 1997-10-29 日立電線株式会社 半導体集積回路装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0797594B2 (ja) 1995-10-18
US5455452A (en) 1995-10-03
EP0631315A1 (en) 1994-12-28

Similar Documents

Publication Publication Date Title
US5714405A (en) Semiconductor device
US5208188A (en) Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR100984132B1 (ko) 반도체 패키지 및 그 실장방법
US20020058359A1 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100199262B1 (ko) 반도체장치 및 그 제조방법
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP2932432B2 (ja) 半導体パッケージの構造及びパッケージ方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JPH0722454A (ja) 半導体集積回路装置
JPH0444347A (ja) 半導体装置及びその製造方法
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
US5278101A (en) Semiconductor device and method for manufacturing the same
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
US5532189A (en) Method of making semiconductor package
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08153826A (ja) 半導体集積回路装置
KR100218335B1 (ko) 칩 사이즈 패키지
KR100212095B1 (ko) 반도체장치
JP3169072B2 (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2663860B2 (ja) 樹脂封止型半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees