JP2528991B2 - 樹脂封止型半導体装置及びリ―ドフレ―ム - Google Patents

樹脂封止型半導体装置及びリ―ドフレ―ム

Info

Publication number
JP2528991B2
JP2528991B2 JP4541290A JP4541290A JP2528991B2 JP 2528991 B2 JP2528991 B2 JP 2528991B2 JP 4541290 A JP4541290 A JP 4541290A JP 4541290 A JP4541290 A JP 4541290A JP 2528991 B2 JP2528991 B2 JP 2528991B2
Authority
JP
Japan
Prior art keywords
resin
inner lead
semiconductor element
insulating member
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4541290A
Other languages
English (en)
Other versions
JPH03250654A (ja
Inventor
昭弘 矢口
朝雄 西村
誠 北野
竜治 河野
奈柄 米田
一郎 安生
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4541290A priority Critical patent/JP2528991B2/ja
Priority to KR1019910002998A priority patent/KR940007385B1/ko
Publication of JPH03250654A publication Critical patent/JPH03250654A/ja
Priority to US07/797,964 priority patent/US5256903A/en
Priority to US08/117,639 priority patent/US5357139A/en
Application granted granted Critical
Publication of JP2528991B2 publication Critical patent/JP2528991B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置及びリードフレーム
に係り、特に樹脂クラックの防止に好適な樹脂封止型半
導体装置及びリードフレームに関する。
〔従来の技術〕
従来より樹脂封止型半導体装置においては、半導体素
子をタブ素子搭載部の上に固定すると共にタブの周囲に
複数のリードを配設し、半導体素子上の端子とリードを
金属細線によって電気的に接続して、その周囲を樹脂で
封止する構造が採用されている。
ところが近年は半導体素子の高集積化によって素子寸
法が大型化する傾向にあり、その反面、半導体装置の外
形は高密度実装上の要求から自由に拡大できないか或い
は逆に小型化される傾向がある。しかし従来のようにタ
ブ上に半導体素子を搭載する構造では外形寸法一定のま
まで半導体素子の寸法を大型化していくと、リードを樹
脂に固定する部分の長さ（インナーリード部の樹脂埋め
込み部の距離）が不足し、リードに充分な固定強度を与
えられないという問題が生じた。
そこで、このような問題を回避するため、複数のイン
ナーリードを半導体素子の回路形成面上に絶縁部材を介
在させて接着し、インナーリードと半導体素子とを金属
細線で電気的に接続して、これらの周囲を樹脂で封止す
る方法が、特開昭61−241959号公報により提案されてい
る。この構造をリード・オン・チップと呼ぶことがあ
る。同じ趣旨でタブを用いない構造にはリード・オン・
チップの逆構造すなわちチップ・オン・リードがある。
チップ・オン・リードの例として特開平１−154545号公
報や特開平１−143344号公報記載の技術がある。
〔発明が解決しようとする課題〕
チップ・オン・リードに比べ、高密度化にはリード・
オン・チップの方が適している反面、半導体素子の回路
形成面と各リードとの接続をとる工夫が必要となり、特
開昭61−241959号公報に代表される技術では、インナー
リードと回路形成面との間に前記絶縁物として絶縁フィ
ルムを介在させている。
この絶縁フィルムには基材としてポリイミド等が用い
られているが一般に絶縁フィルム基材は封止樹脂との接
着性に欠ける。
一方、半導体素子の回路形成面と各リードとはワイヤ
等により電気的な接続をとる必要があること等から通常
は絶縁フィルムは必要な箇所すなわちインナーリードを
半導体素子上面に搭載する領域にしか用いられない。
ところが、樹脂封止型半導体装置においては、これを
構成する半導体素子，インナーリード，絶縁フィルム及
び封止樹脂の線膨張係数が通常互いに異なっていること
から、装置の製造過程や使用過程において装置の温度変
化によって装置内部に熱応力が発生する。特にインナー
リードと封止樹脂とは線膨張係数の差が大きい。インナ
ーリード材料と封止樹脂とは接着性にも欠けるので熱応
力のかかっている状況では何らかの原因で容易に界面剥
離が起こる。
本来インナーリードが回路形成面に絶縁フィルムを介
してきっちり接着固定されているなら界面剥離は起こら
ないが、最小限にとどまるはずである。しかしながら接
着土台となる絶縁フィルム端面と封止樹脂との間も先に
述べた通り接着力に欠けることから、インナーリードと
封止樹脂との離れようとする力によって絶縁フィルム端
面と封止樹脂との間で界面剥離が発生し、この界面剥離
はインナーリードと封止樹脂との間に至り増々界面剥離
を成長させることになる。
このような界面剥離はインナーリードの上端において
樹脂クラックとなり、半導体装置の外観を損ねたり、金
属細線の断線等の原因にもなる。
特にこの危険が大きいインナーリードは共通信号用
（バスバー）リードと呼ばれる電気接続用インナーリー
ドである。共通信号用インナーリードの一方は、電源電
圧、他方は基準電圧を半導体素子に供給することができ
るように構成されている。
本発明は電気接続用インナーリード上端部からの樹脂
クラックの発生を防止して、限られた外形寸法のもとで
可能な限り大型の半導体素子を搭載し得る樹脂封止型半
導体装置とこれに用いるリードフレームを提供すること
を目的とする。
〔課題を解決するための手段〕
上記目的は絶縁フィルム端部と封止樹脂との界面で発
生した剥離を電気接続用（共通信号用（共用））リード
と封止樹脂との界面に成長しないよう剥離成長阻止手段
を講ずることによって達成される。
剥離成長阻止手段として本発明者は、共通信号用イン
ナーリードを半導体素子の回路形成面や絶縁フィルムか
ら少なくとも部分的に引き離し、こうして離された間隙
には封止樹脂を流入させることを提案する。
特に共通信号用インナーリードを薄肉化して絶縁部材
との間に隙間を設け、この部分に樹脂を介在させたり、
或いは共通信号用インナーリードを絶縁部材より上方に
離して配設し、共通信号用インナーリードと絶縁部材の
間に樹脂を介在させる方法が簡便である。
すなわち本発明の樹脂封止型半導体装置は、次のいず
れかの構成を特徴とする。
（１）回路の形成された半導体素子の該回路形成面側の
少なくとも２箇所に互いの側面同士が略平行になるよう
に配置された絶縁フィルムが接着され、夫々の該絶縁フ
ィルム上に位置する電気接続用インナーリードの一部が
該絶縁フィルムの略平行な対向側面に沿って配置される
ことにより、少なくとも１対の該インナーリード長手方
向側面同士が略平行に対向配置された部分を有し、また
該電気接続用インナーリードとは離れた位置に複数の電
気信号用インナーリードを配置し、更に前記各信号用イ
ンナーリードと前記半導体素子とを金属細線にて接続
し、以上の要素を樹脂にて封止してなる樹脂封止型半導
体装置において、前記電気接続用インナーリード長手方
向側面同士が互いに略平行配置されている該電気接続用
インナーリード長手方向部分と、前記絶縁フィルムとの
間に、少なくとも部分的に封止樹脂を介在させること。
この場合、各電気接続用インナーリードの互いに略平行
になっている長手方向部分が、夫々前記半導体素子の長
手方向に沿って配置されることにより、該略平行長手方
向部分の側面同士が前記電気接続用インナーリード同士
の対向面となり、前記各電気接続用インナーリードの外
方に前記電気信号用インナーリード群を位置させてなる
ことが有効である。
（２）回路の形成された半導体素子と、該半導体素子の
回路形成面上に絶縁フィルムを介して配置された電気接
続用インナーリードと、該電気接続用インナーリードと
前記半導体素子とを電気的に接続する第１の導通部材
と、前記前記接続用リードとは離して配置し、かつ前記
半導体素子の回路形成面上に絶縁フィルムを介して配置
された複数の電気信号用インナーリードと、該電気信号
用インナーリードの夫々と半導体素子とを電気的に接続
する第２の導通部材と、前記半導体素子，前記絶縁フィ
ルム，前記各インナーリード群並びに前記各導通部材を
封止する樹脂とを備えてなる樹脂封止型半導体装置にお
いて、前記絶縁フィルムは少なくとも２枚を互いの側面
同士が略平行になるように前記回路形成面に接着配置
し、夫々の該絶縁フィルム上に前記電気接続用インナー
リードの長手方向部分同士が互いに略平行になるように
配置し、前記各電気接続用インナーリードの互いに略平
行に対向する長手方向部分とを前記絶縁フィルムとの間
には少なくとも部分的に封止樹脂を入り込ませること。
（３）回路の形成された半導体素子と、該半導体素子の
回路形成面上に絶縁物を介して配置された複数のインナ
ーリード部分と、夫々の該インナーリード部分と前記半
導体素子とを電気的に接続する導電部材と、少なくとも
以上の要素を封止する樹脂とを備えてなる樹脂封止型半
導体装置において、前記インナーリード部分は互いの長
手方向側面同士が略平行になるよう対向配置されてい
て、各該インナーリードごとに各別に前記絶縁物が互い
に側面同士が平行になるように介在し、前記互いに平行
配置されたインナーリード長手方向部位の直下は封止樹
脂で前記回路形成面と絶縁されている。
（４）支持用インナーリードによって支持された半導体
装置の回路形成面に絶縁部材を接着し、該絶縁部材の上
に前記電気接続用インナーリードを配設し、該電気接続
用インナーリードと前記半導体素子とを夫々金属細線で
電気的に接続し、これらの周囲を封止樹脂で封止した樹
脂封止型半導体装置において、前記絶縁部材よりも上方
に離れて配設され、かつ該絶縁部材との間に前記封止樹
脂を介在させた電気接続用インナーリードを設けたこ
と。
（５）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に共通信号用インナーリード及び信号用イ
ンナーリードを配設し、該共通信号用インナーリード及
び該信号用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂で封
止した樹脂封止型半導体装置において、前記信号用イン
ナーリードを前記絶縁部材に接着し、更に、前記絶縁部
材よりも上方に離れて配設され、かつ該絶縁部材との間
に前記封止樹脂を介在させた共通信号用インナーリード
を設けたこと。
（６）半導体素子と、該半導体素子上に接着された絶縁
フィルムと、該絶縁フィルム上に配設されかつその主要
部が互いに向かいあって配置された２本の電気接続用リ
ードと、夫々の該電子接続用リードの外側に各該電気接
続用リードとは離して設けられた複数の電気信号用イン
ナーリードとを備え、以上の要素を樹脂にて封止してな
る樹脂封止型半導体装置において、前記各電気接続用リ
ードの半導体素子側対向面が部分的に凹部となるように
該インナーリードを部分的に薄肉にし、この凹部に前記
封止樹脂を入れたこと。この場合、部分的に薄肉にする
インナーリードの当該薄肉部位は、該インナーリード方
向に貫通させることによって形成されることが好まし
い。
（７）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に電気接続用インナーリードを配設し、該
電気接続用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂にて
封止した樹脂封止型半導体装置において、前記電気接続
用インナーリードの前記半導体素子に対向する面の一部
を、その幅方向に貫通するようにくぼませて薄肉化し、
前記絶縁部材との間に前記封止樹脂を介在させ、かつ薄
肉化されていない部分を前記絶縁部材と接着させたこ
と。この場合、電気接続用インナーリードの前記薄肉化
する部分を、前記金属細線接続部の前記半導体素子に対
向する面以外の部分に限定したことが好ましい。
（８）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に共通信号用インナーリード及び信号用イ
ンナーリードを配設し、該共通信号用インナーリード及
び該信号用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂にて
封止した樹脂封止型半導体装置において、前記信号用イ
ンナーリードを前記絶縁部材に接着し、更に、前記共通
信号用インナーリードの前記半導体素子に対向する面の
一部を、その幅方向に貫通するようにくぼませて薄肉化
し、前記絶縁部材との間に前記封止樹脂を介在させ、か
つ薄肉化されていない部分を前記絶縁部材と接着させた
こと。この場合、共通信号用インナーリードの前記薄肉
化した部分を、前記金属細線接続部の前記半導体素子に
対向する面以外の部分に限定したことが好ましい。
（９）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に電気接続用インナーリードを配設し、該
電気接続用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂にて
封止した樹脂封止型半導体装置において、前記電気接続
用インナーリードの前記半導体素子に対向する面の一部
を、その幅方向に貫通するようにくぼませて前記絶縁部
材との間に前記封止樹脂を介在させたこと。
（10）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に電気接続用インナーリードを配設し、該
電気接続用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂にて
封止した樹脂封止型半導体装置において、前記電気接続
用インナーリードの前記半導体素子に対向する面の一部
を、その幅方向に貫通するようにくぼませて前記絶縁部
材との間に前記封止樹脂を介在させ、かつくぼみが形成
されていない部分を前記絶縁部材と接着させたこと。
（11）半導体素子の回路形成面に絶縁部材を接着し、該
絶縁部材の上に電気接続用インナーリードを配設し、該
電気接続用インナーリードと前記半導体素子とを夫々金
属細線で電気的に接続し、これらの周囲を封止樹脂にて
封止した樹脂封止型半導体装置において、前記電気接続
用インナーリードの前記半導体素子に対向する面の一部
と前記絶縁部材との間に前記封止樹脂を介在させたこ
と。
尚、以上の（１）から（11）の夫々において、半導体
素子は、４メガ又は16メガビットのダイナミック・ラン
ダム・アクセス・メモリである場合に特に有効である。
また本発明のリードフレームは次のいずれかの構成が
有効である。
（１）夫々が樹脂封止体内部に位置する予定の電気接続
用インナーリード部と、樹脂封止体外部に出る予定のア
ウターリード部とからなるリードの集合体を含むリード
フレームにおいて、電気接続用インナーリード部の内、
少なくとも半導体素子の回路形成面に接着している絶縁
部材の上に配設されるべき部分については、前記半導体
素子に対向する面の一部を、その幅方向に貫通するよう
にくぼませて薄肉化したこと。
（２）夫々が樹脂封止体内部に位置する予定の共通信号
用インナーリード部及び信号用インナーリード部と、樹
脂封止体外部に出る予定のアウターリード部とを備えて
なるリードの集合体を含むリードフレームにおいて、共
通信号用インナーリード部の内、少なくとも半導体素子
の回路形成面に接着している絶縁部材の上に配設される
べき部分については、前記半導体素子に対向する面の一
部を、その幅方向に貫通するようにくぼませて薄肉化し
たこと。
（１），（２）いずれにせよ、インナーリード部の薄
肉化する部分は、金属細線接続部の半導体素子に対向す
る面以外の部分に限定することが好ましい。
以上述べたリードフレームにおいては、インナーリー
ド裏面に絶縁フィルムを接着材を介して積層したいわば
中間品として用いても良い。
尚、以上の説明において、絶縁物，絶縁部材とあるの
は各実施例により、絶縁フィルムを意味する場合と、絶
縁フィルムと封止樹脂とから成る介在物の意味とがあ
る。
〔作用〕
上記のように工夫することにより絶縁フィルムと封止
樹脂との間で万一界面剥離が生じても、（１）この界面
剥離は封止樹脂に阻まれて共通信号用（電気接続用）イ
ンナーリードと封止樹脂との界面には至らず、（２）共
通信号用（電気絶縁用）インナーリードと封止樹脂との
接着力（密着力）により界面剥離が阻止され、（３）仮
にインナーリード界面に剥離が至ってもインナーリード
の一部の突起が剥離の進行を止め、或いは（４）絶縁フ
ィルムと封止樹脂との界面の剥離を起点とする剥離経路
がインナーリード界面に至るまでに曲点があることから
直進できずに剥離の進行が止まるという作用がある。
特に共通信号用インナーリードと絶縁部材との間に封
止樹脂を介在させることによって、共通信号用インナー
リードと絶縁部材が樹脂で隔てられるようになる。それ
によって、共通信号用インナーリードの周囲と絶縁部材
の側面に発生していた樹脂界面の剥離は、共通信号用イ
ンナーリードの周囲のみに限られるため、共通信号用イ
ンナーリード上部での樹脂の変形量が増大することがな
く、共通信号用インナーリードの上端部に大きな応力が
発生することがなくなるので、この部分からの樹脂クラ
ックの発生を防止することができ、大型の半導体素子を
搭載しても高信頼性の樹脂封止型半導体装置が得られ
る。
〔実施例〕
以下、本発明の一実施例を第１図，第２図及び第３図
によって説明する。第１図は、本発明の一実施例である
樹脂封止型半導体装置の部分断面斜視図、第２図は第１
図のイ−イ線で切った断面図、第３図は第１図のロ−ロ
線で切った断面図である。
図において、共通信号用インナーリード３及び信号用
インナーリード４はその一端側をアウターリード5,5′
と一体に構成しており、アウターリード５は、樹脂封止
型半導体装置の２方向（長方面）に配設されている。
共通信号用インナーリード３は、半導体素子１の中央
部分をその長辺と平行に引き伸ばされており、半導体素
子１の回路形成面1a上で半導体素子１と金属細線７によ
って電気接続が行われている。回路形成面1aは大部分が
PIQ（ポリイミドイソインドロキナゾリンジオン）など
のパッシベーション膜で覆われているが、この電気接続
部分の領域についてはパッシベーション膜がなく回路形
成面が露出している。また、信号用インナーリード４
は、長手形状の半導体素子１の夫々の長辺を横切って半
導体素子１の中央側に引き伸ばされており、半導体素子
１の回路形成面1a上で半導体素子１とその先端部とが金
属細線７によって電気接続されている。こうして２本の
共通信号用インナーリード３の主要部同士は互いに向か
い合うことになる。
共通信号用インナーリード３の下面、及び信号用イン
ナーリード４の下面と半導体素子１の回路形成面1aの間
には、共通信号用インナーリード３及び信号用インナー
リード４と半導体素子１とを電気的に絶縁するためのシ
ート状の絶縁部材２が設けられており、絶縁部材２は、
半導体素子１と接着剤９によって接着されている。共通
信号用インナーリード３と絶縁部材２の側面同士は互い
にはみ出すことなくいわゆる面一に形成されている。
尚、本例では絶縁部材２及び共通信号用インナーリード
３の各端部（対向面）には接着剤がなく封止樹脂８と直
接に接している。
共通信号用インナーリード３の金属細線非接続部3b
は、半導体素子１に対向する面を、その幅方向に貫通す
るようにくぼませて金属細線接続部3aよりも薄肉化され
ている。共通信号用インナーリード３の薄肉部分3cが設
けられている金属細線非接続部3bと絶縁部材２との間に
は樹脂８が介在している。共通信号用インナーリード３
と絶縁部材２との接着は、薄肉部分3cが設けられていな
い部分において接着剤９によって行われている。さら
に、信号用インナーリード４は接着剤９によって絶縁部
材２に接着されている。
本実施例では、半導体素子1,絶縁部材2,共通信号用イ
ンナーリード3,信号用インナーリード４及び金属細線７
を樹脂８で封止して半導体装置を形成する。4aは金属細
線接続部である。
本実施例によれば、共通信号用インナーリード３の金
属細線非接続部3bを薄肉化することによって、共通信号
用インナーリード３と絶縁部材２の間に樹脂８を介在さ
せることができるので、樹脂８との界面のはく離部分を
少なくとも共通信号用インナーリード３と樹脂８との界
面に限定することができる。これによって、半導体装置
樹脂封止後の冷却や温度サイクル試験時の温度低下によ
る共通信号用インナーリード３上部での樹脂８の変形量
が小さくなり、共通信号用インナーリード３の上端部に
大きな応力が発生することがないので、この部分からの
樹脂クラックの発生を防止することができる。
半導体素子１の回路形成面1aと絶縁部材２との接着，
絶縁部材２と共通信号用インナーリード3,絶縁部材２と
信号用インナーリード４及び絶縁部材２と支持用インナ
ーリード６との接着は、第２図及び第３図に示すように
接着剤９によって接着する。なお、共通信号用インナー
リード３と絶縁部材２の接着は、薄肉部分3c以外の部分
で行うが、接着はそれらの全面で行っていても良いし、
一部であっても良い。また、共通信号用インナーリード
３と絶縁部材２は接着されていなくても差し支えない。
絶縁部材２を半導体素子1,共通信号用インナーリード
３あるいは信号用インナーリード４に接着する面積は、
金属細線７による接続が安定かつ確実に行われ、金属細
線７による接続及び樹脂８による封止の工程で受ける外
力に耐える範囲で可能な限り小さくすることが望まし
い。
次に、共通信号用インナーリード3,信号用インナーリ
ード４及び支持用インナーリード６を絶縁部材２を介在
させ、接着剤９を用いて半導体素子１の回路形成面1aに
接着する方法について説明する。半導体素子１の回路形
成面1aの共通信号用インナーリード3,信号用インナーリ
ード４及び支持用インナーリード６のそれぞれに対向す
る位置の上に、シート状の絶縁部材２を分割して接着剤
９により貼り付ける。ついで、共通信号用インナーリー
ド3,信号用インナーリード４及び支持用インナーリード
６を接着剤９により絶縁部材２を介して半導体素子１の
回路形成面1aに接着固定する。
絶縁部材２には、エポキシ系樹脂，ビスマレイミドト
リアジン樹脂，フェーノール樹脂，ポリイミド樹脂など
を主成分とした材料を使用し、これに必要に応じて、無
機質フィラー，各種添加剤などを加えた材料を使用す
る。また、接着剤９としては、例えばエポキシ，ポリエ
ーテルアミド，ポリイミド前駆体，エポキシ変成ポリイ
ミドなどの材料を使用する。
共通信号用インナーリード3,信号用インナーリード４
及び支持用インナーリード６は、樹脂８によって封止さ
れるまでは互いに接続されており、一連のリードフレー
ムを形成しているが、樹脂封止後に切断・分離されかつ
成型される。リードフレームは、例えばFe−Ni合金（Fe
−42Niなど）,Cuなどで形成されている。
金属細線７にはアルミニウム（Al），金（Au）あるい
は銅（Cu）などの細線を使用する。
封止樹脂８には、フェノール系硬化剤，シリコーンゴ
ム及びフィラーが添加されたエポキシ系樹脂を使用す
る。
アウターリード５が樹脂８の外部に引き出されている
方向は、第１図に示したような２方向、すなわち樹脂封
止型半導体装置の長辺側に限定するものではなく、１方
向あるいは３方向以上であっても良い。また、樹脂８の
側面からだけでなく、樹脂８の上面あるいは下面からア
ウターリード５が引き出されていても良い。さらに図で
は、アウターリード５を下方に折り曲げ、その先端を樹
脂８の下面まで曲げたＪベント型を例にとって示してあ
るが、アウターリード５は任意の方向，形状に折り曲げ
ても良いし、また折り曲げなくとも良い。
第１図に示した実施例では、薄肉部分3cを共通信号用
インナーリード３の金属細線非接続部3bに設けていた
が、第４図に示すように、信号用インナーリード４の金
属細線非接続部4bの半導体素子１に対向する面を、その
幅方向に貫通するようにくぼませて薄肉部分4cを設け
て、信号用インナーリード４と絶縁部材２との間に樹脂
８を介在させても良い。更に、第５図に示すように、共
通信号用インナーリード３の薄肉部分3cの長さＷを、共
通信号用インナーリード３と絶縁部材２の間に樹脂８が
流入し、介在可能な最小限の長さとしてこれらを複数
個、間隔を短く設けることによって、金属細線７の接続
部，非接続部の区別をすることなく共通信号用インナー
リード３に薄肉部分3cを設けることができる。
以上の実施例では、共通信号用インナーリード３と信
号用インナリード４を区別して示してあるが、共通信号
用インナーリード３と信号用インナーリード４が区別さ
れないような半導体装置、あるいは共通信号用インナー
リード３が設けられていない半導体装置であっても、本
発明の範囲を逸脱しない限り適用することが可能であ
る。
第６図は、本発明の他の実施例を示す樹脂封止型半導
体装置の部分断面斜視図である。図において、絶縁部材
２の上部に位置する共通信号用インナーリード３の半導
体素子１に対向する面には、金属細線接続部3a,非接続
部3bの区別なく、幅方向に貫通するようにくぼんでいる
一様な薄肉部分3cが設けられている。共通信号用インナ
ーリード３の薄肉部分3cと絶縁部材２との間には樹脂８
が介在している。共通信号用インナーリード３と絶縁部
材２との接着は、本実施例では共通信号用インナーリー
ド３のアウターリード５に近い部分で接着剤９によって
行われるが、共通信号用インナーリード３と絶縁部材２
は接着剤によって接着されていなくても差し支えない。
金属細線７の共通信号用インナーリード３への接続は、
接続を行う場合にのみ共通信号用インナーリード３を絶
縁部材２に押し付けて接触させ共通信号用インナーリー
ド３を安定させて行う。金属細線７の接続後は、共通信
号用インナーリード３の薄肉部分3cと絶縁部材２の間に
樹脂封止工程時に樹脂８が流入可能なすき間が存在して
いる。半導体素子１の固定は信号用インナーリード４を
絶縁部材２を介して、半導体素子１の回路形成面1aに接
着して行われている。
本実施例によっても、共通信号用インナーリード３と
絶縁部材２の間に樹脂８を介在させることができるの
で、樹脂８との界面のはく離部分を少なくとも共通信号
用インナーリード３の周囲に限定することができる。こ
れによって共通信号用インナーリード３上部での樹脂８
の変形量が小さくなり、共通信号用インナーリード３の
上端部に大きな応力が発生することができない。従っ
て、この部分からの樹脂クラックを防止することができ
る。
第６図では、共通信号用インナーリード３にのみ薄肉
部分3cを設ける例を示したが、第７図に示すように、絶
縁部材２の上部に位置する信号用インナーリード４の半
導体素子１に対向する面にも同じような幅方向に貫通す
るようにくぼんでいる一様な薄肉部分4cを設けて、信号
用インナーリード４と絶縁部材２との間に樹脂が介在し
ている半導体装置であっても良い。金属細線７と信号用
インナーリード４との接触時、絶縁部材２上の信号用イ
ンナーリード４は、絶縁部材２に押し付けられて接触す
るが、接続終了後には両者の間に樹脂８が介在可能なす
き間が形成される。この場合の半導体素子１の固定は、
支持用インナーリード６によって行われる。
第８図及び第９図は本発明のさらに他の実施例であ
り、第８図は、本発明の樹脂封止型半導体装置の部分断
面斜視図、第９図は、第８図のハ−ハ線で切った断面図
である。
絶縁部材２の上部において、共通信号用インナーリー
ド３は信号用インナーリード４よりも上方に位置し、更
に共通信号用インナーリード３は絶縁部材２から浮いた
状態で配設されており、共通信号用インナーリード３と
絶縁部材２との間には樹脂８が介在している。信号用イ
ンナーリード４は、下方に折り曲げられて絶縁部材２と
接着剤９によって接着されている。共通信号用インナー
リード３は、下方への折り曲げはなされておらず、絶縁
部材２と接着されていない。金属細線７の共通信号用イ
ンナーリード３への接続は、接続を行う場合にのみ共通
信号用インナーリード３を接続部材２に押し付けて接触
させ、共通信号用インナーリード３を安定させて行う。
金属細線７の接続後は、共通信号用インナーリード３と
絶縁部材２との間に、樹脂封止工程時に樹脂８が流入可
能なように、共通信号用インナーリード３は絶縁部材２
の上方の離れた位置に配設される。
半導体素子１の固定は、信号用インナーリード４によ
って行われている。
本実施例によれば、共通信号用インナーリード３を絶
縁部材２より上方に浮かせて配設することによって、共
通信号用インナーリード３と絶縁部材２との間に樹脂８
を介在させることができるので、樹脂８との界面のはく
離部分を少なくとも共通信号用インナーリード３の周囲
に限定することができる。これによって、半導体装置樹
脂封止後の冷却や温度サイクル試験時の温度低下による
共通信号用インナーリード３上部での樹脂８の変形量が
小さくなり、共通信号用インナーリード３の上端部に大
きな応力が発生することがないので、この部分からの樹
脂クラックの発生を防止することができる。
本実施例では、信号用インナーリード４が下方に折り
曲げられているため、共通信号用インナーリード３の下
方への折り曲げは行わず、アウターリード５が半導体装
置の外部に引き出されているのと同じ高さに配置するこ
とによって、共通信号用インナーリード３を絶縁部材２
から浮かせている。しかし、信号用インナーリード４が
下方に折り曲げられていないような半導体装置では、共
通信号用インナーリード３を上方へ折り曲げて絶縁部材
２から浮かせるようにしても差し支えない。
第８図及び第９図では、共通信号用インナーリード３
のみを絶縁部材２より上方に離して配設し、共通信号用
インナーリード３と絶縁部材２の間に樹脂８を介在させ
る例を示したが、第10図に示すように、共通信号用イン
ナーリード３とともに信号用インナーリード４を絶縁部
材２より離して配設し、共通信号用インナーリード３及
び信号用インナーリード４ともに、これらと絶縁部材２
との間に樹脂８を介在させた半導体装置であっても差し
支えない。この場合、半導体素子１の固定は、半導体素
子１の短辺側に設けられている支持用インナーリード６
によって行われる。
以上の各実施例は適宜組み合せて実施しても差し支え
ないことは当然である。
本発明が対象としている従来のタブレス型の樹脂封止
型半導体装置の部分断面斜視図を第11図に、また第11図
のホ−ホ線で切った断面図を第12図に示す。
支持用インナーリード６によって支持（接着固定）さ
れた半導体素子１の回路形成面1aに、共通信号用インナ
ーリード（バスバーインナーリードとも呼ばれている）
３及び信号用インナーリード４が半導体素子１と電気的
に絶縁する絶縁部材２を介して接着剤９によって接着さ
れ、共通信号用インナーリード３及び信号用インナーリ
ード４と半導体素子１とが夫々金属細線７で電気的に接
続されている。そして、これらは樹脂８で封止されパッ
ケージを形成している。また、共通信号用インナーリー
ド３及び信号用インナーリード４の金属細線接合部に
は、インナーリードと金属細線の接合を良好にするため
に金（Au）あるいは（Ag）などの貴金属被膜が設けられ
ている。ところが、貴金属被膜と封止樹脂の接着性が悪
いため、貴金属被膜が設けられているインナーリードと
封止樹脂との界面は容易にはく離が起こりやすくなって
いる。そのため、信号用インナーリード４は貴金属被膜
14を設ける領域を信号用インナーリード４先端の金属細
線接合部のみに限っている。
しかしながら共通信号用インナーリード３について
は、金属細線接合本数が多く、さらに広い範囲にわたっ
ているため絶縁部材２上部に存在する共通信号用インナ
ーリード３の全面に貴金属被膜14が施されている。な
お、第11図の斜線部は、貴金属被膜14が設けられている
領域を示す。
樹脂封止型半導体装置においては、これを構成する半
導体素子，インナーリード，絶縁部材及び封止樹脂の線
膨張係数が通常互いに異なっているため、装置の温度変
化によって装置内に熱応力が発生する。特に共通信号用
インナーリード及び絶縁部材夫々の封止樹脂との界面が
はく離することによって共通信号用インナーリードの上
端部に高い応力が発生し、この部分より樹脂クラックが
発生する。
樹脂クラックの発生メカニズムを模式的に第13図の断
面図に示す。共通信号用インナーリード（線膨張係数５
×10-6/℃）と封止樹脂（線膨張係数約20×10-6/℃）と
の線膨張係数差が大きいため、半導体装置樹脂封止後の
冷却や温度サイクル試験時の温度低下によって、接着性
の悪い共通信号用インナーリード３と封止樹脂８の界面
が容易に剥離12する。ちなみに半導体素子１の厚さは例
えば0.4mm程度であり、絶縁部材２の厚さは0.15〜0.2mm
程度であり、各インナーリードの厚さはおよそ0.2mm程
度である。この剥離12が発生すると、樹脂は第18図に矢
印で示すように中心方向に収縮する。この為、共通信号
用インナーリード側面3dとほぼ同じ位置に存在する絶縁
部材側面2dの樹脂との界面にもはく離12が発生する。剥
離部分12が長くなったことによって共通信号用インナー
リード上部での樹脂の変形量が増大するため、共通信号
用インナーリード３の上端部に大きな応力が発生し、こ
の部分に樹脂クラック13が発生する。共通信号用インナ
ーリード３の上端部より樹脂クラック13が発生すると、
半導体装置の外観を損ねるだけでなく、共通信号用イン
ナーリード３又は信号用インナーリード４と半導体素子
１とを電気的に接続する金属細線７をも破断させるとい
う問題が起こる。
本発明の上記各実施例はこのような界面剥離の発生乃
至は成長が確実に阻止できることになる。
〔発明の効果〕
本発明によれば、半導体装置樹脂封止後の冷却や温度
サイクル試験時の温度低下によって、大きな応力が発生
することがないので、樹脂クラックの発生を防止するこ
とができ、更に限られた外形寸法のもとで可能な限り大
型の半導体素子を搭載しうる樹脂封止型半導体装置を得
ることができる。
【図面の簡単な説明】
第１図は本発明の樹脂封止型半導体装置の一実施例を示
す部分断面斜視図、第２図は第１図のイ−イ線断面図、
第３図は第１図のロ−ロ線断面図、第４図は第１図に示
した実施例の他の例を示す部分断面斜視図、第５図は第
１図に示した実施例の更に他の例を示す短辺方向断面
図、第６図は本発明の樹脂封止型半導体装置の他の実施
例を示す部分断面斜視図、第７図は第６図に示した実施
例の他の例を示す部分断面斜視図、第８図は本発明の樹
脂封止型半導体装置の更に他の実施例を示す部分断面斜
視図、第９図は第８図のハ−ハ線断面図、第10図は第８
図に示した実施例の他の例を示す断面図、第11図は従来
のタブレス型半導体装置の例を示す部分断面斜視図、第
12図は第11図のホ−ホ線断面図、第13図は樹脂クラック
の発生メカニズムを説明するための部分断面図である。 １……半導体素子、1a……半導体素子の回路形成面、２
……絶縁部材、３……共用インナーリード、3a……金属
細線接続部、3b……金属細線非接触部、3c,4c……薄肉
部分、４……信号用インナーリード、７……金属細線、
８……樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (72)発明者 安生 一郎 東京都小平市上水本町５丁目20番１号 株式会社日立製作所半導体設計開発セン タ内 (72)発明者 村上 元 東京都小平市上水本町５丁目20番１号 株式会社日立製作所半導体設計開発セン タ内

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】回路の形成された半導体素子の該回路形成
    面側の少なくとも２箇所に互いの側面同士が略平行にな
    るように配置された絶縁フィルムが接着され、夫々の該
    絶縁フィルム上に位置する電気接続用インナーリードの
    一部が該絶縁フィルムの略平行な対向側面に沿って配置
    されることにより、少なくとも１対の該電気接続用イン
    ナーリード長手方向側面同士が略平行に対向配置された
    部分を有し、また該電気接続用インナーリードとは離れ
    た位置に複数の電気信号用インナーリードを配置し、更
    に前記各電気信号用インナーリードと前記半導体素子と
    を金属細線にて接続し、以上の要素を樹脂にて封止して
    なる樹脂封止型半導体装置において、前記電気接続用イ
    ンナーリード長手方向側面同士が互いに略平行配置され
    ている該電気接続用インナーリード長手方向部分と、前
    記絶縁フィルムとの間に、少なくとも部分的に封止樹脂
    を介在させたことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】請求項１において、前記各電気接続用イン
    ナーリードの互いに略平行になっている長手方向部分
    が、夫々前記半導体素子の長手方向に沿って配置される
    ことにより、該略平行長手方向部分の側面同士が前記電
    気接続用インナーリード同士の対向面となり、前記各電
    気接続用インナーリードの外方に前記電気信号用インナ
    ーリード群を位置させてなることを特徴とする樹脂封止
    型半導体装置。
  3. 【請求項３】回路の形成された半導体素子と、該半導体
    素子の回路形成面上に絶縁フィルムを介して配置された
    電気接続用インナーリードと、該電気接続用インナーリ
    ードと前記半導体素子とを電気的に接続する第１の導通
    部材と、前記電気接続用インナーリードとは離して配置
    し、かつ前記半導体素子の回路形成面上に絶縁フィルム
    を介して配置された複数の電気信号用インナーリード
    と、該電気信号用インナーリードの夫々と半導体素子と
    を電気的に接続する第２の導通部材と、前記半導体素
    子，前記絶縁フィルム，前記電気接続用インナーリー
    ド、前記電気信号用インナーリード並びに前記各導通部
    材を封止する樹脂とを備えてなる樹脂封止型半導体装置
    において、前記絶縁フィルムは少なくとも２枚を互いの
    側面同士が略平行になるように前記回路形成面に接着配
    置し、夫々の該絶縁フィルム上に前記電気接続用インナ
    ーリードの長手方向部分同士が互いに略平行になるよう
    に配置し、前記各電気接続用インナーリードの互いに略
    平行に対向する長手方向部分と前記絶縁フィルムとの間
    には少なくとも部分的に封止樹脂を入り込ませたことを
    特徴とする樹脂封止型半導体装置。
  4. 【請求項４】回路の形成された半導体素子と、該半導体
    素子の回路形成面上に絶縁物を介して配置された複数の
    インナーリード部分と、夫々の該インナーリード部分と
    前記半導体素子とを電気的に接続する導電部材と、少な
    くとも以上の要素を封止する樹脂とを備えてなる樹脂封
    止型半導体装置において、前記インナーリード部分は互
    いの長手方向側面同士が略平行になるよう対向配置され
    ていて、各該インナーリードごとに各別に前記絶縁物が
    互いに側面同士が平行になるように介在し、前記互いに
    平行配置されたインナーリード長手方向部位の直下は封
    止樹脂で前記回路形成面と絶縁されていることを特徴と
    する樹脂封止型半導体装置。
  5. 【請求項５】支持用インナーリードによって支持された
    半導体素子の回路形成面に絶縁部材を接着し、該絶縁部
    材の上に前記電気接続用インナーリードを配設し、該電
    気接続用インナーリードと前記半導体素子とを夫々金属
    細線で電気的に接続し、これらの周囲を封止樹脂で封止
    した樹脂封止型半導体装置において、前記絶縁部材より
    も上方に離れて配設され、かつ該絶縁部材との間に前記
    封止樹脂を介在させた前記電気接続用インナーリードを
    設けたことを特徴とする樹脂封止型半導体装置。
  6. 【請求項６】半導体素子の回路形成面に絶縁部材を接着
    し、該絶縁部材の上に共通信号用インナーリード及び信
    号用インナーリードを配設し、該共通信号用インナーリ
    ード及び該信号用インナーリードと前記半導体素子とを
    夫々金属細線で電気的に接続し、これらの周囲を封止樹
    脂で封止した樹脂封止型半導体装置において、前記信号
    用インナーリードを前記絶縁部材に接着し、更に、前記
    絶縁部材よりも上方に離れて配設され、かつ該絶縁部材
    との間に前記封止樹脂を介在させた前記共通信号用イン
    ナーリードを設けたことを特徴とする樹脂封止型半導体
    装置。
  7. 【請求項７】半導体素子と、該半導体素子上に接着され
    た絶縁フィルムと、該絶縁フィルム上に配設されかつそ
    の主要部が互いに向かいあって配置された２本の電気接
    続用リードと、夫々の該電気接続用リードの外側に各該
    電気接続用リードとは離して設けられた複数の電気信号
    用インナーリードとを備え、以上の要素を樹脂にて封止
    してなる樹脂封止型半導体装置において、前記各電気接
    続用リードの半導体素子側対向面が部分的に凹部となる
    ように該電気信号用インナーリードを部分的に薄肉に
    し、この凹部に前記封止樹脂を入れたことを特徴とする
    樹脂封止型半導体装置。
  8. 【請求項８】請求項７において、部分的に薄肉にするイ
    ンナーリードの当該薄肉部位は、該インナーリード方向
    に貫通させることによって形成されることを特徴とする
    樹脂封止型半導体装置。
  9. 【請求項９】半導体素子の回路形成面に絶縁部材を接着
    し、該絶縁部材の上に電気接続用インナーリードを配設
    し、該電気接続用インナーリードと前記半導体素子とを
    夫々金属細線で電気的に接続し、これらの周囲を封止樹
    脂にて封止した樹脂封止型半導体装置において、前記電
    気接続用インナーリードの前記半導体素子に対向する面
    の一部を、その幅方向に貫通するようにくぼませて薄肉
    化し、前記絶縁部材との間に前記封止樹脂を介在させ、
    かつ薄肉化されていない部分を前記絶縁部材と接着させ
    たことを特徴とする樹脂封止型半導体装置。
  10. 【請求項１０】請求項９において、前記電気接続用イン
    ナーリードの前記薄肉化する部分を、前記金属細線接続
    部の前記半導体素子に対向する面以外の部分に限定した
    ことを特徴とする樹脂封止型半導体装置。
  11. 【請求項１１】半導体素子の回路形成面に絶縁部材を接
    着し、該絶縁部材の上に共通信号用インナーリード及び
    信号用インナーリードを配設し、該共通信号用インナー
    リード及び該信号用インナーリードと前記半導体素子と
    を夫々金属細線で電気的に接続し、これらの周囲を封止
    樹脂にて封止した樹脂封止型半導体装置において、前記
    信号用インナーリードを前記絶縁部材に接着し、更に、
    前記共通信号用インナーリードの前記半導体素子に対向
    する面の一部を、その幅方向に貫通するようにくぼませ
    て薄肉化し、前記絶縁部材との間に前記封止樹脂を介在
    させ、かつ薄肉化されていない部分を前記絶縁部材と接
    着させたことを特徴とする樹脂封止型半導体装置。
  12. 【請求項１２】請求項11において、前記共通信号用イン
    ナーリードの前記薄肉化した部分を、前記金属細線接続
    部の前記半導体素子に対向する面以外の部分に限定した
    ことを特徴とする樹脂封止型半導体装置。
  13. 【請求項１３】半導体素子の回路形成面に絶縁部材を接
    着し、該絶縁部材の上に電気接続用インナーリードを配
    設し、該電気接続用インナーリードと前記半導体素子と
    を夫々金属細線で電気的に接続し、これらの周囲を封止
    樹脂にて封止した樹脂封止型半導体装置において、前記
    電気接続用インナーリードの前記半導体素子に対向する
    面の一部を、その幅方向に貫通するようにくばませて前
    記絶縁部材との間に前記封止樹脂を介在させたことを特
    徴とする樹脂封止型半導体装置。
  14. 【請求項１４】半導体素子の回路形成面に絶縁部材を接
    着し、該絶縁部材の上に電気接続用インナーリードを配
    設し、該電気接続用インナーリードと前記半導体素子と
    を夫々金属細線で電気的に接続し、これらの周囲を封止
    樹脂にて封止した樹脂封止型半導体装置において、前記
    電気接続用インナーリードの前記半導体素子に対向する
    面の一部を、その幅方向に貫通するようにくぼませて前
    記絶縁部材との間に前記封止樹脂を介在させ、かつくぼ
    みが形成されていない部分を前記絶縁部材と接着させた
    ことを特徴とする樹脂封止型半導体装置。
  15. 【請求項１５】半導体素子の回路形成面に絶縁部材を接
    着し、該絶縁部材の上に電気接続用インナーリードを配
    設し、該電気接続用インナーリードと前記半導体素子と
    を夫々金属細線で電気的に接続し、これらの周囲を封止
    樹脂にて封止した樹脂封止型半導体装置において、前記
    電気接続用インナーリードの前記半導体素子に対向する
    面の一部と前記絶縁部材との間に前記封止樹脂を介在さ
    せたことを特徴とする樹脂封止型半導体装置。
  16. 【請求項１６】電気接続用インナーリード部とアウター
    リード部とからなるリードの集合体を含むリードフレー
    ムにおいて、前記電気接続用インナーリード部の内、少
    なくとも半導体素子の回路形成面に接着している絶縁部
    材の上に配設されるべき部分については、前記半導体素
    子に対向する面の一部を、その幅方向に貫通するように
    くぼませて薄肉化したことを特徴とするリードフレー
    ム。
  17. 【請求項１７】共通信号用インナーリード部及び信号用
    インナーリード部とアウターリード部とを備えてなるリ
    ードの集合体を含むリードフレームにおいて、前記共通
    信号用インナーリード部の内、少なくとも半導体素子の
    回路形成面に接着している絶縁部材の上に配設されるべ
    き部分については、前記半導体素子に対向する面の一部
    を、その幅方向に貫通するようにくぼませて薄肉化した
    ことを特徴とするリードフレーム。
  18. 【請求項１８】請求項16または17において、前記薄肉化
    する部分を、金属細線接続部の半導体素子に対向する面
    以外の部分に限定したことを特徴とするリードフレー
    ム。
JP4541290A 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム Expired - Lifetime JP2528991B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム
KR1019910002998A KR940007385B1 (ko) 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임
US07/797,964 US5256903A (en) 1990-02-28 1991-11-26 Plastic encapsulated semiconductor device
US08/117,639 US5357139A (en) 1990-02-28 1993-09-08 Plastic encapsulated semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7052243A Division JP2715965B2 (ja) 1995-03-13 1995-03-13 樹脂封止型半導体装置
JP19728195A Division JPH08172155A (ja) 1995-08-02 1995-08-02 樹脂封止型半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JPH03250654A JPH03250654A (ja) 1991-11-08
JP2528991B2 true JP2528991B2 (ja) 1996-08-28

Family

ID=12718546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4541290A Expired - Lifetime JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム

Country Status (3)

Country Link
US (1) US5357139A (ja)
JP (1) JP2528991B2 (ja)
KR (1) KR940007385B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
JPH0621322A (ja) * 1992-07-03 1994-01-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0917940A (ja) * 1995-06-29 1997-01-17 Nec Corp リード・オン・チップ構造半導体装置とその製造方法
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
DE19612392B4 (de) * 1996-03-28 2004-01-22 Infineon Technologies Ag Halbleiteranordnung mit Leiterrahmen
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JPH11265971A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd Ｔｓｏｐ型半導体装置
KR100521776B1 (ko) * 1998-07-15 2005-12-26 주식회사 엘지생활건강 중성 피에이치를 갖는 합성 고형 화장비누 조성물
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6319739B1 (en) 2000-04-06 2001-11-20 Advanced Micro Devices, Inc. Mold compound selection for TSOP post mold cure processing
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR920000128A (ko) 1992-01-10
US5357139A (en) 1994-10-18
KR940007385B1 (ko) 1994-08-16
JPH03250654A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
JP2528991B2 (ja) 樹脂封止型半導体装置及びリ―ドフレ―ム
US6175149B1 (en) Mounting multiple semiconductor dies in a package
JP2509422B2 (ja) 半導体装置及びその製造方法
US4984059A (en) Semiconductor device and a method for fabricating the same
JPH06105721B2 (ja) 半導体装置
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
KR100514023B1 (ko) 반도체장치
US7508060B2 (en) Multi-chip semiconductor connector assemblies
US7098527B2 (en) Integrated circuit package electrical enhancement with improved lead frame design
JPS60167454A (ja) 半導体装置
US8378467B2 (en) Semiconductor device and method of manufacturing the same
JPS60171733A (ja) 半導体装置
JP2954297B2 (ja) 樹脂封止型半導体装置
US8258611B2 (en) Leadframe structure for electronic packages
JP2923043B2 (ja) 樹脂封止型半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2715965B2 (ja) 樹脂封止型半導体装置
JPH08172155A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2795069B2 (ja) 半導体装置
JPS61241954A (ja) 半導体装置
JPH07335818A (ja) 半導体装置
KR0184061B1 (ko) 반도체 패키지
JPS61125028A (ja) 半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JP2911850B2 (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14