JPH02184054A - ハイブリッド型樹脂封止半導体装置 - Google Patents
ハイブリッド型樹脂封止半導体装置Info
- Publication number
- JPH02184054A JPH02184054A JP894051A JP405189A JPH02184054A JP H02184054 A JPH02184054 A JP H02184054A JP 894051 A JP894051 A JP 894051A JP 405189 A JP405189 A JP 405189A JP H02184054 A JPH02184054 A JP H02184054A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- heat sink
- power
- thin metal
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229920005989 resin Polymers 0.000 title abstract description 5
- 239000011347 resin Substances 0.000 title abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000005496 eutectics Effects 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 229910015365 Au—Si Inorganic materials 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- 239000003822 epoxy resin Substances 0.000 abstract 1
- 229920000647 polyepoxide Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、パワー素子用のハイブリッド型樹脂封止半導
体装置に関するもので、特に、ヒートシンクに取付ける
複数のパワー用半導体チップに必要な配線が交差する場
合に好適する。
体装置に関するもので、特に、ヒートシンクに取付ける
複数のパワー用半導体チップに必要な配線が交差する場
合に好適する。
(従来の技術)
半導体素子としては、半導体チップにモノリシックに形
成できないコイルなどを混成するハイブリッド型樹脂封
止半導体素子も市販されており、各分野に利用されてい
る。
成できないコイルなどを混成するハイブリッド型樹脂封
止半導体素子も市販されており、各分野に利用されてい
る。
このようなハイブリッド型樹脂封止半導体素子には大電
力を必要とするパワー素子を使用する型もあり、外囲器
としてヒートシンクを主体とするリードフレームが利用
されている。このヒートシンクにマウントする一対の半
導体素子は、一方が電力用集積回路素子としてパワーI
Cやダーリントン型素子が、他方に一般的な半導体素子
例えばMOS IC,バイポーラICまたはLogla
素子などの組合わせの他に、同型の半導体素子が適用さ
れる場合もある。
力を必要とするパワー素子を使用する型もあり、外囲器
としてヒートシンクを主体とするリードフレームが利用
されている。このヒートシンクにマウントする一対の半
導体素子は、一方が電力用集積回路素子としてパワーI
Cやダーリントン型素子が、他方に一般的な半導体素子
例えばMOS IC,バイポーラICまたはLogla
素子などの組合わせの他に、同型の半導体素子が適用さ
れる場合もある。
このハイブリッド型樹脂封止半導体素子を組立てるのに
利用するリードフレーム30をm3図aにより説明する
。これは、導電性金属板のプレス工程により製造された
形状は、相対向して配置する枠体31.31中間にヒー
トシンク32・・・を設け、各ヒ−トシンク32・・・
の間にも、枠体31.31に交差する方向に他の枠体3
3・・・を設置して一単位体とし、これを複数個連続し
て形成してリードフレーム30を構成する。更に、他の
枠体33・・・起点として端末がフリー(Free)の
状態の内部リード34・・・を第3図すに示すように形
成して、ヒートシンク32・・・付近を終端とする。こ
のヒートシンク32・・・は図に明らかなように、多少
枠体3Iより下方に設定されており、ヒートシンク32
・・・の端部には一対の突起34を形成し、ここには内
部リードとして稼働する導電性金属板35を取付ける。
利用するリードフレーム30をm3図aにより説明する
。これは、導電性金属板のプレス工程により製造された
形状は、相対向して配置する枠体31.31中間にヒー
トシンク32・・・を設け、各ヒ−トシンク32・・・
の間にも、枠体31.31に交差する方向に他の枠体3
3・・・を設置して一単位体とし、これを複数個連続し
て形成してリードフレーム30を構成する。更に、他の
枠体33・・・起点として端末がフリー(Free)の
状態の内部リード34・・・を第3図すに示すように形
成して、ヒートシンク32・・・付近を終端とする。こ
のヒートシンク32・・・は図に明らかなように、多少
枠体3Iより下方に設定されており、ヒートシンク32
・・・の端部には一対の突起34を形成し、ここには内
部リードとして稼働する導電性金属板35を取付ける。
具体的にはリード即ち導電性金属板35端部に設置した
透孔に突起34を嵌合後、突出部分を潰して両者を固定
する。
透孔に突起34を嵌合後、突出部分を潰して両者を固定
する。
このような構造のリードフレーム30のヒートシンク3
2・・・には、同型の半導体チップ即ちパワーl036
・・・2個を常法によりマウント後、ボンディング工程
に移行する。
2・・・には、同型の半導体チップ即ちパワーl036
・・・2個を常法によりマウント後、ボンディング工程
に移行する。
このようにヒートシンク32・・・を形成したリードフ
レーム30には、上記のように同型の半導体素子即ち一
対のパワーIC36・・・(図に一つを示す)を接菅剤
層37で開管後ボンディング工程に移行する。
レーム30には、上記のように同型の半導体素子即ち一
対のパワーIC36・・・(図に一つを示す)を接菅剤
層37で開管後ボンディング工程に移行する。
パワー1038・・・などの半導体素子には、不純物を
導入して能動または受動領域を形成するのは公知の通り
であり、この領域に電気的に接続した電極、配線層及び
パッドの少なくとも一個所と内部リード34間をボンデ
ィング工程により金属細線37で結ぶ。この接続点は、
通常外部素子に接続する。
導入して能動または受動領域を形成するのは公知の通り
であり、この領域に電気的に接続した電極、配線層及び
パッドの少なくとも一個所と内部リード34間をボンデ
ィング工程により金属細線37で結ぶ。この接続点は、
通常外部素子に接続する。
本発明では、ボンディング工程を施す場所は、上記の三
箇所を総称して以下電極38と記載する。
箇所を総称して以下電極38と記載する。
このボンディング工程には一般的なポールボンディング
あるいは超音波ポールボンディングが使用され、従って
、第4.5図にあるように二つのボンディングの内最初
がポールボンディング次はウェッジ(Wedge)ボン
ディングを経て一工程が終了する。
あるいは超音波ポールボンディングが使用され、従って
、第4.5図にあるように二つのボンディングの内最初
がポールボンディング次はウェッジ(Wedge)ボン
ディングを経て一工程が終了する。
ハイブリッド型樹脂封止半導体装置は、各種の回路によ
り構成されるのは当然であり、従って複数のパワーIC
に共通の接地点が必要になったり、各部品に相互接続が
必要になるので、第4図にあるようにマウント位置間に
いわゆるガラエボからなる絶縁性ベース38を複数個形
成して金属細線37をジャンパー(Jumper)線と
して用いており、このため頂面にはボンディング工程に
備えて導電性被膜40を堆積し、更に絶縁物層41を設
けて短絡を防ぐ。
り構成されるのは当然であり、従って複数のパワーIC
に共通の接地点が必要になったり、各部品に相互接続が
必要になるので、第4図にあるようにマウント位置間に
いわゆるガラエボからなる絶縁性ベース38を複数個形
成して金属細線37をジャンパー(Jumper)線と
して用いており、このため頂面にはボンディング工程に
備えて導電性被膜40を堆積し、更に絶縁物層41を設
けて短絡を防ぐ。
また、第5図にあるように絶縁性ベース38に形成する
導電性波@40の表面の半分程度に層間絶縁lI42を
設置し、更に第2の導電層43を重ねてパワー IC3
Bの電極3B・・・間の相互接続を行うこともある。
導電性波@40の表面の半分程度に層間絶縁lI42を
設置し、更に第2の導電層43を重ねてパワー IC3
Bの電極3B・・・間の相互接続を行うこともある。
この絶縁性ベース39とパワーIC3Bの距離は最低0
.2mm程度離し、絶縁性ベース2個設置した時の両者
間距離は最少0,5關とし、直径25μ璽乃至50μm
の金属(AN 、Au、Cuなど)細線37が利用され
る。
.2mm程度離し、絶縁性ベース2個設置した時の両者
間距離は最少0,5關とし、直径25μ璽乃至50μm
の金属(AN 、Au、Cuなど)細線37が利用され
る。
また導電層41と第2の導電層43には絶縁性保護ll
l144を被覆して所定外の金属細線37との接触短絡
を防止している。
l144を被覆して所定外の金属細線37との接触短絡
を防止している。
このような組立工程を終えたリードフレーム30には、
トランスファモールド(Transf’erMold)
法により通常の樹脂封止工程を行ってから、カット品ベ
ンド(Cut&Bend)工程を経て個々の半導体装置
が完成する。
トランスファモールド(Transf’erMold)
法により通常の樹脂封止工程を行ってから、カット品ベ
ンド(Cut&Bend)工程を経て個々の半導体装置
が完成する。
(発明が解決しようとする課8)
このように、絶縁性ベースにおける配線が交差する場合
、その回避手段として (1)多層導電層を被覆した絶縁性ベースによる3次元
配線(2)ジャンパー線として利用する金属細線が採ら
れてきた。
、その回避手段として (1)多層導電層を被覆した絶縁性ベースによる3次元
配線(2)ジャンパー線として利用する金属細線が採ら
れてきた。
しかし、(1)はコストアップを招き、(2)では、配
線の短絡防止から絶縁性保護膜が塗布されるが、工数増
加によるコストアップが避けられない。
線の短絡防止から絶縁性保護膜が塗布されるが、工数増
加によるコストアップが避けられない。
本発明はこのような事情により成されたもので、特に、
多層導電層または絶縁性保護膜を設置しない簡単な構造
を備え、しかも配線の交差を可能にする。
多層導電層または絶縁性保護膜を設置しない簡単な構造
を備え、しかも配線の交差を可能にする。
(課題を解決するための手段)
本発明は、複数の半導体チップをマウントするヒートシ
ンクと、このヒートシンクに固着する絶縁性ベースと、
この絶縁性ベースに設置する導電性金属層と、半導体チ
ップに形成する電極と、この電極と前記導電性金属層を
結ぶ第1の金属細線と、ヒートシンクと一体に形成しよ
り高い位置に設置する中継地と、この中継地と前記導電
性金属層間を接続する第2の金属細線に特徴がある。
ンクと、このヒートシンクに固着する絶縁性ベースと、
この絶縁性ベースに設置する導電性金属層と、半導体チ
ップに形成する電極と、この電極と前記導電性金属層を
結ぶ第1の金属細線と、ヒートシンクと一体に形成しよ
り高い位置に設置する中継地と、この中継地と前記導電
性金属層間を接続する第2の金属細線に特徴がある。
(作 用)
このように本発明では、外囲器の一部を構成するヒート
シンクと内部リードの高さの相違即ち内部リードをボン
ディング工程用金属細線の中継地として利用する。この
結果、絶縁性ベースを被覆する導電性金属層と半導体素
子に設置した電極間を結ぶ金属細線は交差しても短絡せ
ずに形成でき更に、絶縁性ベースに形成する導電性金属
層に絶縁物層を重ねる必要もないので、コストアップも
ない。
シンクと内部リードの高さの相違即ち内部リードをボン
ディング工程用金属細線の中継地として利用する。この
結果、絶縁性ベースを被覆する導電性金属層と半導体素
子に設置した電極間を結ぶ金属細線は交差しても短絡せ
ずに形成でき更に、絶縁性ベースに形成する導電性金属
層に絶縁物層を重ねる必要もないので、コストアップも
ない。
(実施例)
第1図及び第2図を参照して本発明の一実施例を説明す
る。即ち、パワーICを利用するハイブリッド型集積回
路素子は、従来技術欄に示したようにヒートシンク(=
jきリードフレームに組込んだ後、樹脂封止工程とカッ
ト&ベンド工程などを経て個々のハイブリッド型集積回
路素子が完成する。
る。即ち、パワーICを利用するハイブリッド型集積回
路素子は、従来技術欄に示したようにヒートシンク(=
jきリードフレームに組込んだ後、樹脂封止工程とカッ
ト&ベンド工程などを経て個々のハイブリッド型集積回
路素子が完成する。
ヒートシンク付きリードフレームについては従来技術欄
で説明したが、本発明ではヒートシンクと高さが違う内
部リードを中継地として利用するので要部を述べる。
で説明したが、本発明ではヒートシンクと高さが違う内
部リードを中継地として利用するので要部を述べる。
第1図には、このリードフレームに設置するヒートシン
ク1に常法によりマウントした複数のパワーIC2,2
を含むハイブリッド型集積回路素子の回路接続状態が斜
視図により示されている。この図では判然としないが、
ヒートシンクlは第3図に明らかなように、デプレス(
Depress)型である。
ク1に常法によりマウントした複数のパワーIC2,2
を含むハイブリッド型集積回路素子の回路接続状態が斜
視図により示されている。この図では判然としないが、
ヒートシンクlは第3図に明らかなように、デプレス(
Depress)型である。
と言うのは、プレス工程により形成されたリードフレー
ムは相対向して配置する枠体、この間に接続して配置さ
れ半導体素子をマウントするヒートシンク1、これを囲
むように枠体に直行する他の枠体を形成してヒートシン
ク毎に単位体を設け、これを複数個連続させて形成して
リードフレームを構成している。更に、この他の枠体を
起点としてヒートシンク1に向かった内部リード3が設
置され、その先端はフリー(Free)状態のままヒー
トシンク付近に位置している。従って、内部リード3は
ヒートシンクより上方に位置している。第1図にあるよ
うに、ヒートシンク1には複数のシリコン製パワーIC
2,2が導電性接着剤またはAu−81共晶などを常法
により固着し、その周囲にはガラエボなどからなる絶縁
性ベース4が配置される。
ムは相対向して配置する枠体、この間に接続して配置さ
れ半導体素子をマウントするヒートシンク1、これを囲
むように枠体に直行する他の枠体を形成してヒートシン
ク毎に単位体を設け、これを複数個連続させて形成して
リードフレームを構成している。更に、この他の枠体を
起点としてヒートシンク1に向かった内部リード3が設
置され、その先端はフリー(Free)状態のままヒー
トシンク付近に位置している。従って、内部リード3は
ヒートシンクより上方に位置している。第1図にあるよ
うに、ヒートシンク1には複数のシリコン製パワーIC
2,2が導電性接着剤またはAu−81共晶などを常法
により固着し、その周囲にはガラエボなどからなる絶縁
性ベース4が配置される。
また、この上面には、絶縁性ベース部5がパターニング
されており、この断面図を第2図に示した。
されており、この断面図を第2図に示した。
即ち、第2図は、第1図をA−A線により切断した断面
図であり、ヒートシンク1に接着剤層8により固着した
シリコン製パワー1c2.2がマウントされ、その中間
には絶縁性ベース4.4とその頂面を被覆する導電性金
属層5パターンが形成されている。
図であり、ヒートシンク1に接着剤層8により固着した
シリコン製パワー1c2.2がマウントされ、その中間
には絶縁性ベース4.4とその頂面を被覆する導電性金
属層5パターンが形成されている。
シリコン製パワーIC2と絶縁性ベース4間は0.2m
m、絶縁性ベース4.4間は0.5mmが共に最小であ
る。
m、絶縁性ベース4.4間は0.5mmが共に最小であ
る。
このようなマウント状態のもとパワーIC2の電極6・
・・と導電性金属層5パターン間、及び内部リード3即
ち中継地と他のパワーIC2の電極6・・・間または、
中継地3と他の導電性金属層7パターン間を金属細線8
・・・により接続する。
・・と導電性金属層5パターン間、及び内部リード3即
ち中継地と他のパワーIC2の電極6・・・間または、
中継地3と他の導電性金属層7パターン間を金属細線8
・・・により接続する。
この接続は、25μ信Φ〜50μ麿ΦのAu、Alまた
はCuなどの金属細線訃・・を上記のように前が超音波
ポールボンディングまたは一般的なポールボンディング
工程、後がウェッジボンディング工程によるポールボン
ディング工程で達成する。
はCuなどの金属細線訃・・を上記のように前が超音波
ポールボンディングまたは一般的なポールボンディング
工程、後がウェッジボンディング工程によるポールボン
ディング工程で達成する。
このポールボンディング工程は、通常の装置により行う
が、金属細線8・・・は、最初のポールボンディング後
上方に移動後法のウェッジボンディング地点まで引続き
移動してウェッジボンディングが行われる。この結果、
両ボンディング点間を接続する金属細線8・・・には、
その軌跡に従った一定の高さを持ちほぼ三角形のループ
が形成される。
が、金属細線8・・・は、最初のポールボンディング後
上方に移動後法のウェッジボンディング地点まで引続き
移動してウェッジボンディングが行われる。この結果、
両ボンディング点間を接続する金属細線8・・・には、
その軌跡に従った一定の高さを持ちほぼ三角形のループ
が形成される。
このようにして得られるハイブリッド型半導体装置は、
第1図にあるように金属細線8・・・が段差のある二箇
所を結ぶので、樹脂封止工程により押倒されて短絡する
頻度は極めて小さくなる。この実施例では、同じ型のパ
ワーIC一対を例としたが、種類の異なるパワー素子を
3個以上設置しても差支えないことは勿論である。
第1図にあるように金属細線8・・・が段差のある二箇
所を結ぶので、樹脂封止工程により押倒されて短絡する
頻度は極めて小さくなる。この実施例では、同じ型のパ
ワーIC一対を例としたが、種類の異なるパワー素子を
3個以上設置しても差支えないことは勿論である。
このように本発明では、ジャンパー線が形成可能になり
、安価なハイブリッド型半導体装置が実現できる。また
、外部から機械的な圧力が加えられても、ボンディング
位置に段差があるので短絡にならず更に、極端に大きな
外力で変形した場合には金属細線が断線して不良として
検出される。
、安価なハイブリッド型半導体装置が実現できる。また
、外部から機械的な圧力が加えられても、ボンディング
位置に段差があるので短絡にならず更に、極端に大きな
外力で変形した場合には金属細線が断線して不良として
検出される。
第1図は本発明に係わるハイブリッド型樹脂封止半導体
装置の一部を示す斜視図、第2図はその要部の断面図、
第3図はaはパワー素子用リードフレームの概略を示す
斜視図、第3図はbはその一部を示す断面図、第4図は
従来のハイブリッド型樹脂封止半導体装置の一部を示す
断面図、第5図と第6図は、他の従来例を示す断面図で
ある。 1:ヒートシンク 2:パワー10 3:内部リード 4.5:絶縁性ベース6二電極 8:金属細線
装置の一部を示す斜視図、第2図はその要部の断面図、
第3図はaはパワー素子用リードフレームの概略を示す
斜視図、第3図はbはその一部を示す断面図、第4図は
従来のハイブリッド型樹脂封止半導体装置の一部を示す
断面図、第5図と第6図は、他の従来例を示す断面図で
ある。 1:ヒートシンク 2:パワー10 3:内部リード 4.5:絶縁性ベース6二電極 8:金属細線
Claims (1)
- 複数の半導体チップをマウントするヒートシンクと、こ
のヒートシンクに固着する絶縁性ベースと、この絶縁性
ベースに設置する導電性金属層と、半導体チップに形成
する電極と、この電極と前記導電性金属層を結ぶ第1の
金属細線と、ヒートシンクより高い位置に設置する導電
性中継地と、この接続位置と導電性中継地を結ぶ第2の
金属細線を具備することを特徴とするハイブリッド型樹
脂封止半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP894051A JPH02184054A (ja) | 1989-01-11 | 1989-01-11 | ハイブリッド型樹脂封止半導体装置 |
US07/459,318 US4984065A (en) | 1989-01-11 | 1989-12-29 | Hybrid resin-sealed semiconductor device |
DE90100516T DE69004581T2 (de) | 1989-01-11 | 1990-01-11 | Plastikumhüllte Hybrid-Halbleiteranordnung. |
KR1019900000292A KR930004244B1 (ko) | 1989-01-11 | 1990-01-11 | 하이브리드형 수지밀봉 반도체장치 |
EP90100516A EP0378209B1 (en) | 1989-01-11 | 1990-01-11 | Hybrid resin-sealed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP894051A JPH02184054A (ja) | 1989-01-11 | 1989-01-11 | ハイブリッド型樹脂封止半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02184054A true JPH02184054A (ja) | 1990-07-18 |
Family
ID=11574103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP894051A Pending JPH02184054A (ja) | 1989-01-11 | 1989-01-11 | ハイブリッド型樹脂封止半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4984065A (ja) |
EP (1) | EP0378209B1 (ja) |
JP (1) | JPH02184054A (ja) |
KR (1) | KR930004244B1 (ja) |
DE (1) | DE69004581T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273698A (ja) * | 2006-03-31 | 2007-10-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201948A (ja) * | 1989-01-30 | 1990-08-10 | Toshiba Corp | 半導体装置パッケージ |
JPH0724270B2 (ja) * | 1989-12-14 | 1995-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2528991B2 (ja) * | 1990-02-28 | 1996-08-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びリ―ドフレ―ム |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
AU657774B2 (en) * | 1991-08-08 | 1995-03-23 | Sumitomo Electric Industries, Ltd. | Semiconductor chip module and method for manufacturing the same |
JP2960283B2 (ja) * | 1993-06-14 | 1999-10-06 | 株式会社東芝 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
JP2938344B2 (ja) * | 1994-05-15 | 1999-08-23 | 株式会社東芝 | 半導体装置 |
US5633785A (en) * | 1994-12-30 | 1997-05-27 | University Of Southern California | Integrated circuit component package with integral passive component |
US5886414A (en) * | 1996-09-20 | 1999-03-23 | Integrated Device Technology, Inc. | Removal of extended bond pads using intermetallics |
EP0903780A3 (en) * | 1997-09-19 | 1999-08-25 | Texas Instruments Incorporated | Method and apparatus for a wire bonded package for integrated circuits |
US6169331B1 (en) | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
SG109436A1 (en) * | 2000-12-07 | 2005-03-30 | Fung Leng Chen | Leaded mcm package and method therefor |
SG109435A1 (en) * | 2000-12-07 | 2005-03-30 | Chuen Khiang Wang | Leaded mcm package and method therefor |
JP5062283B2 (ja) | 2009-04-30 | 2012-10-31 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US20110042793A1 (en) * | 2009-08-21 | 2011-02-24 | Freescale Semiconductor, Inc | Lead frame assembly for a semiconductor package |
US20120286409A1 (en) * | 2011-05-10 | 2012-11-15 | Jitesh Shah | Utilizing a jumper chip in packages with long bonding wires |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784884A (en) * | 1972-11-03 | 1974-01-08 | Motorola Inc | Low parasitic microwave package |
US4200880A (en) * | 1978-03-28 | 1980-04-29 | Microwave Semiconductor Corp. | Microwave transistor with distributed output shunt tuning |
JPS55107252A (en) * | 1979-02-09 | 1980-08-16 | Nec Corp | Manufacture of semiconductor device |
JPS58213456A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体装置 |
NL8202470A (nl) * | 1982-06-18 | 1984-01-16 | Philips Nv | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
JPS61105851A (ja) * | 1984-10-30 | 1986-05-23 | Toshiba Corp | ワイヤボンデイング方法 |
JPS61189652A (ja) * | 1985-02-19 | 1986-08-23 | Toshiba Corp | 半導体装置 |
JPS6276661A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62190734A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH0666354B2 (ja) * | 1986-07-29 | 1994-08-24 | 日本電気株式会社 | 半導体装置 |
JPS63114152A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
JPS63141328A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | 高周波高出力トランジスタ |
JPS63250164A (ja) * | 1987-04-07 | 1988-10-18 | Denki Kagaku Kogyo Kk | ハイパワ−用混成集積回路基板とその集積回路 |
-
1989
- 1989-01-11 JP JP894051A patent/JPH02184054A/ja active Pending
- 1989-12-29 US US07/459,318 patent/US4984065A/en not_active Expired - Lifetime
-
1990
- 1990-01-11 EP EP90100516A patent/EP0378209B1/en not_active Expired - Lifetime
- 1990-01-11 DE DE90100516T patent/DE69004581T2/de not_active Expired - Fee Related
- 1990-01-11 KR KR1019900000292A patent/KR930004244B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273698A (ja) * | 2006-03-31 | 2007-10-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69004581D1 (de) | 1993-12-23 |
KR930004244B1 (ko) | 1993-05-22 |
DE69004581T2 (de) | 1994-04-28 |
US4984065A (en) | 1991-01-08 |
EP0378209A2 (en) | 1990-07-18 |
EP0378209B1 (en) | 1993-11-18 |
EP0378209A3 (en) | 1991-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US7485490B2 (en) | Method of forming a stacked semiconductor package | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
US4949224A (en) | Structure for mounting a semiconductor device | |
JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
US20030000082A1 (en) | IC package with dual heat spreaders | |
JPH09330934A (ja) | 半導体装置及びその製造方法 | |
KR19990029932A (ko) | 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치 | |
KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
KR20000071326A (ko) | 반도체 장치와 그 제조 방법 | |
JPH0448767A (ja) | 樹脂封止型半導体装置 | |
US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
JPH06216182A (ja) | チップ・オン・ボード組立体およびその製造方法 | |
JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
JP2001156251A (ja) | 半導体装置 | |
US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
JPS6220707B2 (ja) | ||
US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
JPS63255953A (ja) | 絶縁物封止型回路装置 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 |