DE69004581T2 - Plastikumhüllte Hybrid-Halbleiteranordnung. - Google Patents
Plastikumhüllte Hybrid-Halbleiteranordnung.Info
- Publication number
- DE69004581T2 DE69004581T2 DE90100516T DE69004581T DE69004581T2 DE 69004581 T2 DE69004581 T2 DE 69004581T2 DE 90100516 T DE90100516 T DE 90100516T DE 69004581 T DE69004581 T DE 69004581T DE 69004581 T2 DE69004581 T2 DE 69004581T2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- conductive
- heat sink
- thin metal
- metal wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 21
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft eine hybride, harzversiegelte Halbleitereinrichtung zur Verwendung als Leistungselement, und insbesondere eine hybride, harzversiegelte Halbleitereinrichtung, bei der Drähte, die von einer Vielzahl von Halbleiterchips ausgehen, die auf einer Wärmesenke montiert sind, einander überqueren können, ohne Probleme zu verursachen.
- Eine harzversiegelte Hybrid-Halbleitereinrichtung, bei der eine Spule oder andere Strukturkomponenten nicht monolithischer Form auf einem Halbleiterchip ausgebildet sind, ist als einer der Typen von Halbleitereinrichtungen bekannt. Sie ist im Handel erhältlich und wird in verschiedenen technischen Gebieten verwendet. wenn die hybride, harzversiegelte Halbleitereinrichtung ein Leistungselement umfaßt, das eine große Leistung benötigt, wird ein hauptsächlich aus einer Wärmesenke bestehender Systemträger benutzt. Normalerweise wird auf der Wärmesenke ein Paar Halbleitereinrichtungen des gleichen Typs montiert. In einigen Fällen werden jedoch auf der Wärmesenke eine integrierte Leistungsschaltungseinrichtung, wie etwa ein Leistungs-IC oder eine Darlington-Schaltungseinrichtung, kombiniert mit einer üblichen Halbleitereinrichtung, wie
- etwa einer MOS-IC, einer bipolaren IC, oder einem Logikelement montiert.
- Fig. 1A ist eine perspektivische Ansicht eines Systemträgers 30, der zur Herstellung einer herkömmlichen harzversiegelten Hybrid-Halbleitereinrichtung verwendet wird. Der Systemträger 30 wird durch Pressen einer leitenden Metallplatte erhalten. Der spezielle Aufbau des Systemträgers 30 wird nachfolgend beschrieben.
- Eine Vielzahl von Wärmesenken sind zwischen einem Paar erster, parallel zueinander angeordneter Rahmen 31 vorgesehen. Eine Vielzahl zweiter Rahmen 33a sind ebenfalls zwischen den ersten Rahmen 31 vorgesehen, derart, daß jeder zweite Rahmen 33a zwischen den benachbarten Wärmesenken 32 angeordnet ist und sich senkrecht zu den ersten Rahmen 31 erstreckt. Weiter sind innere Leitungen 33b senkrecht zu den zweiten Rahmen 33a angeordnet. Eines der Enden der inneren Leitung 33b ragt frei heraus, während das andere Ende über der in der Nähe der Mitte der Wärmesenke 32 gelegenen Zone befindet. Normalerweise werden die zweiten Rahmen 33a und die inneren Leitungen 33b zusammenhängend als ein einziger Körper hergestellt. Wie aus Fig. 1A hervorgeht, sind die Wärmesenken 32 knapp unter den ersten Rahmen 31 angeordnet. An jeder Seite der Wärmesenke 32 sind zwei Vorsprünge 32a angebracht, während im ersten Rahmen 31 ein Paar Durchtrittslöcher 31a vorgesehen sind. Nach dem Einstecken der Vorsprünge 32a in die entsprechenden Durchtrittslöcher 31a werden diejenigen Abschnitte der Vorsprünge 32a, die aus den Durchtrittslöchern 31a herausragen, angestaucht, wodurch die Wärmesenke 32 und die ersten Rahmen 31 aneinander befestigt werden.
- Wie Fig. 2 zeigt, wird ein Paar Leistungs-ICs, das heißt, Halbleiterchips 36 des gleichen Typs, in üblicher Weise auf der Wärmesenke 32 montiert (in Fig. 2 ist nur eine der Leistungs-ICs dargestellt). Als nächstes werden die beiden Halbleiterchips 36 mit Hilfe einer Haftschicht 37 auf der Wärmesenke 32 befestigt. Anschließend wird der Systemträger 30 einem Bondierungsschritt unterzogen. Durch Eindotieren der Störatome wird in den Leistungs-ICs ein aktiver oder ein passiver Bereich erzeugt. Im Verlaufe des Bondierungsschrittes wird mindestens eine elektrisch an den aktiven oder passiven Bereich angeschlossene Elektrode, Verdrahtungsschicht und Anschlußfläche mit der inneren Leitung 34 durch einen dünnen Metalldraht 29 verbunden. Normalerweise sind die Elektroden, Verdrahtungsschichten oder Anschlußflächen mit äußeren Elementen verbunden. In der nachfolgenden Beschreibung werden alle Abschnitte einschließlich der obigen drei, die der Bondierung unterzogen werden, einfach als Elektroden bezeichnet. In der Bondierungsstufe wird das übliche Kugelbondieren oder Ultraschall-Kugelbondieren angewandt. Wie die Fig. 2 und 3 zeigen, ist das in bezug auf den dünnen Metalldraht zuerst durchgeführte Bondieren ein Kugelbondieren, während das nachfolgende Bondieren ein Keilbondieren ist. Das Bondieren des dünnen Metalldrahtes wird durch Ausführen dieser beiden Bondierungsarten beendet.
- Da eine hybride, harzüberzogene Halbleitereinrichtung verschiedene Schaltungskomponenten enthält, muß ein gemeinsamer Erdungspunkt für eine Vielzahl von Leistungs-ICs benutzt werden, und die Schaltungskomponenten müssen in einer vorbestimmten Weise miteinander verbunden werden. Wie Fig.2 zeigt, wird hierzu auf der Wärmesenke 32 eine Vielzahl isolierender Substrate 38 aus Glasepoxyharz auf den Montageplätzen aufgebracht. Das isolierende Substrat 38 wird mit der Wärmesenke 32 durch Verwenden des isolierenden Haftmaterials 28 befestigt. Die dünnen Metalldrähte 29 werden als Uberbrückungsdrähte benutzt. Vor dem Bondierungsschritt werden auf der Oberseite der isolierenden Substrate 38 durch Auftragen leitende Uberzüge 40 hergestellt, und weiter werden Isolierschichten 41 zur Verhinderung eines Kurzschlusses angebracht. Darüber hinaus wird gemäß Fig. 3 ein isolierender Zwischenfilm 42 auf etwa einer Hälfte der Oberfläche jedes leitenden Überzuges 40 gebildet, der auf dem isolierenden Substrat 38 angebracht ist. Eine zweite leitende Schicht 43 kann auf dem isolierenden Zwischenfilm 42 für den Anschluß zwischen den Elektroden der Leistungs-ICs 36 angebracht werden, falls dies erforderlich ist. Der Abstand zwischen dem isolierenden Substrat 38 und den Leistungs-IC 36 muß mindestens 0,2 mm betragen. Falls zwei isolierende Substrate 38 hergestellt werden, werden sie in einem Abstand von mindestens 0,5 mm voneinander angebracht, und es werden dünne Metalldrähte 29 aus Al, Au oder Cu mit einem Durchmesser zwischen 25 um und 50 um verwendet. Sowohl auf den leitenden Uberzügen 40, als auch auf der zweiten leitenden Schicht 43 wird ein isolierender Schutzfilm 44 (nicht dargestellt) angebracht, um die Uberzüge 40 und die Schicht 43 an unerwünschten Kurzschlüssen mit den dünnen Metalldrähten 29 zu hindern.
- In bezug auf den wie beschrieben hergestellten Systemträger 30 wird durch Anwenden des Transferpreßverfahrens ein normaler Harzversiegelungsschritt durchgeführt. Anschließend wird der Systemträger 30 einem Schneid- und Biegeschritt unterzogen, um so die Halbleitereinrichtung fertigzustellen.
- Wie aus der obigen Beschreibung hervorgeht, kann ein Kurzschluß verursacht werden, falls die Drähte, die sich von den Schaltungsabschnitten her über die lsoliersubstrate erstrecken, einander kreuzen. Um dieses Problem zu lösen, wurden bisher folgende Maßnahmen angewandt: (1) dreidimensionales Anordnen der Drähte durch Verwenden eines Isoliersubstrats mit einer leitenden Mehrfachschicht; und (2) Benutzen der dünnen Metalldrähte als Uberbrückungsdrähte. Die Maßnahme (1) führt aber zu hohen Herstellungskosten, da die leitenden Schichten als Laminarstruktur hergestellt werden müssen. Auch die Maßnahme (2) führt infolge der Zunahme der Anzahl der erforderlichen Herstellungsschritte zu hohen Herstellungskosten. Insbesondere müssen im Falle, daß Uberbrückungsdrähte 29 über zwei leitenden Schichten 40 angeordnet werden, wie dies Fig. 2 zeigt, die Drähte mit einem isolierenden Schutzmaterial überzogen werden, um beim Harzversiegelungsschritt einen Kurzschluß zwischen den Uberbrückungsdrähten 29 und den leitenden Schichten 40 zu verhindern.
- Die Druckschrift JP-A 63-034968 beschreibt einen Systemträger für eine Halbleitereinrichtung, bei dem eine Elektrode zwischen einem Halbleiterchip und einem Leiter in im wesentlichen der gleichen Ebene vorgesehen ist. Die Elektrode ist auf der Befestigungsbasis des Halbleiterchips angebracht und mit dem Chip und den Leitern durch erste und zweite feine Metalldrähte verbunden.
- Die Druckschrift JP-A 55-107252 beschreibt eine Halbleitereinrichtung mit einem Elementmontageteil, das erste Leitungen einbezieht. Zweite Leitungen sind parallel zu den ersten Leitungen angeordnet, die sich in bezug auf den Elementmontageteil auf einem höheren Abstandsniveau befinden, wobei feine metallische Drähte zwischen den zweiten Leitern und einem auf dem Elementmontageteil befestigten Element bondiert sind.
- Die Druckschrift JP-A-62-076661 beschreibt eine harzversiegelte Halbleitereinrichtung ohne Trägerplatte. Die Halbleiterchips sind auf einem flexiblen Harzsubstrat montiert, das an den inneren Leitungen befestigt ist, deren obere Oberfläche sich über dem Niveau der oberen Oberfläche des Halbleiterchips befindet. Feine Metalldrähte dienen zum Anschließen des Halbleiterchips an die Leitungen.
- Die vorliegende Erfindung ist in Anbetracht der oben beschriebenen Verhältnisse entstanden und zielt auf die Schaffung einer hybriden, harzversiegelten Halbleitereinrichtung ab, die im Aufbau einfach ist und weder eine leitende Mehrfachschicht innerhalb einer lsolierschicht, noch eine isolierende Schutzschicht auf den Drähten erfordert, und die das Uberkreuzen von Drähten ermöglicht, ohne Kurzschlüsse zu verursachen.
- Um dieses Ziel zu erreichen, wurde die hybride harzüberzogene Halbleitereinrichtung gemäß Anspruch 1 geschaffen.
- Bei der vorliegenden Erfindung liegen die Wärmesenke als Teil eines Gehäuses und die inneren Leiter auf verschiedenen Niveaus. Durch Nutzen dieses Niveauunterschieds wird im Bondierungsschritt der innere Leiter als Zwischenglied für die dünnen Metalldrähte benutzt. Die Folge ist, daß selbst wenn sich die dünnen Metalldrähte, welche die leitenden Metallschichten auf dem isolierenden Substrat und die auf den Halbleiterelementen gebildeten Elektroden miteinander verbinden, überkreuzen, sie keinen Kurzschluß verursachen, da sie in unterschiedlichen Höhenlagen angeordnet sind. Da weiter keine isolierende Schicht auf der auf dem isolierenden Substrat befindlichen leitenden Metallschicht aufgebracht werden muß, sind die Herstellungskosten der Einrichtung nicht hoch.
- Die Erfindung wird anhand der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen besser verständlich gemacht.
- Fig. 1A ist eine perspektivische Ansicht eines Systemträgers zur Verwendung bei einer herkömmlichen Leistungsversorgungseinrichtung;
- Fig. 1B ist eine Schnittansicht durch einen Teil einer herkömmlichen hybriden, harzversiegelten Halbleitereinrichtung;
- Fig. 3 ist eine Querschnittsansicht einer weiteren herkömmlichen hybriden, harzversiegelten Halbleitereinrichtung;
- Fig. 4 ist eine perspektivische Ansicht eines Teils einer hybriden, harzversiegelten Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung, wobei die in Fig. 4 dargestellte Halbleitereinrichtung sich in einem unvergossenen Zustand befindet; und
- Fig. 5 ist eine vergrößerte Querschnittsansicht entlang der Linie A-A der Fig. 4, wobei die in Fig. 5 dargestellte Halbleitereinrichtung sich im vergossenen Zustand befindet.
- Nachfolgend wird unter Bezugnahme auf die Fig. 4 und 5 eine Ausführungsform der vorliegenden Erfindung beschrieben.
- Eine hybride, integrierte Schaltungseinrichtung mit einer Leistungs-IC 2 ist in einen Systemträger eingebaut, der eine Wärmesenke 1 umfaßt, wie beim Stande der Technik. Nach dem Durchlauf durch den Harzversiegelungsschritt, den Schneid- und Biegeschritt, etc., ist die hybride, integrierte Schaltungseinrichtung fertiggestellt. Der im Rahmen der vorliegenden Erfindung benutzte, mit der Wärmesenke versehene Systemträger entspricht dem weiter oben unter Bezugnahme auf die Fig. 1 bis 3 erläuterten Träger. Die vorliegende Erfindung unterscheidet sich jedoch vom Stande der Technik dadurch, daß ein auf unterschiedlichem Niveau im Vergleich zur Wärmesenke angeordneter Systemträger als ein Zwischenelement zum Distanzieren dünner Metalldrähte benutzt wird.
- Nachfolgend wird die Erfindung näher beschrieben.
- Fig. 4 ist eine perspektivische Ansicht der hybriden, harzvers iegelten, integrierten Schaltungseinrichtung gemäß der vorliegenden Erfindung. Die in Fig. 4 dargestellte integrierte Schaltungseinrichtung befindet sich im unvergossenen Zustand und umfaßt eine Vielzahl von Leistungs-ICs 2, die in üblicher Weise auf der Wärmesenke 1 montiert sind. Die bei der vorliegenden Erfindung benutzte Wärmesenke 1 ist ein abgesenkter Typ, wie er in den Fig. 1A und 1B dargestellt ist. Der Systemträger wird durch Pressen einer leitenden Metallplatte hergestellt und umfaßt: ein Paar erster Rahmen, die parallel zueinander angeordnet sind; eine Vielzahl von Wärmesenken 1, die zwischen den ersten Rahmen angeordnet sind, derart, daß sie sie miteinander verbinden, wobei auf ihnen Halbleitereinrichtungen montiert werden; eine Vielzahl zweiter Rahmen, die zwischen den ersten Rahmen angeordnet sind, derart, daß jeder zweite Rahmen zwischen den benachbarten Wärmesenken 1 angeordnet ist und die ersten Rahmen verbindet; und innere Leitungen 3, die so angeordnet sind, daß das eine Ende am zweiten Rahmen befestigt ist und das andere ein frei über die Hauptmitte der Wärmesenke ragendes Ende ist. Der innere Leiter 3 ist höher als die Wärmesenke 1 angeordnet. Wie Fig. 4 zeigt, ist eine Vielzahl von Leistungs-ICs 2 aus Silizium auf der Wärmesenke 1 in der üblichen Weise durch Verwendung entweder eines leitenden Haftmittels, oder eines eutektichen AuSi-Materials befestigt. Ein isolierendes Substrat 4 aus Glasepoxyharz ist so angeordnet, daß es die Leistungs-ICs 2 umgibt. Eine leitende Metallschicht 5 ist auf dem isolierenden Substrat 4 durch Mustern aufgebracht, derart, daß die Metallschicht eine der Leistungs-ICs 2 umgibt.
- Fig. 5 ist eine Schnittansicht entlang der Linie A-A der Fig. 4 und zeigt eine hybride, harzversiegelte Halbleitereinrichtung nach dem Vergießen. Wie Fig. 5 zeigt, sind Leistungs-ICs 2 aus Silizium auf der Wärmesenke 1 montiert und durch die leitende Haftschicht 9, die das Lot enthält, befestigt. Das isolierende Substrat 4 ist zwischen den Leistungs-ICs 2 aus Silizium angeordnet und an der Wärmequelle 1 durch das isolierende Haftmaterial 10 befestigt. Die leitende Metallschicht 6 ist auf der Oberseite des isolierenden Substrats 4 angebracht. Der Abstand zwischen dem Leistungs-IC 2 aus Silizium und dem isolierenden Substrat 4 beträgt mindestens 0.2 mm, während der Abstand zwischen den isolierenden Substraten 4 mindestens 0.5 mm ist.
- Bei in der beschriebenen Weise montierten Leistungs-ICs 2 wird eine Elektrode 60 auf einem Leistungs-IC 2 aus Silizium an die leitende Metallschicht 6 durch einen ersten dünnen Metalldraht 81 angeschlossen, während die innere Leitung 3, das heißt, das Zwischenelement 3, durch zweite dünne Metalldrähte 82 an die Elektroden 60 der anderen Leistungs-ICs 2 und an die leitende Metallschicht 7 angeschlossen ist. Die ersten und zweiten dünnen Metalldrähte bestehen aus Au, Al, Cu oder aus einem anderen leitenden Metall, und besitzen einen Durchmesser zwischen 25 um und 50 um Das zuerst durchgeführte Bondieren in bezug auf die dünnen Metalldrähte 81 und 82 ist entweder ein Ultraschall-Kugelbondieren oder ein normales Kugelbondieren, während das anschließend durchgeführte Bondieren ein Keilbondieren ist. Dieser Bondierungsschritt wird unter Verwendung einer herkömmlichen Bondierungseinrichtung durchgeführt. Nach dem ersten Bondieren, das heißt nach dem Kugelbondieren, wird der Bondierungsarm der Bondiereinrichtung angehoben und solange weiterbewegt, bis er an eine Stelle kommt, an der das zweite Bondieren durchgeführt werden soll. Aus diesem Grunde erstrecken sich die dünnen Metalldrähte 81 und 82 zwischen zwei unterschiedlichen Höhenlagen entsprechend dem Ort, zu dem der Bondierungsarm hinbewegt wird. Die Drähte bilden also im wesentlichen dreieckige Schleifen.
- Bei der in der beschriebenen Weise hergestellten hybriden Halbleitereinrichtung erstrecken sich die dünnen Metalldrähte 82 zwischen unterschiedlichen Niveaus und berühren daher die leitenden Metallschichten 5, 6, 7 nicht, wenn die Drähte 82 die Schichten 5, 6, 7 überkreuzen. Selbst wenn die dünnen Metalldrähte 82 im Laufe des Harzversiegelungsschrittes nach unten gedrückt werden, ist es nicht wahrscheinlich, daß die dünnen Metalldrähte 82 die leitenden Metallschichten 5, 6, 7 berühren. In der obigen Beschreibung wurde der Fall angesprochen, daß zwei Leistungs-ICs 2 des gleichen Typs auf der Wärmesenke 1 montiert sind. Selbstverständlich können aber auch drei oder mehr Leistungsversorgungselemente unterschiedlichen Typs auf der Wärmesenke montiert werden. Als letzter Schritt erfolgt das Vergießen unter Verwendung eines wärmehärtenden Harzes 50, wie etwa Epoxyharz, so daß jeder Abschnitt der Halbleitereinrichtung befestigt und versiegelt wird.
- Bei der hybriden Halbleitereinrichtung der vorliegenden Erfindung sind Uberbrückungsdrähte so angeordnet, daß sie sich nicht gegenseitig kurzschließen. Darüber hinaus kann die Halbleitereinrichtung in einer Weise hergestellt werden, die keine große Anzahl von Verfahrensschritten erfordert. Die Halbleitereinrichtung kann also zu niedrigen Kosten hergestellt werden. Da weiter die Abschnitte, an die die dünnen Metalldrähte angeschlossen sind, in unterschiedlichen Höhenlagen angeordnet sind, können sich die dünnen Metalldrähte gegenseitig nur schwer kurzschließen, selbst dann nicht, wenn auf sie eine äußere mechanische Kraft ausgeübt wird. Sollten die dünnen Metalldrähte mit einer extrem großen äußeren Kraft beansprucht werden, werden sie brechen, so daß die Halbleitereinrichtung als Defekt identifiziert wird. Die Bezugszeichen in den Ansprüchen dienen zum besseren Verständnis der Erfindung und sollen nicht deren Umfang begrenzen.
Claims (4)
1. Hybride, harzversiegelte Halbleitereinrichtung,
umfassend:
eine Wärmesenke (1), auf der eine Vielzahl von
Halbleiterchips (2) montiert ist;
ein isolierendes Substrat (4), das auf der Wärmesenke
(1) befestigt ist;
leitende Metallschichten (6, 7), die auf dem
isolierenden Substrat (4) gebildet sind;
Elektroden (60), die auf der Vielzahl der
Halbleiterchips (2) gebildet sind;
erste dünne Metalldrähte (81) zum gegenseitigen
Verbinden der Elektroden (60) und der leitenden
Metallschichten (6, 7);
leitende innere Leitungen (3), die über der Wärmesenke
(1) angeordnet sind, wobei die leitenden inneren
Leiter (3) und die Wärmesenke (1) Teil eines
Systemträgers (30) sind;
zweite dünne Metalldrähte (82) zum Anschließen der
leitenden inneren Leiter (3) an die leitenden
Metallschichten (6, 7) und an die Elektroden (60); und
ein Formteil (50) zum Versiegeln und Befestigen der
Wärmesenke (1), der Vielzahl der Halbleiterchips (2),
der inneren Leiter (3), des isolierenden Substrats
(4), der leitenden Metallschichten (6, 7), der
Elektroden (60) und der ersten und zweiten dünnen
Metalldrähte (81, 82).
2. Hybride, harzversiegelte Halbleitereinrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß die ersten und
zweiten dünnen Metalldrähte (81, 82) aus Au, Al oder
Cu bestehen.
3. Hybride, harzversiegelte Halbleitereinrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß die ersten und
zweiten dünnen Metalldrähte (81, 82) an die Elektroden
(60), die leitenden Metallschichten (6, 7) und die
leitenden inneren Leiter (3) durch einen
Ultraschall-Kugelbondierungsschritt angeschlossen sind.
4. Hybride, harzversiegelte Halbleitereinrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß die ersten und
zweiten dünnen Metalldrähte (8l, 82) an die Elektroden
(60), die leitenden Metallschichten (6, 7) und die
leitenden inneren Leiter (3) durch eine Keilbondierung
angeschlossen sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP894051A JPH02184054A (ja) | 1989-01-11 | 1989-01-11 | ハイブリッド型樹脂封止半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69004581D1 DE69004581D1 (de) | 1993-12-23 |
DE69004581T2 true DE69004581T2 (de) | 1994-04-28 |
Family
ID=11574103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE90100516T Expired - Fee Related DE69004581T2 (de) | 1989-01-11 | 1990-01-11 | Plastikumhüllte Hybrid-Halbleiteranordnung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4984065A (de) |
EP (1) | EP0378209B1 (de) |
JP (1) | JPH02184054A (de) |
KR (1) | KR930004244B1 (de) |
DE (1) | DE69004581T2 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201948A (ja) * | 1989-01-30 | 1990-08-10 | Toshiba Corp | 半導体装置パッケージ |
JPH0724270B2 (ja) * | 1989-12-14 | 1995-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2528991B2 (ja) * | 1990-02-28 | 1996-08-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びリ―ドフレ―ム |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
AU657774B2 (en) * | 1991-08-08 | 1995-03-23 | Sumitomo Electric Industries, Ltd. | Semiconductor chip module and method for manufacturing the same |
JP2960283B2 (ja) * | 1993-06-14 | 1999-10-06 | 株式会社東芝 | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
JP2938344B2 (ja) * | 1994-05-15 | 1999-08-23 | 株式会社東芝 | 半導体装置 |
US5633785A (en) * | 1994-12-30 | 1997-05-27 | University Of Southern California | Integrated circuit component package with integral passive component |
US5886414A (en) * | 1996-09-20 | 1999-03-23 | Integrated Device Technology, Inc. | Removal of extended bond pads using intermetallics |
EP0903780A3 (de) * | 1997-09-19 | 1999-08-25 | Texas Instruments Incorporated | Verfahren und Vorrichtung für drahtgebondete Verpackung für integrierte Schaltung |
US6169331B1 (en) | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
SG109436A1 (en) * | 2000-12-07 | 2005-03-30 | Fung Leng Chen | Leaded mcm package and method therefor |
SG109435A1 (en) * | 2000-12-07 | 2005-03-30 | Chuen Khiang Wang | Leaded mcm package and method therefor |
JP5132070B2 (ja) * | 2006-03-31 | 2013-01-30 | オンセミコンダクター・トレーディング・リミテッド | 回路装置およびその製造方法 |
JP5062283B2 (ja) | 2009-04-30 | 2012-10-31 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US20110042793A1 (en) * | 2009-08-21 | 2011-02-24 | Freescale Semiconductor, Inc | Lead frame assembly for a semiconductor package |
US20120286409A1 (en) * | 2011-05-10 | 2012-11-15 | Jitesh Shah | Utilizing a jumper chip in packages with long bonding wires |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784884A (en) * | 1972-11-03 | 1974-01-08 | Motorola Inc | Low parasitic microwave package |
US4200880A (en) * | 1978-03-28 | 1980-04-29 | Microwave Semiconductor Corp. | Microwave transistor with distributed output shunt tuning |
JPS55107252A (en) * | 1979-02-09 | 1980-08-16 | Nec Corp | Manufacture of semiconductor device |
JPS58213456A (ja) * | 1982-06-04 | 1983-12-12 | Nec Corp | 半導体装置 |
NL8202470A (nl) * | 1982-06-18 | 1984-01-16 | Philips Nv | Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting. |
JPS61105851A (ja) * | 1984-10-30 | 1986-05-23 | Toshiba Corp | ワイヤボンデイング方法 |
JPS61189652A (ja) * | 1985-02-19 | 1986-08-23 | Toshiba Corp | 半導体装置 |
JPS6276661A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62190734A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH0666354B2 (ja) * | 1986-07-29 | 1994-08-24 | 日本電気株式会社 | 半導体装置 |
JPS63114152A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
JPS63141328A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | 高周波高出力トランジスタ |
JPS63250164A (ja) * | 1987-04-07 | 1988-10-18 | Denki Kagaku Kogyo Kk | ハイパワ−用混成集積回路基板とその集積回路 |
-
1989
- 1989-01-11 JP JP894051A patent/JPH02184054A/ja active Pending
- 1989-12-29 US US07/459,318 patent/US4984065A/en not_active Expired - Lifetime
-
1990
- 1990-01-11 DE DE90100516T patent/DE69004581T2/de not_active Expired - Fee Related
- 1990-01-11 EP EP90100516A patent/EP0378209B1/de not_active Expired - Lifetime
- 1990-01-11 KR KR1019900000292A patent/KR930004244B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0378209A3 (de) | 1991-04-10 |
KR930004244B1 (ko) | 1993-05-22 |
DE69004581D1 (de) | 1993-12-23 |
EP0378209A2 (de) | 1990-07-18 |
JPH02184054A (ja) | 1990-07-18 |
US4984065A (en) | 1991-01-08 |
EP0378209B1 (de) | 1993-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE69621851T2 (de) | Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern | |
DE69525697T2 (de) | Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher | |
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE3888476T2 (de) | Elektrische Kontaktstellen und damit versehene Gehäuse. | |
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
DE19827237B4 (de) | Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese | |
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE69223906T2 (de) | Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE69518935T2 (de) | Halbleiterpackung | |
DE102011053871A1 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE69119938T2 (de) | Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE69313062T2 (de) | Chip-Direktmontage | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE10238781A1 (de) | Halbleitervorrichtung | |
DE19929606A1 (de) | Integrierte Schaltung und Verfahren zu ihrer Herstellung | |
DE69421750T2 (de) | Vergossene Kunststoffverkapselung für elektronische Anordnungen | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |