JP2007273698A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2007273698A
JP2007273698A JP2006097084A JP2006097084A JP2007273698A JP 2007273698 A JP2007273698 A JP 2007273698A JP 2006097084 A JP2006097084 A JP 2006097084A JP 2006097084 A JP2006097084 A JP 2006097084A JP 2007273698 A JP2007273698 A JP 2007273698A
Authority
JP
Japan
Prior art keywords
circuit board
lead
circuit
conductive pattern
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006097084A
Other languages
English (en)
Other versions
JP5132070B2 (ja
Inventor
Noriaki Sakamoto
則明 坂本
Sukehito Arai
祐仁 新井
Hideyuki Sakamoto
英行 坂本
Sadamichi Takakusaki
貞道 高草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006097084A priority Critical patent/JP5132070B2/ja
Publication of JP2007273698A publication Critical patent/JP2007273698A/ja
Application granted granted Critical
Publication of JP5132070B2 publication Critical patent/JP5132070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】回路基板の上面に混成集積回路が組み込まれる回路装置の実装密度を向上させて小型化する。
【解決手段】矩形の回路基板11の表面には、絶縁層12が形成されている。そして、所定の形状の導電パターン13が、絶縁層12の表面に形成されている。更に、導電パターン13には、半田や導電性ペーストを介して、半導体素子15Aおよびチップ素子15Bが電気的に接続されている。回路基板11の表面に形成された導電パターン13、半導体素子15Aおよびチップ素子15Bは、封止樹脂14により被覆されている。リード25は、金属細線17を介して基板上のパッド27と接続され、その一端は回路基板11と重畳している。
【選択図】図1

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の上面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。
図6を参照して、従来の混成集積回路装置100は、基板101の表面に電気回路が組み込まれた構成になっている(下記特許文献1を参照)。矩形の基板101の表面には、絶縁層102を介して導電パターン103が形成されている。絶縁層102の表面には、導電パターン103の所望の箇所に回路素子105が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン103に接続されている。リード104は、基板101の周辺部に形成された導電パターン103から成るパッド109に接続され、外部端子として機能している。封止樹脂108は、基板101の表面に形成された電気回路を封止する機能を有する。
上記構成の混成集積回路装置100の製造方法は、先ず、基板101の上面に導電パターン103および回路素子105から成る電気回路を組み込む。次に、半田を介して、基板101の周辺部に位置するパッド109にリード104を固着する。この時、リード104は、複数のリード104が一体に連結されたリードフレームの状態で供給されている。次に、基板101およびリード104が被覆されるように封止樹脂108を形成する。
特開平5−102645号公報
しかしながら、上述した混成集積回路装置では、リード104の先端部を、基板1010の上面に形成されたパッド109に面的に固着していたので、両者の接合強度を向上させるために、面積の大きなパッド109が必要とされる問題があった。例えば、縦×横=1mm×1mm程度以上の大きさのパッド109が多数必要とされ、このことが回路基板101の小型化を阻害していた。
更に、製法上では、多数のリード104が一体に連結されたリードフレームを用いていたので、リード104と回路基板101との接合部に熱応力が作用して、この接合部から両者が分離してしまう問題があった。
リード104の固着方法の詳細は、先ず、パッド109の上面に半田クリームを塗布して、更にホットプレートの上面に基板101を載置する。次に、ホットプレートを例えば200℃程度に加熱して、パッド109上の半田クリームを溶融させる。更に、リードフレームの状態のリード104を、パッド109に載置した後に常温に戻して、基板101上のパッド109にリード104が固着される。
ここで、リード104の材料(例えば銅)と基板101の材料(例えばアルミニウム)が異なると、加熱時の膨張量が異なる。従って、フレームの状態のリード104と回路基板101が、膨張量が異なる状態で半田により結合されて常温に冷やされる。そして、両者はストレスが作用した状態で結合される。結果的に、基板101を搬送する際などに、リード104がパッド109から乖離してしまう問題が発生していた。
また、ホットプレートを用いて基板101を加熱することによりパッド109上の半田を溶融させると、半田溶融時の基板101の温度とリード104の温度が異なる。例えば、基板101の温度が200℃程度になるのに対して、リード104の温度は100℃程度である。この事項も、リード104を接続する際の、リードフレームと基板101との膨張量の差を大きくしていた。
更にまた、リード104と基板101の材料を同じ(例えば銅)にしても、上述したように半田溶融時の両者の温度が異なる。従って、リード104を接続する際の、リードフレームと基板101の膨張量が異なり、上記した熱ストレスの問題は解決されなかった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板の小型化を実現する回路装置を提供することにある。更に、本発明の他の目的は、リードと基板との接続部の接続信頼性を向上させた回路装置の製造方法を提供することにある。
本発明の回路装置は、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板と、前記パッドと金属細線を介して接続されたリードと、少なくとも前記回路基板の表面および前記リードの一部分を被覆する封止樹脂とを具備し、前記リードの一端は、前記回路基板と重畳することを特徴とする。
本発明の回路装置の製造方法は、回路基板が配置される載置領域の内部まで端部が延在する複数のリードが一体に連結されたリードフレームを用意する工程と、前記回路基板を前記載置領域に配置して、前記回路基板と前記リードとを重ね合わせて両者をスポット溶接により接合する工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法は、回路基板が配置される載置領域の内部まで端部が延在する複数のリードが一体に連結されたリードフレームを用意する工程と、前記回路基板を前記載置領域に配置して、スポット溶接により、少なくとも1つの前記リードと前記回路基板とを接合する工程と、前記回路基板の表面に設けられたパッドと前記リードとを金属細線を介して接続する工程とを具備することを特徴とする。
本発明の回路装置に依れば、回路基板上のパッドとリードとを金属細線を用いて接続したので、背景技術と比較するとパッド自体の大きさを小型化できる。従って、リードと電気的に接続される多数のパッドを回路基板の表面に設けた場合でも、パッドが占有する面積は小さいので、回路基板を小型化することができる。
更に、リードの端部を、回路基板と重畳する位置まで延在させたので、リードと金属細線の接続部を回路基板の上方に設けることができる。従って、回路基板の外側にリードと金属細線の接続部を設ける必要が無いので、回路装置の平面的なサイズを小さくすることができる。
更にまた、リードの下方に位置する回路基板の表面に導電パターンを延在させることが可能となり、回路基板の表面に多数の導電パターンを設けることがでできる。
更に、本発明の回路装置の製造方法に依れば、リードフレームのリードと回路基板とを、スポット溶接により接合するので、この接合を常温下に於いて行うことが可能となり、両者は熱ストレスが低減された状態で接合される。従って、製造途中で、熱ストレスよりリードフレームのリードが回路基板から剥離してしまう問題が抑制される。
<第1の実施の形態>
本形態では、回路装置の一例として混成集積回路装置10の構造を説明する。
図1を参照して、本形態の混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10を斜め上方から見た斜視図であり、図1(B)は図1(A)のB−B’線に於ける断面図であり、図1(C)は回路基板11を上方から見た平面図である。
矩形の回路基板11の上面全域は、絶縁層12により被覆されている。そして、所定の形状の導電パターン13が、絶縁層12の表面に形成されている。更に、導電パターン13の所定の箇所には、半田や導電性ペーストを介して、半導体素子15Aおよびチップ素子15Bが電気的に接続されている。回路基板11の表面に形成された導電パターン13、半導体素子15A、チップ素子15Bおよびリード25の一部は、封止樹脂14により被覆されている。
回路基板11は、アルミニウム(Al)や銅(Cu)等の金属を主材料とする金属基板である。回路基板11の具体的な大きさは、例えば、縦×横×厚さ=30mm×15mm×0.5mm程度である。回路基板11の材料としては銅が好適である。銅を主材料とする回路基板11は、厚みが0.5mm程度に薄くても、温度変化等による反りが小さく、且つ機械的強度も十分である。更に、アルミニウムと比較すると銅は熱伝導性に優れた材料であるので、銅を主材料とする金属を回路基板11の材料にすることで、装置全体の放熱性を向上させることができる。
更に、詳細は後述するが、回路基板11の材料として銅を主材料とする金属を採用すると、後述のリードフレームと回路基板11とが同一の材料となる。従って、温度変化が生じても両者の膨張量が等しいので、両者の接合箇所に作用する熱応力を低減される。
更にまた、回路基板11の材料として銅を採用することにより、回路基板11上に形成された導電パターン13の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。この理由は、導電パターン13の表面に金メッキ膜や銀メッキ膜を形成するために、メッキ処理を行う電解溶液中に回路基板11を浸漬しても、銅から成る回路基板11は溶解しないからである。一方、アルミニウムから成る基板を、金メッキ処理を行う電解溶液に浸漬すると、アルミニウムが電解溶液中に溶解して、電解溶液を汚染してしまう恐れがある。従って、アルミニウムから成る回路基板11に、金メッキ処理を行う場合には、アルミニウムの露出面を樹脂膜等により保護する必要がある。
また、回路基板11としてアルミニウムより成る基板を採用した場合は、回路基板11の両主面はアルマイト処理される。
絶縁層12は、回路基板11の上面全域を覆うように形成されている。絶縁層12は、AL等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、絶縁層12の熱抵抗が低減され、内蔵される回路素子から発生した熱を、回路基板11を介して積極的に外部に放出することができる。絶縁層12の具体的な厚みは、例えば50μm程度である。この厚みの絶縁層12により、4KVの耐圧(絶縁破壊耐圧)を確保することができる。
導電パターン13は銅等の金属から成り、所定の電気回路が実現されるように絶縁層12の上面に形成される。また、リード25が導出する辺に、導電パターン13から成るパッド27が形成される。なお、ここでは単層の導電パターン13が図示されているが、絶縁層を介して積層された多層の導電パターン13が回路基板11の上面に形成されても良い。
パッド27は、回路基板11の周辺部に複数個が配置されて、その上面には径が30μm程度の金属細線17がワイヤボンディングされている。パッド27は、対向する回路基板11の2つの側辺に沿って、周縁部から若干離間されて複数個が配置されている。パッド27の平面的な大きさは、金属細線17がワイヤボンディング可能な大きさであれば良く、例えば200μm×200μm程度である。また、金(Au)から成る金属細線17のワイヤボンディングを行うために、パッド27の上面は金(Au)から成るメッキ膜24により被覆されている。このように本形態では、パッド27の平面的な大きさを背景技術よりも小さくすることができるので、より多数個のパッド27を回路基板11上に形成することが可能となる。
半導体素子15Aおよびチップ素子15Bの回路素子は、導電パターン13の所定の箇所に固着されている。半導体素子15Aとしては、トランジスタ、LSIチップ、ダイオード等が採用される。ここでは、半導体素子15Aと導電パターン13とは、金属細線17を介して接続される。チップ素子15Bとしては、チップ抵抗やチップコンデンサ等が採用される。更に、チップ素子15Bとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン13に固着することができる。
リード25は、一端が回路基板11上のパッド27と電気的に接続され、他端が封止樹脂14から外部に導出している。リード25は、銅(Cu)、アルミニウム(Al)またはFe−Niの合金等などを主成分とした金属から成る。回路基板11の上面に形成されたパッド27とリード25とは、径が30μm程度の金(Au)等から成る金属細線17により接続される。また、金属細線17が接続されるリード25の表面は、金(Au)から成るメッキ膜19が形成されている。
ここでは、回路基板11の対向する2つの側辺に沿って設けたパッド27にリード25を接続している。しかしながら、回路基板11の1つの側辺または4つの側辺に沿ってパッド27を設けて、このパッド27にリード25を接続しても良い。
本形態では、リード25の端部を、回路基板11の上方まで延在させている。このことにより、金属細線17とリード25との接続部を、回路基板11の上方に設けることができる。従って、金属細線17とリード25との接続部を回路基板11の側方に設ける必要がないので、混成集積回路装置10の平面的な大きさを小さくすることができる。更に、封止樹脂14に埋め込まれる部分のリード25を長くすることができるので、リード25と封止樹脂14との結合する強度を向上させることもできる。また、回路基板11上の導電パターン13は被覆樹脂20により被覆されるので、回路基板11上の導電パターン13とリード25とのショートは防止されている。
封止樹脂14は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図1(B)を参照すると、封止樹脂14により、導電パターン13、半導体素子15A、チップ素子15B、金属細線17、リード25が封止されている。更に、回路基板11の上面、側面および裏面が封止樹脂14により被覆されている。ここでは、回路基板11の裏面も封止樹脂14により被覆されているが、回路基板11の裏面を封止樹脂14から外部に露出させて放熱性を向上させることもできる。
図1(C)を参照して、リード25の下方に対応する回路基板11には、導電パターン13から成る配線28が形成されている。ここで配線28とは、回路基板11に配置される回路素子同士を接続するために形成された導電パターン13である。ここでは、回路基板11の右側に設けられた半導体素子15Aと、左側に配置された半導体素子15Aとを接続するように配線は延在している。
また、リード25の先端部付近には、リード25を厚み方向に貫通する孔部21が設けられている。孔部21に封止樹脂14が充填されることにより、リード25の封止樹脂14からの抜けを防止することができる。
<第2の実施の形態>
本形態では、図2から図5を参照して、混成集積回路装置の製造方法を説明する。
図2を参照して、先ず、多数のリードから成るユニット46が複数個設けられたリードフレーム40を用意する。図2(A)は、リードフレーム40に設けられる1つのユニット46を示す平面図であり、図2(B)はリードフレーム40の全体を示す平面図である。図2(A)では、回路基板が載置される領域である載置領域26を点線にて図示している。
図2(A)を参照して、ユニット46には、多数の第1リード25Aおよび第2リード25Bが設けられている。第1リード25Aは、紙面上では、左右両方向から回路基板が載置される領域に向かって延在している。また、第1リード25Aは、タイバー44により互いに連結されることで、変形が防止されている。そして、後の工程にて金属細線が接続される部分の第1リード25Aの上面には、メッキ膜が形成されている。第1リード25Aは、本形態により製造される回路装置の外部接続手段として機能する。
第2リード25Bは、外枠41から載置領域26の内部まで延在している。ここでは、上側の外枠41から、2つの第2リード25Bが載置領域26の内部まで延在している。更に、下側の外枠41からも2つの第2リード25Bが載置領域26の内部まで延在している。この第2リード25Bは、回路基板を機械的にリードフレームに固定するために用いられる。
図2(B)を参照して、短冊状のリードフレーム40には、上述したような構成のユニット46が、複数個離間して配置される。本形態では、リードフレーム40に複数個のユニット46を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。
図3を参照して、次に、スポット溶接により回路基板11をリードフレーム40に連結する。図3(A)はリードフレーム40を部分的に拡大した平面図であり、図3(B)は図3(A)のB−B’線での断面図であり、図3(C)は図3(A)のC−C’線での断面図である。
図3(A)を参照して、本工程では、各ユニット46に1つの回路基板11が載置されている。この図では、図示を省略しているが、回路基板11の上面には導電パターンおよび回路素子から成る電気回路が構成されている。半導体素子等の回路素子の回路基板11への実装は、本工程に先行して予め行われても良いし、回路基板11をリードフレーム40に固定してから行っても良い。
回路基板11の表面には、パッド29およびパッド27が設けられている。パッド29は、回路基板11の短手方向の側辺(紙面上では、上下側辺)付近に設けられており、第2リード25Bが固着される。パッド29の大きさは、たとえば縦×横=1.0mm×1.0mm程度である。また、パッド29は、回路素子等と接続されないダミーパッドでも良い。
パッド27は、回路基板11の長手方向の側辺(紙面上では左右側辺)に沿って設けられている。また、パッド27は、回路基板11の長手方向の終端部から離間して配置されており、パッド27の外側には不図示の配線が配置されている。これらのパッド27は、後の工程にて、細い金属細線により第1リード25Aと電気的に接続される。従って、第1リード25Aは機械的に回路基板11を支持する機能を有さないので、本形態では第2リード25Bにより回路基板11をリードフレーム40に機械的に固定している。
図3(B)を参照して、本形態では、電極30を用いたスポット溶接により、回路基板11上のパッド29に、第2リード25Bを固着している。具体的な方法は、先ず、パッド29の上面に第2リード25Bの下面を当接させる。次にスポット溶接機の電極30を第2リード25Bの上面に当接させて、例えば200V程度の高い電圧を印可する。このことにより、パッド29と第2リード25Bが部分的に溶けて両者が固着される。
本工程では、パッド29と第2リード25Bとの接続部は、例えば数百℃程度に発熱するが、溶接自体が0.2秒程度で瞬間的に終了するため、回路基板11の温度は殆ど上昇しない。同様の理由により、リードフレーム40も加熱されない。従って、本工程では、回路基板11およびリードフレーム40の加熱による膨張を殆ど伴わずに、両者を結合させることができる。このことから、本工程が終了した後も、パッド29と第2リード25Bとの接合部には熱応力は殆ど作用せず、製造工程の途中でこの接合部の乖離が抑制されている。
更に、本工程は、常温下(加熱も冷却もしていない雰囲気下)に於いて行われる。従って、リードフレーム40および回路基板11の熱膨張が殆ど発生しないので、両者の接続箇所に熱応力が発生しない。また、回路基板11およびリードフレーム40(第2リード25B)を同一の材料(例えば銅を主材料とする金属)で構成すると、例え温度変化が生じても、温度上昇に伴う膨張量が等しいので、上記した熱応力を低減して接続信頼性を確保することができる。
ここで、パッド29を回路素子と接続して、第2リード25Bを外部接続端子として用いることもできる。更に、第2リード25Bは必ずしもパッド29に固着される必要はない。即ち、絶縁層12を部分的に除去して回路基板11の一部分を露出させて、露出する部分の回路基板11に第2リード25Bをスポット溶接しても良い。この場合は、第2リード25Bを介して、回路基板11を固定電位(例えば接地電位や電源電位)に接続することもできる。更にまた、第1リード25Aも、上述したようにスポット溶接によりパッド27に接合することもできる。このことにより、熱ストレスを排除した第1リード25Aの固着が行われる。
図3(C)の断面図を参照して、第1リード25Aの先端部は、回路基板11の上方に位置している。そして、第1リード25Aの下方には、配線28が回路基板11上に設けられている。
図4を参照して、次に、回路基板11上のパッド27と第1リード25Aとを、金属細線17を用いて接続する。図4(A)は本工程を示す平面図であり、図4(B)は図4(A)のB−B’線に於ける断面図である。
図4(A)を参照して、例えば径が30μm程度の金から成る金属細線17を用いて、回路基板11の上面に配置されたパッド27と、第1リード25Aとを電気的に接続する。ここで、回路基板11の上面に配置された半導体素子15Aの上面の電極と第1リード25Aとをダイレクトに金属細線17にて接続しても良い。
図4(B)を参照して、本工程では、第1リード25Aをクランパー31により上方から押圧して、第1リード25Aの下面を回路基板11の上面に当接させた状態で、ワイヤボンディングを行っている。回路基板11に押しつけられることにより第1リード25Aの位置が固定される。従って、不図示のボンディング装置にて第1リード25Aに超音波エネルギーを印加しても、その超音波エネルギーは分散しない。このことから、金属細線17を良好に第1リード25Aの表面に接続することができる。
図5を参照して、次に、回路基板11が被覆されるように封止樹脂を形成する。図5(A)は金型を用いて回路基板11をモールドする本工程を示す断面図であり、図5(B)はモールドを行った後のリードフレーム40を示す平面図である。ここでは、リードフレーム40に多数個の回路基板11が連結された状態で樹脂封止が行われるが、本工程の前に各回路基板11をリードフレームから分離しても良い。
図5(A)を参照して、先ず、上金型22Aと下金型22Bとを当接させることにより、キャビティ23の内部に回路基板11を収納させる。更に、金型に設けたゲート(不図示)からキャビティ23に樹脂を注入して、回路基板11を封止する。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。本形態では、キャビティ23内部に於ける回路基板11の位置は、リードフレーム40に設けた第2リード25Bにより固定されている。従って、注入される樹脂の圧力が回路基板11に作用しても、キャビティ23内部に於いて回路基板11は移動しない。また、第1リード25Aに形成された孔部21には、封止樹脂が充填され、第1リード25Aと封止樹脂との密着強度が向上されている。
図5(B)を参照して、上述したモールド工程が終了した後に、各ユニット46の回路基板11を、リードフレーム40から分離する。具体的には、第2リード25Bを外枠41から分離する。更に、タイバー44が設けられた箇所にて第1リード25Aを分離し、図1に示すような混成集積回路装置をリードフレーム40から分離する。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
10 混成集積回路装置
11 回路基板
12 絶縁層
13 導電パターン
14 封止樹脂
15A 半導体素子
15B チップ素子
17 金属細線
19 メッキ膜
20 被覆樹脂
21 孔部
22A 上金型
22B 下金型
23 キャビティ
24 メッキ膜
25A 第1リード
25B 第2リード
26 載置領域
27 パッド
28 配線
29 パッド
30 電極
31 クランパー
40 リードフレーム
41 外枠
44 タイバー
46 ユニット

Claims (10)

  1. 導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板と、
    前記パッドと金属細線を介して接続されたリードと、
    少なくとも前記回路基板の表面および前記リードの一部分を被覆する封止樹脂とを具備し、
    前記リードの一端は、前記回路基板と重畳することを特徴とする回路装置。
  2. 前記パッドよりも外側の前記回路基板の表面に、前記導電パターンから成る配線を配置することを特徴とする請求項1記載の回路装置。
  3. 前記リードの前記封止樹脂に埋め込まれる部分に、前記リードを厚み方向に貫通する孔部を設けることを特徴とする請求項1記載の回路装置。
  4. 回路基板が配置される載置領域の内部まで端部が延在する複数のリードが一体に連結されたリードフレームを用意する工程と、
    前記回路基板を前記載置領域に配置して、前記回路基板と前記リードとを重ね合わせて両者をスポット溶接により接合する工程とを具備することを特徴とする回路装置の製造方法。
  5. 回路基板が配置される載置領域の内部まで端部が延在する複数のリードが一体に連結されたリードフレームを用意する工程と、
    前記回路基板を前記載置領域に配置して、スポット溶接により、少なくとも1つの前記リードと前記回路基板とを接合する工程と、
    前記回路基板の表面に設けられたパッドと前記リードとを金属細線を介して接続する工程とを具備することを特徴とする回路装置の製造方法。
  6. 少なくとも前記回路基板の表面および前記リードを部分的に封止樹脂により被覆する工程を具備することを特徴とする請求項4または請求項5記載の回路装置の製造方法。
  7. 前記金属細線を介して接続する工程では、前記リードを前記回路基板の表面に当接させることを特徴とする請求項5記載の回路装置の製造方法。
  8. 前記リードと前記回路基板とを接合する工程は、常温下で行うことを特徴とする請求項4または請求項5記載の回路装置の製造方法。
  9. 前記リードフレームと前記回路基板は、同じ金属材料から成ることを特徴とする請求項4または請求項5記載の回路装置の製造方法。
  10. 前記リードフレームおよび前記回路基板は、銅を主材料とする金属から成ることを特徴とする請求項4または請求項5記載の回路装置の製造方法。
JP2006097084A 2006-03-31 2006-03-31 回路装置およびその製造方法 Active JP5132070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006097084A JP5132070B2 (ja) 2006-03-31 2006-03-31 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006097084A JP5132070B2 (ja) 2006-03-31 2006-03-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007273698A true JP2007273698A (ja) 2007-10-18
JP5132070B2 JP5132070B2 (ja) 2013-01-30

Family

ID=38676193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006097084A Active JP5132070B2 (ja) 2006-03-31 2006-03-31 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5132070B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JPH06291249A (ja) * 1993-03-31 1994-10-18 Toppan Printing Co Ltd マルチチップ半導体装置
JPH07326708A (ja) * 1994-06-01 1995-12-12 Toppan Printing Co Ltd マルチチップモジュール半導体装置
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2003017631A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2003060126A (ja) * 2001-08-17 2003-02-28 Hitachi Ltd 半導体装置の製造方法
JP2003174135A (ja) * 2001-12-07 2003-06-20 Matsushita Electric Ind Co Ltd リード付き電子部品
JP2004221615A (ja) * 2004-04-01 2004-08-05 Oki Electric Ind Co Ltd 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JPH06291249A (ja) * 1993-03-31 1994-10-18 Toppan Printing Co Ltd マルチチップ半導体装置
JPH07326708A (ja) * 1994-06-01 1995-12-12 Toppan Printing Co Ltd マルチチップモジュール半導体装置
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2003017631A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2003060126A (ja) * 2001-08-17 2003-02-28 Hitachi Ltd 半導体装置の製造方法
JP2003174135A (ja) * 2001-12-07 2003-06-20 Matsushita Electric Ind Co Ltd リード付き電子部品
JP2004221615A (ja) * 2004-04-01 2004-08-05 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP5132070B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP4438489B2 (ja) 半導体装置
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5271886B2 (ja) 半導体装置およびその製造方法
US7957158B2 (en) Circuit device
JP4614586B2 (ja) 混成集積回路装置の製造方法
US7529093B2 (en) Circuit device
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
JP6697944B2 (ja) 電力用半導体装置
JP2005167075A (ja) 半導体装置
JP4845090B2 (ja) 回路装置の製造方法
JP3851760B2 (ja) 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JP5341339B2 (ja) 回路装置
US10356911B2 (en) Electronic device module and method of manufacturing the same
JP5095957B2 (ja) 回路装置の製造方法
JP5132070B2 (ja) 回路装置およびその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP4676252B2 (ja) 回路装置の製造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP4610426B2 (ja) 回路装置の製造方法
US20220392828A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5132070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250