JP2004221615A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004221615A
JP2004221615A JP2004108784A JP2004108784A JP2004221615A JP 2004221615 A JP2004221615 A JP 2004221615A JP 2004108784 A JP2004108784 A JP 2004108784A JP 2004108784 A JP2004108784 A JP 2004108784A JP 2004221615 A JP2004221615 A JP 2004221615A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
multilayer wiring
wiring board
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004108784A
Other languages
English (en)
Other versions
JP3848333B2 (ja
Inventor
Yasufumi Uchida
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004108784A priority Critical patent/JP3848333B2/ja
Publication of JP2004221615A publication Critical patent/JP2004221615A/ja
Application granted granted Critical
Publication of JP3848333B2 publication Critical patent/JP3848333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】樹脂を注入する際の体積バランスが悪く、樹脂で封止する際に、上面に設けられたチップの上面若しくはダイパッドの下面に樹脂が正しく形成されず露出する。
【解決手段】第1面100aと第2面100bを有する基板100と、第1面100a上に設けられるチップ110と、第2面100b上に設けられるチップ120と、インナーリード141とアウターリード142とにより構成されるリード140と、チップ110上に形成される第1の封止部材と第1の封止部材と同じ厚みを有しチップ120上に形成される第2の封止部材とにより構成される封止部材180とを備える。
【選択図】 図1

Description

本発明は、半導体装置に関し、特に、複数のチップを積層するマルチチップパッケージに関するものである。
特開2001−7277の図1は、従来のマルチチップパッケージ(MCP)を開示している。従来のマルチチップパッケージは、開口部が設けられたダイパッドを有している。ダイパッドの上面には、信号位置変換部が設けられている。信号位置変換部の上面及び下面にはチップが搭載され、下面に搭載されたチップは、ダイパッド部に設けられた開口部に収納されている。そして、従来のマルチチップパッケージは、リードの一部(以下、インナーリードと言う)と上記すべての部材とを樹脂で封止している。
特開2001―7277号公報
しかしながら、従来のマルチチップパッケージでは、インナーリードとダイパッドは、搭載される基板に対して、ほぼ同じ高さを有している。よって、従来のマルチチップパッケージは、信号位置変換部の上面に設けられたチップ上に形成された封止樹脂の厚さと、ダイパッドの下面に形成された封止樹脂の厚さが異なっている。そのため、従来のマルチチップパッケージは、樹脂を注入する際の体積バランスが悪く、樹脂で封止する際に、信号位置変換部の上面に設けられたチップの上面若しくはダイパッドの下面に樹脂が正しく形成されず、露出してしまう場合がある。
また、従来のマルチチップパッケージでは、信号位置変換部の上面に設けられたチップ上に形成された封止樹脂の厚さと、ダイパッドの下面に形成された封止樹脂の厚さを同じにするために、ダイパッドをインナーリードより下方へ位置するように段差を形成している。なお、今後、信号位置変換部の上面に設けられたチップ上にさらにチップを積層した場合、インナーリードとダイパッドとを結ぶリードの傾きは、大きくなる。そのため、インナーリードとダイパッドとを結ぶリードの距離は長くなる。よって、そのリードの距離が長ければ長いほど、組立工程の振動などにより、その部分のリードは変形し易くなる可能性がある。また、上記のようなリードフレームを大量に生産した場合、各リードフレームごとのばらつきが生じる可能性がある。
さらに、従来のマルチチップパッケージでは、ダイパッドに設けられた開口部部にチップを収納している。よって、樹脂で封止する際、開口部内に正しく樹脂が注入されず、ボイドが形成される可能性がある。そのため、クラックを生じ、不良品が増加し、歩留が落ちる可能性がある。
本発明は、上記課題を解決し、歩留の良い半導体装置を提供することを目的とする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明の半導体装置は、複数のリード上にわたって設けられ複数のリードと電気的に接続される基板と、基板の第1の面に設けられ基板と電気的に接続される第1のチップと、基板の第2の面に設けられ基板と電気的に接続される第2のチップと、少なくとも基板と第1及び第2のチップとを覆う樹脂とにより構成される。
上記の手段によれば、歩留の良い半導体装置を提供することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。本発明の半導体装置は、歩留の良い半導体装置を提供することすることができる。
以下、本発明の実施の形態の半導体装置を図面に基づいて詳細に説明する。
(第1の実施の形態)以下、図面を用いて、本発明の第1の実施の形態の半導体装置を詳細に説明する。図1は本発明の第1の実施の形態の半導体装置の構造を示す部分断面図であり、図2は図1の半導体装置をA方向から見た平面図であり、図3は図1の半導体装置をB方向から見た平面図である。なお、図1は、図2及び図3の半導体装置をC−C線で切った断面図である。
初めに、図1を用いて、本発明の第1の実施の形態の半導体装置の構成について説明する。本発明の第1の実施の形態の半導体装置は、多層配線基板(基板)100と、半導体チップ(第1のチップ)110と、半導体チップ(第2のチップ)120と、接着層130と、リード140と、金属細線(第1の金属細線)150と、金属細線(第2の金属細線)160と、金属細線(第3の金属細線)170と、樹脂(封止部材)180とにより構成されている。
多層配線基板100は、上面100a及び下面100bを有している。多層配線基板100は、接着層130を介して、リード140上に設けられる。ここで、多層配線基板100の下面100bとリード140は、接着層130を介して対面している。多層配線基板100は、多層配線構造を有しており、3次元的な配線を可能とする。多層配線基板100の上面100aには、Auメッキを施したCu配線材を用いた複数のボンディングパッドが形成され、金属細線がワイヤーボンディングされる。ここで、いくつかのボンディングパッドは多層配線基板100の上面100aの縁側に設けられ、いくつかのボンディングパッドは多層配線基板100の上面100aの中心側に設けられている。
チップ110は、上面110aと下面110bとを有している。チップ110は、接着層130を介して、多層配線基板100の上面100aに設けられる。なお、チップ110の下面110bと多層配線基板100の上面100aは、接着層130を介して対面している。また、チップ110の上面110aには、Auメッキを施したCu配線材を用いたボンディングパッドが形成され、金属細線がワイヤーボンディングされる。ここで、ボンディングパッドは、チップ110の上面110aの縁側に設けられている。
チップ120は、上面120aと下面120bとを有している。チップ120は、接着層130を介して、多層配線基板100の下面100bに設けられる。なお、チップ120の下面120bと多層配線基板100の下面100bは、接着層130を介して対面している。また、チップ120の上面120aには、Auメッキを施したCu配線材を用いたボンディングパッドが形成され、金属細線がワイヤーボンディングされる。ここで、ボンディングパッドは、チップ120の上面120aの縁側に設けられている。
リード140は、樹脂180に覆われているインナーリード141と樹脂180から露出しているアウターリード142とにより構成されている。インナーリード141は、水平部(第1の水平部)141a、傾斜部141b、水平部(第2の水平部)141cとにより構成されている。水平部141aは傾斜部141bの一端と接続され、傾斜部141bの他端は水平部141cの一端と接続されている。水平部141cの他端は、アウターリード142と接続されている。水平部141aと傾斜部141bの接続部は、傾斜部bと水平部141cの接続部に比べ、大地からの高さは低い。言い換えると、水平部141a、141cを大地と略平行であるとすると、水平部141aは水平部141cよりも大地からの距離が短い(高さが低いとも言う)。ここで、水平部141aは、上面と下面を有している。水平部141aの上面は、接着層130を介して、多層配線基板100の下面100bと接続している。言い換えると、水平部141aの上面には、接着層130を介して、多層配線基板100の下面100bと対面している。
次に、図2及び図3を用いて、金属細線、ボンディングパッド及びリードの接続関係を説明する。ここで、図2に示される多層配線基板100は、3層配線構造の基板を開示している。配線200は多層配線基板100の上面100a(1層目)に形成され、配線210は上面100aより一つ下の層(2層目)に形成され、配線220は配線210が形成された層より一つ下の層(3層目)に形成されている。ここで、配線210、220は、ボンディングパッド直下に設けられたスルーホールを介して、ボンディングパッドと電気的に接続されている。なお、いずれの配線をどの層に形成するかは自由であるが、下層になればなるほど、スルーホールの抵抗(いわゆる配線抵抗)が発生する可能性がある。そのため、ボンディングパッド間の距離の短いものを下層に形成し、長いものを上層に形成しても良い。
初めに、図2を用いて、多層配線基板100と、チップ110と、リード140の接続関係について説明する。多層配線基板100の上面100aの縁側に設けられたボンディングパッド(第1のボンディングパッド)101は、金属細線150を介してリード140と電気的に接続されている。ここで、金属細線150の一端はボンディングパッド101と接続され、他端はリード140の水平部141aの上面と接続されている。このとき、ボンディングパッド101と、リード140の水平部141aの上面との距離は、短い。なぜなら、距離が長くなれば長くなるほど、それらを結ぶ金属細線150の長さが長くなり、金属細線150同士が接触してしまうなどの問題が生じるからである。また、金属細線150同士の接触を防止するために、金属細線150は、互いに交差しないように構成されるのが望ましい。
また、多層配線基板100の上面100aの中心側に設けられたボンディングパッド(第2のボンディングパッド)102は、金属細線160を介して、チップ110の上面110aに形成されたボンディングパッド111と電気的に接続されている。ここで、金属細線160の一端はボンディングパッド102と接続され、他端はボンディングパッド111と接続されている。このとき、ボンディングパッド102と、ボンディングパッド111との距離は、短い。なぜなら、距離が長くなれば長くなるほど、それらを結ぶ金属細線160の長さが長くなり、金属細線160同士が接触してしまうなどの問題が生じるからである。また、金属細線160同士の接触を防止するために、金属細線160は、互いに交差しないように構成されるのが望ましい。
よって、チップ110は、金属細線160と、配線200、210、220と、金属細線150を介して、リード140と電気的に接続することができる。
次に、図3を用いて、チップ120と、リード140の接続関係について説明する。チップ120の上面120aの縁側に設けられたボンディングパッド121は、金属細線170を介してリード140と電気的に接続されている。ここで、金属細線170の一端はボンディングパッド121と接続され、他端はリード140の水平部141aの下面と接続されている。このとき、ボンディングパッド121と、リード140の水平部141aの下面との距離は、短い。なぜなら、距離が長くなれば長くなるほど、それらを結ぶ金属細線170の長さが長くなり、金属細線170同士が接触してしまうなどの問題が生じるからである。また、金属細線170同士の接触を防止するために、金属細線170は、互いに交差しないように構成されるのが望ましい。
本発明の第1の実施の形態の半導体装置によれば、多層配線基板100の上面100aに設けられたチップ110上に形成された封止樹脂180の厚さと、多層配線基板100の下面100bに設けられたチップ120上に形成された封止樹脂180の厚さは、ほぼ同一である。よって、本発明の第1の実施の形態の半導体装置は、従来のマルチチップパッケージに比べ、樹脂で封止する際に、多層配線基板100の上面100a及び下面100bに設けられたチップ110、120上に樹脂180を正しく形成することができ、チップ110、120上面の露出を低減することができる。
さらに、本発明の第1の実施の形態の半導体装置によれば、ダイパッドを有していない。そのため、多層配線基板100の上面100aに設けられたチップ110上にさらにチップを積層した場合、リード140の傾斜部141bの傾きは従来に比べ、緩やかである。そのため、リード140の傾斜部141bの長さは、短い。よって、従来のマルチチップパッケージに比べ、傾斜部は変形しづらくなる。また、本発明の第1の実施の形態の半導体装置は、従来に比べ、リードフレームを大量に生産した場合、各リードフレームごとのばらつきが生じることを低減することができる。加えて、本発明の第1の実施の形態の半導体装置は、ダイパッドがないため(ダイパッドの厚みがないため)、チップの複数積層化あるいはパッケージの薄型化が可能となる。
さらに、本発明の第1の実施の形態の半導体装置によれば、ボンディングパッド101とリード140との距離及びボンディングパッド102とボンディングパッド111との距離は、最短でワイヤーボンディングされる構成となっている。そして、ボンディングパッド101とボンディングパッド102とは、配線200、210、220により3次元的に接続されている。そのため、本発明の第1の実施の形態の半導体装置は、金属細線の長さが長くならず、金属細線同士の接触及び樹脂封止の際の切断等を低減することができる。
(第2の実施の形態)以下、図面を用いて、本発明の第2の実施の形態の半導体装置を詳細に説明する。図4は本発明の第2の実施の形態の半導体装置の構造を示す部分断面図であり、図5は図4の半導体装置をD方向から見た平面図である。なお、図4は、図5の半導体装置をC−C線で切った断面図である。以下、第1の実施の形態と同じ構成については説明を省略する。
初めに、図4を用いて、本発明の第2の実施の形態の半導体装置の構成について説明する。本発明の第1の実施の形態の半導体の構成と、本発明の第2の実施の形態の半導体装置の構成の異なる点は、多層配線基板100の代わりに多層配線基板(基板)400が用いられ、金属細線150の代わりにはんだボール(球状電極、突起電極)420が用いられていることである。
多層配線基板400は、上面400a及び下面400bを有している。多層配線基板400は、はんだボール420を介して、リード140上に設けられる。ここで、多層配線基板400の下面400bとリード140は、はんだボール420を介して対面している。多層配線基板100は、多層配線構造を有しており、3次元的な配線を可能とする。多層配線基板400の上面400aには、Auメッキを施したCu配線材を用いた複数のボンディングパッドが形成され、金属細線がワイヤーボンディングされる。ここで、ボンディングパッドは多層配線基板400の上面400aの中心側に設けられている。
次に、図5を用いて、はんだボール、金属細線、ボンディングパッド及びリードの接続関係を説明する。ここで、図5に示される多層配線基板400は、3層配線構造の基板を開示している。配線500は多層配線基板400の上面400a(1層目)に形成され、配線510は上面100aより一つ下の層(2層目)に形成され、配線220は配線210が形成された層より一つ下の層(3層目)に形成されている。ここで、配線210、220は、ボンディングパッド直下に設けられたスルーホールを介して、ボンディングパッドと電気的に接続されている。また、いずれの配線もはんだボール420上にスルーホールを設け、はんだボールと電気的に接続されるように構成されている。
図5に示すように、多層配線基板400の上面400aの中心側に設けられたボンディングパッド102は、金属細線160を介して、チップ110の上面110aに形成されたボンディングパッド111と電気的に接続されている。ここで、金属細線160の一端はボンディングパッド102と接続され、他端はボンディングパッド111と接続されている。また、ボンディングパッド102は、配線500、510、520を介して、多層配線基板400の下面400bに設けられた、はんだボール420と電気的に接続されている。よって、チップ110は、金属細線160と、配線500、510、520と、はんだボール420を介して、リード140と電気的に接続することができる。
本発明の第2の実施の形態の半導体装置によれば、多層配線基板400とリード140とは、はんだボール420を介して電気的に接続されている。そのため、多層配線基板400とリード140とを結ぶ金属細線を必要としない。よって、本発明の第2の実施の形態の半導体装置は、従来のマルチチップパッケージに比べ、金属細線の切断による接触不良を防ぐことができる。
(第3の実施の形態)以下、図面を用いて、本発明の第3の実施の形態の半導体装置を詳細に説明する。図6は本発明の第3の実施の形態の半導体装置の構造を示す部分断面図であり、図7は図6の半導体装置をE方向から見た平面図である。なお、図6は、図7の半導体装置をC−C線で切った断面図である。以下、第1若しくは2の実施の形態と同じ構成については説明を省略する。
初めに、図6を用いて、本発明の第3の実施の形態の半導体装置の構成について説明する。本発明の第1若しくは2の実施の形態の半導体の構成と、本発明の第3の実施の形態の半導体装置の構成の異なる点は、多層配線基板400の代わりに多層配線基板600が用いられ、チップ120の代わりにチップ610が用いられ、金属細線170の代わりにはんだボール(球状電極、突起電極)620が用いられていることである。
多層配線基板600は、上面600a及び下面600bを有している。多層配線基板600は、はんだボール420を介して、リード140上に設けられる。ここで、多層配線基板600の下面600bとリード140は、はんだボール420を介して対面している。多層配線基板600は、多層配線構造を有しており、3次元的な配線を可能とする。多層配線基板600の上面600aには、Auメッキを施したCu配線材を用いた複数のボンディングパッドが形成され、金属細線がワイヤーボンディングされる。ここで、ボンディングパッドは多層配線基板600の上面600aの中心側に設けられている。なお、本発明の第1の実施の形態の半導体装置の多層配線基板100と異なる点は、多層配線基板600は、下面600bにも配線が形成されている点である。
チップ610は、上面610aと下面610bとを有している。チップ610は、はんだボール620を介して、多層配線基板600の下面600bに設けられる。なお、チップ610の下面610bと多層配線基板600の上面600aは、はんだボール620を介して対面している。
次に、図7を用いて、チップ610とリード140の接続関係を説明する。図示していないが、多層配線基板600の下面600b及び多層配線基板600の内部には、複数の配線が形成されている。そして、複数の配線は、はんだボール620とはんだボール420とを電気的に接続している。よって、チップ6100は、はんだボール620と、多層配線基板600に設けられた配線と、はんだボール420を介して、リード140と電気的に接続することができる。
本発明の第3の実施の形態の半導体装置によれば、多層配線基板600とチップ610とは、はんだボール620を介して電気的に接続されている。そのため、多層配線基板600とチップ610とを結ぶ金属細線を必要としない。よって、本発明の第3の実施の形態の半導体装置は、従来のマルチチップパッケージに比べ、金属細線の切断による接触不良を防ぐことができる。
(第4の実施の形態)以下、図面を用いて、本発明の第4の実施の形態の半導体装置を詳細に説明する。図8は本発明の第4の実施の形態の半導体装置の構造を示す部分断面図である。以下、第1〜3の実施の形態と同じ構成については説明を省略する。
本発明の第4の実施の形態の半導体装置の構成について説明する。本発明の第4の実施の形態の多層配線基板800は、図4及び図6に示された多層配線基板を合わせたものである。つまり、多層配線基板800は、その上面と、下面と、内層に配線を有し、3次元的な配線を可能としている。
本発明の第4の実施の形態の半導体装置によれば、多層配線基板800とリード140ははんだボール420を介して電気的に接続され、チップ610とリード140ははんだボール620を介して電気的に接続されている。そのため、多層配線基板800とリード140とを結ぶ金属細線及びチップ610とリード140とを結ぶ金属細線を必要としない。よって、本発明の第4の実施の形態の半導体装置は、従来のマルチチップパッケージに比べ、金属細線の切断による接触不良を防ぐことができる。
(第5の実施の形態)以下、図面を用いて、本発明の第5の実施の形態の半導体装置を詳細に説明する。図9は本発明の第5の実施の形態の半導体装置の構造を示す部分断面図である。以下、第1〜4の実施の形態と同じ構成については説明を省略する。
本発明の第5の実施の形態の半導体装置の構成について説明する。本発明の第5の実施の形態の半導体装置は、多層配線基板900と、チップ910と、はんだボール920とを有している。そして、チップ910は、はんだボール920を介して多層配線基板900と電気的に接続されている。ここで、多層配線基板900は、図4及び図6に示された多層配線基板を合わせた上、チップ910をフリップチップ実装することを可能するように、その上面に配線が形成されている。
本発明の第5の実施の形態の半導体装置によれば、チップ901と多層配線基板900ははんだボール920を介して電気的に接続され、多層配線基板900とリード140ははんだボール420を介して電気的に接続され、チップ610とリード140ははんだボール620を介して電気的に接続されている。そのため、チップ901と多層配線基板900とを結ぶ金属細線、多層配線基板900とリード140とを結ぶ金属細線及び、チップ610とリード140とを結ぶ金属細線を必要としない。よって、本発明の第5の実施の形態の半導体装置は、従来のマルチチップパッケージに比べ、金属細線の切断による接触不良を防ぐことができる。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、各実施の形態においては、多層配線基板の各面に一つのチップのみを搭載するように開示したが、複数のチップを搭載するように構成しても良い。
また、第1及び第3の実施の形態において、金属細線150をインナーリード140の水平部141aにワイヤーボンディングするように構成したが、水平部141cにワイヤーボンディングするように構成しても良い。
また、第1、第2及び第3の実施の形態において、チップ110は金属細線160を用いて多層配線基板と電気的に接続されているが、第5の実施の形態に開示したようにチップ110をフリップチップ実装するように構成しても良い。
本発明の第1の実施の形態の半導体装置の断面図である。 図1の半導体装置をA方向から見た部分平面図である。 図1の半導体装置をB方向から見た部分平面図である。 本発明の第2の実施の形態の半導体装置の断面図である。 図4の半導体装置をD方向から見た部分平面図である。 本発明の第3の実施の形態の半導体装置の断面図である。 図6の半導体装置をE方向から見た部分平面図である。 本発明の第4の実施の形態の半導体装置の断面図である。 本発明の第5の実施の形態の半導体装置の断面図である。
符号の説明
100、400、600、800、900 多層配線基板
110、120、610、910 チップ
150、160、 170 金属細線
140 リード
420、620、920 はんだボール

Claims (7)

  1. 封止部材と、
    前記封止部材の内部に位置し、第1面と該第1面に対向する第2面を有する基板と、
    前記封止部材の内部に位置し、前記基板の前記第1面上に設けられる第1のチップと、
    前記封止部材の内部に位置し、前記基板の前記第2面上に設けられる第2のチップと、
    前記封止部材の内部に位置するインナーリードと該封止部材の外部に位置するアウターリードとにより構成され、前記第1及び第2のチップと電気的に接続されるリードとを有し、
    前記封止部材は、前記第1のチップ上に形成される第1の封止部材と、該第1の封止部材と同じ厚みを有し前記第2のチップ上に形成される第2の封止部材とにより構成されることを特徴とする半導体装置。
  2. 前記第1のチップと前記基板の前記第1面に形成された第1のボンディングパッドとを電気的に接続する第1の金属細線と、
    前記インナーリードと前記基板の前記第1面に形成された第2のボンディングパッドとを電気的に接続する第2の金属細線とを有することを特徴とする請求項1記載の半導体装置。
  3. 前記インナーリードと前記第2のチップとを電気的に接続する第3の金属細線とを有することを特徴とする請求項2記載の半導体装置。
  4. 突起部を介して、前記基板の前記第2面上に前記インナーリードを設けることを特徴とする請求項1記載の半導体装置。
  5. 突起部を介して、前記基板の前記第1面上に前記第1のチップを設けることを特徴とする請求項1記載の半導体装置。
  6. 突起部を介して、前記基板の前記第2面上に前記第2のチップを設けることを特徴とする請求項1記載の半導体装置。
  7. 前記基板は多層配線基板であることを特徴とする請求項3−6のいずれか一つに記載の半導体装置。
JP2004108784A 2004-04-01 2004-04-01 半導体装置 Expired - Fee Related JP3848333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004108784A JP3848333B2 (ja) 2004-04-01 2004-04-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108784A JP3848333B2 (ja) 2004-04-01 2004-04-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002103967A Division JP3576146B2 (ja) 2002-04-05 2002-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2004221615A true JP2004221615A (ja) 2004-08-05
JP3848333B2 JP3848333B2 (ja) 2006-11-22

Family

ID=32906311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108784A Expired - Fee Related JP3848333B2 (ja) 2004-04-01 2004-04-01 半導体装置

Country Status (1)

Country Link
JP (1) JP3848333B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273698A (ja) * 2006-03-31 2007-10-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010098099A (ja) * 2008-10-16 2010-04-30 Denso Corp モールドパッケージおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273698A (ja) * 2006-03-31 2007-10-18 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010098099A (ja) * 2008-10-16 2010-04-30 Denso Corp モールドパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP3848333B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
JP5001903B2 (ja) 半導体装置及びその製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US20050133897A1 (en) Stack package with improved heat radiation and module having the stack package mounted thereon
JP4635202B2 (ja) 両面電極パッケージの製造方法
KR20150047168A (ko) 반도체 패키지
JP2010529681A (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP3732194B2 (ja) 半導体装置
US20090127705A1 (en) Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
JP3576146B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
US6849952B2 (en) Semiconductor device and its manufacturing method
US7968997B2 (en) Semiconductor device
JP5205173B2 (ja) 半導体装置及びその製造方法
JP3848333B2 (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
JP2010147225A (ja) 半導体装置及びその製造方法
JP2008270597A (ja) 半導体装置
KR100799878B1 (ko) 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법
JP2006086150A (ja) 半導体装置
JP2005327967A (ja) 半導体装置
JP2010098225A (ja) 半導体装置
KR20080062565A (ko) 플립 칩 패키지
JP2522182B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Effective date: 20060710

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060808

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120901

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130901

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350