KR100799878B1 - 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법 - Google Patents

반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법 Download PDF

Info

Publication number
KR100799878B1
KR100799878B1 KR1020070021267A KR20070021267A KR100799878B1 KR 100799878 B1 KR100799878 B1 KR 100799878B1 KR 1020070021267 A KR1020070021267 A KR 1020070021267A KR 20070021267 A KR20070021267 A KR 20070021267A KR 100799878 B1 KR100799878 B1 KR 100799878B1
Authority
KR
South Korea
Prior art keywords
anchor member
locking hole
bonding
semiconductor chip
ball
Prior art date
Application number
KR1020070021267A
Other languages
English (en)
Inventor
김준수
김윤주
김재윤
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070021267A priority Critical patent/KR100799878B1/ko
Application granted granted Critical
Publication of KR100799878B1 publication Critical patent/KR100799878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법에 관한 것으로서, 더욱 상세하게는 보호필름 등을 이용하여 반도체 칩의 본딩패드의 외주면 구조를 앵커 구조로 만들어줌으로써, 와이어 본딩시 반도체 칩의 본딩패드에 대한 볼 본딩이 앵커 구조에 의하여 락킹되어 견고한 상태로 이루어질 수 있도록 한 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법에 관한 것이다.
이를 위해, 본 발명은 제1락킹홀을 갖는 제1앵커부재를 구비하여 반도체 칩의 상면에 부착하고, 상기 제1락킹홀을 통하여 외부로 노출된 반도체 칩의 본딩패드에 볼 본딩이 이루어지게 함으로써, 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀에 잠금될 수 있도록 한 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재를 제공한다.
반도체 칩, 본딩패드, 와이어 본딩, 볼 본딩, 앵커부재, 락킹홀

Description

반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법{Anchor substrate for increasing ball bonding strength, and method for bonding wire using the same}
도 1 내지 도 2는 본 발명에 따른 반도체 칩의 본딩패드에 제1앵커부재가 부착된 것을 설명하는 단면도,
도 3은 본 발명에 따른 반도체 칩의 본딩패드에 제1앵커부재와 제2앵커부재가 적층 부착된 것을 설명하는 단면도,
도 4 및 도 5는 본 발명에 따른 반도체 칩의 본딩패드에 와이어의 볼 본딩이 이루어지는 상태로서, 제1앵커부재에 의하여 볼 본딩이 견고하게 이루어지는 것을 설명하는 단면도,
도 6은 본 발명에 따른 반도체 칩의 본딩패드에 와이어의 볼 본딩이 이루어지는 상태로서, 제1 및 제2앵커부재에 의하여 볼 본딩이 견고하게 이루어지는 것을 설명하는 단면도,
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 칩 12a : 제1락킹홀
12b : 제2락킹홀 14a : 제1앵커부재
14b : 제2앵커부재 16 : 본딩패드
18 : 와이어 20 : 캐필러리
본 발명은 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법에 관한 것으로서, 더욱 상세하게는 보호필름 등을 이용하여 반도체 칩의 본딩패드의 외주면 구조를 앵커 구조로 만들어줌으로써, 와이어 본딩시 반도체 칩의 본딩패드에 대한 볼 본딩이 앵커 구조에 의하여 락킹되어 견고한 상태로 이루어질 수 있도록 한 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법에 관한 것이다.
통상적으로, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 그 크기 및 두께 또한 패키지의 종류에 따라 다양하게 제조되고 있다.
상기 반도체패키지는, 회로 등의 소자가 집적화된 반도체 칩과 기판의 제공 단계와; 상기 기판의 칩탑재영역에 반도체칩을 접착수단으로 접착하는 칩 부착 단계과; 상기 기판과 칩간을 전기적 신호 교환을 위하여 와이어로 연결하는 와이어 본딩 단계와; 상기 칩과 와이어 등을 외부 충격이나 자극으로부터 보호하기 위하여 몰딩 컴파운드 수지로 몰딩하는 몰딩 단계 등을 통하여 제조되고 있으며, 이렇 게 제조된 반도체 패키지는 기판을 통해 외부로 노출된 접속단자를 전자기기의 마더보드와 같은 외부단자에 전기적으로 연결하여 사용하게 된다.
최근에는 전자기기의 소형화 추세에 따라 반도체 패키지 크기를 칩 스케일에 가깝게, 두께는 더 얇게 경박단소화로 제조되고 있다.
상기 반도체 패키지의 제조 공정중 와이어 본딩 공정을 보다 구체적으로 살펴보면 다음과 같다.
와이어 본딩 공정을 위한 장비(= 와이어 본더)를 이용하여 와이어 본딩 공정이 실시되는데, 와이어의 최종 공급 경로가 되는 미세한 직경의 관통홀이 형성된 캐필러리가 반도체 칩의 본딩패드와 기판의 본딩영역간을 왕복 운동하면서, 반도체 칩의 본딩패드와 기판의 본딩영역을 와이어로 연결하게 된다.
즉, 상기 캐필러리의 연속적 구분 동작에 의하여 반도체 칩의 본딩패드에 행하는 볼 본딩(1차 본딩이라고도 함)과, 기판의 와이어 본딩영역에 행하는 스티치 본딩(2차 본딩이라고도 함)이 실시된다.
특히, 상기 볼 본딩시, 캐필러리의 옆쪽에 배치된 EFO 완드에서 캐필러리 하단으로 인출된 와이어 끝단부에 방전을 하여 볼 형상으로 만들어주게 되고, 이 볼 형상이 반도체 칩의 본딩패드에 본딩된다.
그러나, 위와 같은 와이어 본딩 공정중 볼 본딩시 다음과 같은 문제점이 있었다.
반도체 패키지내의 전기적인 접속을 위한 인터커넥션(상호 접속)의 증가로 입출력단자가 증가하고, 반도체 칩의 본딩패드간의 간격이 좁아져 본딩 피 치(bonding pitch)가 작아짐에 따라, 반도체 칩의 본딩패드에 대한 볼 본딩의 크기 또한 작아지게 되어, 결국 볼 본딩의 본딩력 약화를 초래하는 문제점이 있었다.
즉, 반도체 칩의 본딩패드에 대한 볼 본딩 크기가 작아지게 됨에 따라, 본딩패드에 대한 볼 본딩이 제대로 이루어지지 않는 본딩패드상 비접착(NSOP: Non Stick On Pad) 현상이라는 불량을 초래하는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 보호필름 등을 이용하여 반도체 칩의 본딩패드의 외주면 구조를 앵커 구조로 만들어줌으로써, 와이어 본딩 공정중 반도체 칩의 본딩패드에 대한 볼 본딩시, 볼 형상이 앵커 구조에 의하여 락킹되도록 함으로써, 와이어 본딩의 볼 본딩이 견고한 상태로 이루어질 수 있도록 한 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는:
제1락킹홀을 갖는 제1앵커부재를 구비하여 반도체 칩의 상면에 부착하고, 상기 제1락킹홀을 통하여 외부로 노출된 반도체 칩의 본딩패드에 볼 본딩이 이루어지게 함으로써, 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀에 잠금될 수 있도록 한 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재를 제 공한다.
바람직한 구현예로서, 상기 제1앵커부재의 락킹홀의 내경면은 아래쪽에서 위쪽으로 좁아지는 아치형 또는 직선경사형으로 식각 처리된 것을 특징으로 한다.
바람직한 구현예로서, 상기 제1앵커부재의 상면에 보다 작은 크기의 제2락킹홀을 갖는 제2앵커부재가 더 부착되어, 상기 제1락킹홀과 제2락킹홀의 내경면이 아래쪽은 넓고 위쪽은 좁은 공간으로 형성될 수 있도록 한 것을 특징으로 한다.
바람직하게는, 상기 앵커부재는 SiO2, Silicon nitride (SiNx, SiON), Polyimide 재질의 보호필름인 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는:
내경면이 아래쪽에서 위쪽으로 좁아지는 아치형 또는 직선경사형의 제1락킹홀이 형성된 제1앵커부재를 구비하는 단계와; 상기 제1락킹홀을 통하여 반도체 칩의 본딩패드가 외부로 노출되도록 상기 제1앵커부재를 반도체 칩의 상면에 부착하는 단계와; 와이어 본딩 공정중 볼 본딩이 상기 제1락킹홀로 노출된 본딩패드에 실시되는 동시에 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀에 걸려 잠금되도록 한 단계로 이루어지는 것을 특징으로 하는 앵커부재를 이용한 와이어 본딩 방법을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는:
제1락킹홀이 형성된 제1앵커부재를 구비하는 단계와; 상기 제1락킹홀을 통하여 반도체 칩의 본딩패드가 외부로 노출되도록 상기 제1앵커부재를 반도체 칩의 상면에 부착하는 단계와; 상기 제1앵커부재의 상면에 제1락킹홀의 크기보다 작은 제2락킹홀을 갖는 제2앵커부재를 부착하여, 상기 제1락킹홀과 제2락킹홀의 내경면이 아래쪽은 넓고 위쪽은 좁은 공간으로 형성되게 하는 단계와; 와이어 본딩 공정중 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀과 제2앵커부재의 제2락킹홀 사이에 걸려 잠금되도록 한 단계로 이루어지는 것을 특징으로 하는 앵커부재를 이용한 와이어 본딩 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1 내지 도 3은 본 발명에 따른 반도체 칩의 본딩패드에 앵커부재가 부착된 것을 설명하는 단면도로서, 도 1은 제1앵커부재에 형성된 락킹홀이 아치형으로, 도 2는 제1앵커부재에 형성된 락킹홀이 직선으로 경사진 형상으로, 도 3은 제1 및 제2앵커부재가 적층되어 제 1및 제2락킹홀 내경면이 아래는 넓고 위는 좁은 구조를 이루는 것을 설명하는 단면도이다.
본 발명은 반도체 칩의 본딩패드에 대한 볼 본딩 크기가 작아지게 됨에 따라, 본딩패드에 대한 볼 본딩이 제대로 이루어지지 않는 점을 감안하여, 반도체 칩의 본딩패드에 대한 볼 본딩시 볼 형상이 락킹되게 하여, 견고한 부착 상태를 유지할 수 있도록 한 점에 주안점이 있다.
이를 위해, 도 1 및 도 2에 도시된 바와 같이 제1락킹홀(12a)을 갖는 제1앵커부재(14a)를 구비하여 반도체 칩(10)의 상면에 부착하게 된다.
이때, 상기 제1앵커부재(14a)의 제1락킹홀(12a)을 통하여 반도체 칩(10)의 본딩패드(16)가 노출되는 상태가 된다.
일 실시예로서, 상기 제1앵커부재(14a)의 제1락킹홀(12a)의 내경면은 아래쪽에서 위쪽으로 좁아지는 아치형(도 1 참조) 또는 직선으로 경사진 형태(도 2참조)로 식각 처리되어, 후술하는 바와 같이 실질적으로 제1락킹홀(12a)의 내경면이 볼 본딩시의 락킹 역할을 하게 된다.
다른 실시예로서, 상기 제1앵커부재(14a)의 상면에 보다 작은 크기의 제2락킹홀(12b)을 갖는 제2앵커부재(14b)가 도 3에 도시된 바와 같이 적층 부착되며, 이때 상기 제1락킹홀(12a)과 제2락킹홀(12b)은 서로 일치되는 바, 아래쪽의 제1락킹홀(12a)은 그 크기가 크고, 위쪽의 제2락킹홀(12b)은 그 크기가 작아서, 제1 및 제2락킹홀(12a,12b)의 내경면은 계단식의 단면 구조를 이루게 되며, 이 계단식 단면 구조 공간이 볼 본딩시의 락킹 역할을 하게 된다.
한편, 상기 제1 및 제2앵커부재(14a,14b)는 식각 처리 가능한 보호필름을 사용하며, 이 보호필름은 SiO2, Silicon nitride (SiNx, SiON), Polyimide 재질로 만들어진 것이며, 식각 처리 가능한 재질이면 어떠한 재질을 이용하여도 무방하다.
여기서, 본 발명의 앵커부재를 이용한 와이어 본딩 방법을 설명하기로 한다.
첨부한 도 4 및 도 5는 본 발명에 따른 반도체 칩의 본딩패드에 와이어의 볼 본딩이 이루어지는 상태로서, 제1앵커부재의 제1락킹홀에 의하여 볼 본딩이 견고하게 이루어지는 것을 설명하는 단면도이다.
제1앵커부재(14a) 즉, 내경면이 아래쪽에서 위쪽으로 좁아지는 아치형 또는 직선경사형의 제1락킹홀(12a)이 형성된 제1앵커부재(14a)를 이용한 와이어 본딩 공정은 다음과 같이 진행된다.
먼저, 상기 제1락킹홀(12a)을 통하여 반도체 칩(10)의 본딩패드(16)가 외부로 노출되도록 상기 제1앵커부재(14a)를 반도체 칩(10)의 상면에 부착한 다음, 와이어 본딩 공정중 방전에 의하여 캐필러리(20)를 통하여 인출된 와이어(18)의 끝단이 볼 형상으로 형성되면서 제1앵커부재(14a)의 제1락킹홀(12a)을 통하여 노출된 본딩패드(16)에 볼 본딩이 이루어지게 된다.
이때, 볼 본딩시 형성된 볼 형상이 상기 제1앵커부재(14a)의 제1락킹홀(12a)에 걸려 잠금되는 상태가 되므로, 견고한 볼 본딩 상태를 유지하게 되며, 이에 기존의 본딩패드상 비접착(NSOP: Non Stick On Pad) 불량 현상을 방지할 수 있게 된다.
첨부한 도 6은 본 발명에 따른 반도체 칩의 본딩패드에 와이어의 볼 본딩이 이루어지는 상태로서, 제1 및 제2앵커부재에 의하여 볼 본딩이 견고하게 이루어지는 것을 설명하는 단면도이다.
상기 제1앵커부재(14a)의 상면에 제1락킹홀(12a)의 크기보다 작은 제2락킹홀(12b)을 갖는 제2앵커부재(14b)를 부착하여, 상기 제1락킹홀(12a)과 제2락킹홀(12b)의 내경면이 아래쪽은 넓고 위쪽은 좁은 공간으로 형성되게 한 다음, 와이어 본딩 공정중 방전에 의하여 캐필러리(20)를 통하여 인출된 와이어(18)의 끝단이 볼 형상으로 형성되면서 제1 및 제2락킹홀(12a,12b)을 통하여 노출된 본딩패드(16)에 볼 본딩이 이루어지게 된다.
이때, 볼 본딩시 형성된 볼 형상이 상기 제1앵커부재(14a)의 제1락킹홀(12a)과 제2앵커부재(14b)의 제2락킹홀(12b) 사이에 걸려 잠금되는 상태가 되어, 견고한 볼 본딩 상태를 유지하게 되며, 마찬가지로 기존의 본딩패드상 비접착(NSOP: Non Stick On Pad) 불량 현상을 용이하게 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를 이용한 와이어 본딩 방법에 의하면, 보호필름 등을 이용하여 반도체 칩의 본딩패드의 외주면 구조를 앵커 구조로 만들어줌으로써, 와이어 본딩 공정중 반도체 칩의 본딩패드에 대한 볼 본딩시, 볼 형상이 앵커 구조에 의하여 락킹되도록 함으로써, 기존의 본딩패드상 비접착(NSOP: Non Stick On Pad) 현상이라는 불량을 방지하면서 볼 본딩이 견고한 상태로 이루어질 수 있는 장점을 제공한다.

Claims (6)

  1. 제1락킹홀을 갖는 제1앵커부재를 구비하여 반도체 칩의 상면에 부착하고, 상기 제1락킹홀을 통하여 외부로 노출된 반도체 칩의 본딩패드에 볼 본딩이 이루어지게 함으로써, 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀에 잠금될 수 있도록 한 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재.
  2. 청구항 1에 있어서, 상기 제1앵커부재의 락킹홀의 내경면은 아래쪽에서 위쪽으로 좁아지는 아치형 또는 직선경사형으로 식각 처리된 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재.
  3. 청구항 1에 있어서, 상기 제1앵커부재의 상면에 보다 작은 크기의 제2락킹홀을 갖는 제2앵커부재가 더 부착되어, 상기 제1락킹홀과 제2락킹홀의 내경면이 아래쪽은 넓고 위쪽은 좁은 공간으로 형성될 수 있도록 한 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재.
  4. 청구항 1 내지 청구항 3중 어느 하나의 항에 있어서,
    상기 앵커부재는 SiO2, Silicon nitride (SiNx, SiON), Polyimide 재질의 보호필름인 것을 특징으로 하는 반도체 칩의 볼 본딩력 향상을 위한 앵커부재.
  5. 내경면이 아래쪽에서 위쪽으로 좁아지는 아치형 또는 직선경사형의 제1락킹홀이 형성된 제1앵커부재를 구비하는 단계와;
    상기 제1락킹홀을 통하여 반도체 칩의 본딩패드가 외부로 노출되도록 상기 제1앵커부재를 반도체 칩의 상면에 부착하는 단계와;
    와이어 본딩 공정중 볼 본딩이 상기 제1락킹홀로 노출된 본딩패드에 실시되는 동시에 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀에 걸려 잠금되도록 한 단계;
    로 이루어지는 것을 특징으로 하는 앵커부재를 이용한 와이어 본딩 방법.
  6. 제1락킹홀이 형성된 제1앵커부재를 구비하는 단계와;
    상기 제1락킹홀을 통하여 반도체 칩의 본딩패드가 외부로 노출되도록 상기 제1앵커부재를 반도체 칩의 상면에 부착하는 단계와;
    상기 제1앵커부재의 상면에 제1락킹홀의 크기보다 작은 제2락킹홀을 갖는 제2앵커부재를 부착하여, 상기 제1락킹홀과 제2락킹홀의 내경면이 아래쪽은 넓고 위쪽은 좁은 공간으로 형성되게 하는 단계와;
    와이어 본딩 공정중 볼 본딩시의 볼 형상이 상기 제1앵커부재의 제1락킹홀과 제2앵커부재의 제2락킹홀 사이에 걸려 잠금되도록 한 단계;
    로 이루어지는 것을 특징으로 하는 앵커부재를 이용한 와이어 본딩 방법.
KR1020070021267A 2007-03-05 2007-03-05 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법 KR100799878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070021267A KR100799878B1 (ko) 2007-03-05 2007-03-05 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021267A KR100799878B1 (ko) 2007-03-05 2007-03-05 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법

Publications (1)

Publication Number Publication Date
KR100799878B1 true KR100799878B1 (ko) 2008-01-30

Family

ID=39219854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021267A KR100799878B1 (ko) 2007-03-05 2007-03-05 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법

Country Status (1)

Country Link
KR (1) KR100799878B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101688080B1 (ko) 2015-09-09 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지
EP2643261A4 (en) * 2010-11-22 2018-01-17 Senseair AB Method for the wafer-level integration of shape memory alloy wires

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653271A (ja) * 1992-07-30 1994-02-25 Matsushita Electron Corp 半導体装置のワイヤーボンディング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653271A (ja) * 1992-07-30 1994-02-25 Matsushita Electron Corp 半導体装置のワイヤーボンディング方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 특개평 06-53271호

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2643261A4 (en) * 2010-11-22 2018-01-17 Senseair AB Method for the wafer-level integration of shape memory alloy wires
KR101688080B1 (ko) 2015-09-09 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
US7719122B2 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US6861761B2 (en) Multi-chip stack flip-chip package
US6333562B1 (en) Multichip module having stacked chip arrangement
US7863729B2 (en) Circuit board structure embedded with semiconductor chips
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2007088453A (ja) スタックダイパッケージを製造する方法
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
JP2010529681A (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
US8318548B2 (en) Method for manufacturing semiconductor device
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
KR100799878B1 (ko) 반도체 칩의 볼 본딩력 향상을 위한 앵커부재 및 이를이용한 와이어 본딩 방법
US20080286959A1 (en) Downhill Wire Bonding for QFN L - Lead
JP2003298008A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP6866913B2 (ja) 半導体装置
US20160163624A1 (en) Package structure
JP3848333B2 (ja) 半導体装置
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR20080088321A (ko) 플립 칩 패키지
TWI416698B (zh) 半導體封裝結構
KR20220071415A (ko) 반도체 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
JP2010027848A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 13