KR100668865B1 - 듀얼 본드 핑거 에프비지에이 패키지 - Google Patents

듀얼 본드 핑거 에프비지에이 패키지 Download PDF

Info

Publication number
KR100668865B1
KR100668865B1 KR1020050124062A KR20050124062A KR100668865B1 KR 100668865 B1 KR100668865 B1 KR 100668865B1 KR 1020050124062 A KR1020050124062 A KR 1020050124062A KR 20050124062 A KR20050124062 A KR 20050124062A KR 100668865 B1 KR100668865 B1 KR 100668865B1
Authority
KR
South Korea
Prior art keywords
bonding finger
finger
substrate
window
chip
Prior art date
Application number
KR1020050124062A
Other languages
English (en)
Inventor
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050124062A priority Critical patent/KR100668865B1/ko
Application granted granted Critical
Publication of KR100668865B1 publication Critical patent/KR100668865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 듀얼 본드 핑거 FBGA 패키지는, 중앙에 윈도우가 형성된 기판과, 기판 상에 실장되며, 더블 듀얼 센터 패드를 갖는 칩과, 기판과 상기 칩 사이를 윈도우를 통하여 전기적으로 연결하도록 본딩된 와이어 및 와이어를 몰딩하는 EMC를 포함하고, 기판은 코어층을 사이에 두고, 일측에 칩과 접촉되며, 윈도우와 인접한 단부에 하부 본딩 핑거가 마련된 하부 본딩 핑거층 및 타측에 솔더 볼이 실장되며, 상부 본딩 핑거가 마련된 상부 본딩 핑거층을 포함하며, 윈도우 측의 본딩 핑거가 마련된 하부 본딩 핑거층 단부는 윈도우 내로 돌출되어 상부 본딩 핑거와 단차를 형성함으로써, 칩의 더블 듀얼 센터 패드와의 와이어 본딩을 상하부 본딩 핑거 양자에 분산 연결을 하여, 와이어 간의 쇼트 발생을 제거할 수 있게 되고, 또한 와이어 루프의 높이를 임의대로 조절할 수 있게 되어 제품의 불량률을 낮출 수 있게 되어 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Description

듀얼 본드 핑거 에프비지에이 패키지{FBGA package with dual bond finger}
도 1은 종래의 듀얼 본드 핑거 FBGA 패키지를 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 듀얼 본드 핑거 FBGA 패키지를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100... 듀얼 본드 핑거 FBGA 패키지 110... 기판
111... 코어층 112... 상부 본딩 핑거층
113... 상부 본딩 핑거 116... 하부 본딩 핑거층
117... 하부 본딩 핑거 119... 윈도우
120... 칩 130... 와이어
140... EMC 150... 솔더 볼
본 발명은 듀얼 본드 핑거 FBGA 패키지에 관한 것으로서, 특히 기판 상의 마련되는 본딩 핑거의 구조를 개선하여 와이어 쇼트를 방지하기 위한 듀얼 본드 핑거 FBGA 패키지에 관한 것이다.
반도체 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 밀봉 포장한 것을 말하며, 최근 고용량, 고집적, 초소형화된 반도체 제품에 대한 요구에 부응하기 위해 다양한 반도체 패키지들이 개발되고 있다.
이러한 반도체 패키지 중 FBGA 패키지(Fine pitch Ball Grid Array package;FBGA package)는 반도체 실장기술에서 프린트(print) 배선 기판의 뒷면에 원형의 납땜을 어레이(array) 상으로 줄지어 배열해 리드(lead)를 대신하는 표면 실장형 패키지를 말한다.
이러한 FBGA 패키지 중 듀얼 본드 핑거 FBGA 패키지로써 종래에는 도 1과 같은 구조가 일반적으로 채용되고 있다.
도면을 참조하면, 듀얼 본드 핑거 FBGA 패키지(10)는 중앙에 윈도우(25)가 형성된 기판(20)과, 이 기판(20) 일측에 실장된 칩(30) 및 기판(20)과 칩(30) 사이를 전기적으로 연결하는 와이어(40)를 포함한다.
기판(20)은 코어층(21)과, 이 코어층(21) 일측에 마련된 하부 본딩 핑거층(22) 및 코어층(21) 타측에 마련된 상부 본딩 핑거층(23)을 포함한다.
상부 본딩 핑거층(23)의 일측단부, 즉 윈도우(25)에 인접한 단부에는 와이어(40)가 연결되는 본드 핑거(24)가 외부로 노출된다.
칩(30)의 중앙, 즉 윈도우(25)에 의하여 외부로 노출된 부분에는 와이어(40)가 연결되는 듀얼 본딩 패드(미도시)가 마련된다.
그런데, 이와 같은 구조의 듀얼 본드 핑거 FBGA 패키지(10)에서 기판(20)과 칩(30) 사이의 전기적 연결을 위하여, 다수의 와이어(40)의 일측단부가 듀얼 본딩 패드에 연결되고, 타측단부가 본드 핑거(24)에 연결되는데, 윈도우(25) 양측에 마련된 한 쌍의 본드 핑거(24)에 다수의 와이어(40)가 집중 연결되므로, 이는 와이어(40) 루프의 높이를 조절하기가 어렵고, 또한 와이어(40) 간에 쇼트가 발생되어 제품의 불량을 야기시키는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 와이어의 루프 높이 조절을 용이하게 하고, 와이어 간에 쇼트가 발생되지 않도록 개선된 듀얼 본드 핑거 FBGA 패키지를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 FBGA 패키지는, 중앙에 윈도우가 형성된 기판과, 상기 기판 상에 실장되며, 더블 듀얼 센터 패드를 갖는 칩과, 상기 기판과 상기 칩 사이를 상기 윈도우를 통하여 전기적으로 연결하도록 본딩된 와이어 및 상기 와이어를 몰딩하는 EMC를 포함하고, 상기 기판은 코어층을 사이에 두고, 일측에 상기 칩과 접촉되며, 상기 윈도우와 인접한 단부에 하부 본딩 핑거가 마련된 하부 본딩 핑거층 및 타측에 솔더 볼이 실장되며, 상부 본딩 핑거가 마련된 상부 본딩 핑거층을 포함하며, 상기 윈도우 측의 상기 본딩 핑거가 마련된 상기 하부 본딩 핑거층 단부는 상기 윈도우 내로 돌출되어 상기 상부 본딩 핑거와 단차를 이루는 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다.
도 2는 본 발명의 일 실시예에 따른 듀얼 본드 핑거 FBGA 패키지를 나타낸 단면도이다.
도면을 참조하면, 듀얼 본드 핑거 FBGA 패키지(100)는 중앙에 윈도우(119)가 형성된 기판(110)과, 이 기판(110) 일측에 접착 테입(160)에 의하여 실장되며, 더블 듀얼 센터 패드(미도시)가 마련된 칩(120)과, 기판(110)과 칩(120) 사이를 전기적으로 연결하는 다수의 와이어(130)와, 칩(120)과 와이어(130)를 외부로부터 보호하기 위하여 몰딩하는 EMC(140) 및 외부 회로와 연결되기 위하여 기판 타측에 실장된 다수의 솔더 볼(150)을 포함한다.
기판(110)은 코어층(111)과, 이 코어층(111)의 일측에 마련되어 칩(120)과 접촉되는 하부 본딩 핑거층(116) 및 코어층(111) 타측에 마련되어 솔더 볼(150)이 실장되는 상부 본딩 핑거층(112)을 포함한다.
하부 본딩 핑거층(116)은 코어층(111) 일측에 하부 본딩 핑거(117)가 마련되고, 이 하부 본딩 핑거(117)를 솔더 레지스트(118)가 일측에서 덮고 있는 구조로, 하부 본딩 핑거(117)는 윈도우(119)에 인접한 하부 본딩 핑거층(116)의 단부에 마련되며, 이 하부 본딩 핑거(117)를 포함한 하부 본딩 핑거층(116) 단부는 윈도우(119) 내로 돌출되어, 하부 본딩 핑거(117)의 타측면이 윈도우(119) 내에서 노출된 구조를 갖는다.
상부 본딩 핑거층(112)은 코어층(111) 타측에 상부 본딩 핑거(113)와 솔더 볼 랜드(114)가 마련되며, 상부 본딩 핑거(113)와 솔더 볼 랜드(114)의 일부분이 외부로 노출되도록 솔더 레지스트(115)가 덮고 있는 구조이다.
그리고 상부 본딩 핑거(112)는 윈도우(119)에 인접한 상부 본딩 핑거층(112)의 단부에 마련된다.
이와 같은 구조를 갖는 기판에서의 가장 큰 특징은 상부 본딩 핑거층(112)과 하부 본딩 핑거층(116) 양자에 각각 본딩 핑거(113,117)가 마련된 더블 구조를 가지며, 하부 본딩 핑거(117)의 경우, 코어층(111)의 측단부 라인을 넘어 윈도우(119) 영역 내로 돌출된 구조이므로, 하부 본딩 핑거(117)는 코어층(111)과 동일한 측단부 라인을 가지는 상부 본딩 핑거(113)와는 단차를 형성한다.
이와 같은 구조의 듀얼 본드 핑거 FBGA 패키지(100)에 의하면, 칩(120)과 기판(110) 사이의 와이어(130)에 의한 전기적 연결이 종래 하나의 본딩 핑거에 집중되어 와이어 간의 쇼트 발생이나, 와이어 루프의 높이 조절에 곤란성을 겪던 것을 서로 단차를 가진 상하부 본딩 핑거(113,117)에 의하여 분산되어, 와이어(130) 간의 쇼트 발생을 제거할 수 있게 되고, 또한 와이어(130) 루프의 높이를 임의대로 조절할 수 있게 되어 제품의 불량률을 낮출 수 있게 된다.
상술한 바와 같이 본 발명의 듀얼 본드 핑거 FBGA 패키지에 의하면, 기판 상에 서로 단차를 가진 상하부 본딩 핑거를 마련하여, 칩의 더블 듀얼 센터 패드와의 와이어 본딩을 상하부 본딩 핑거 양자에 분산 연결을 함으로써, 와이어 간의 쇼트 발생을 제거할 수 있게 되고, 또한 와이어 루프의 높이를 임의대로 조절할 수 있게 되어 제품의 불량률을 낮출 수 있게 되어 신뢰성을 향상시킬 수 있는 효과를 제공 한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (1)

  1. 중앙에 윈도우가 형성된 기판과, 상기 기판 상에 실장되며, 더블 듀얼 센터 패드를 갖는 칩과, 상기 기판과 상기 칩 사이를 상기 윈도우를 통하여 전기적으로 연결하도록 본딩된 와이어 및 상기 와이어를 몰딩하는 EMC를 포함한 듀얼 본드 핑거 FBGA 패키지에 있어서,
    상기 기판은 코어층을 사이에 두고, 일측에 상기 칩과 접촉되며, 상기 윈도우와 인접한 단부에 하부 본딩 핑거가 마련된 하부 본딩 핑거층 및 타측에 솔더 볼이 실장되며, 상부 본딩 핑거가 마련된 상부 본딩 핑거층을 포함하며,
    상기 윈도우 측의 상기 본딩 핑거가 마련된 상기 하부 본딩 핑거층 단부는 상기 윈도우 내로 돌출되어 상기 상부 본딩 핑거와 단차를 이루는 것을 특징으로 하는 듀얼 본드 핑거 FBGA 패키지.
KR1020050124062A 2005-12-15 2005-12-15 듀얼 본드 핑거 에프비지에이 패키지 KR100668865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124062A KR100668865B1 (ko) 2005-12-15 2005-12-15 듀얼 본드 핑거 에프비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124062A KR100668865B1 (ko) 2005-12-15 2005-12-15 듀얼 본드 핑거 에프비지에이 패키지

Publications (1)

Publication Number Publication Date
KR100668865B1 true KR100668865B1 (ko) 2007-01-16

Family

ID=38013742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124062A KR100668865B1 (ko) 2005-12-15 2005-12-15 듀얼 본드 핑거 에프비지에이 패키지

Country Status (1)

Country Link
KR (1) KR100668865B1 (ko)

Similar Documents

Publication Publication Date Title
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US6445077B1 (en) Semiconductor chip package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7863729B2 (en) Circuit board structure embedded with semiconductor chips
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
KR20150047168A (ko) 반도체 패키지
KR20060060605A (ko) 반도체 장치
US6972483B1 (en) Semiconductor package with improved thermal emission property
US20040188818A1 (en) Multi-chips module package
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100642748B1 (ko) 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
KR100650769B1 (ko) 적층형 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
KR100631997B1 (ko) 스택 칩 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
JP2001085604A (ja) 半導体装置
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2000058699A (ja) 半導体装置およびその製造方法
KR100542672B1 (ko) 반도체패키지
KR20050053246A (ko) 멀티 칩 패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR20010073452A (ko) 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee