JP4207791B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4207791B2
JP4207791B2 JP2004026956A JP2004026956A JP4207791B2 JP 4207791 B2 JP4207791 B2 JP 4207791B2 JP 2004026956 A JP2004026956 A JP 2004026956A JP 2004026956 A JP2004026956 A JP 2004026956A JP 4207791 B2 JP4207791 B2 JP 4207791B2
Authority
JP
Japan
Prior art keywords
heat sink
inner lead
molding material
semiconductor device
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026956A
Other languages
English (en)
Other versions
JP2005223005A (ja
Inventor
匡宏 本田
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004026956A priority Critical patent/JP4207791B2/ja
Publication of JP2005223005A publication Critical patent/JP2005223005A/ja
Application granted granted Critical
Publication of JP4207791B2 publication Critical patent/JP4207791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

本発明は、リードフレームを用いたLGA(ランドグリッドアレイ)構造のパッケージ形態をなす半導体装置に関する。
近年、電子機器の小型化・高密度化のニーズに伴い、半導体装置を構成するICパッケージの小型化が進んでいる。
そこでインターポーザを用いたLGA(ランドグリッドアレイ)、BGA(ボールグリッドアレイ)やCSP(チップサイズパッケージ)などの小型パッケージが開発されている。
しかしながら、これらパッケージは、小型化には適しているものの、インターポーザが高価なため、リードフレームを用いたSOP(スモールアウトラインパッケージ)やQFP(クワッドフラットパッケージ)と比較してコストが高くなるという問題が生じている。そこで、リードフレームを用いたLGA構造が提案されている(たとえば、特許文献1参照)。
図7は、このリードフレームを用いたLGA構造のパッケージ形態を有する半導体装置の従来の一般的な構造を示す図であり、(a)は平面図、(b)は(a)の横方向断面図である。なお、図7(a)中、樹脂からなるモールド材10の外形は破線、半導体チップ20の外形は一点鎖線にて示し、ボンディングワイヤ50は省略してある。
半導体チップ(半導体素子)20がリードフレームのアイランド5に搭載されており、アイランド5からはみ出している半導体チップ20部分の下に、半導体チップ20とはギャップを持ってインナーリード40が入り込んでいる。
そして、これらアイランド5、半導体チップ20、インナーリード40、およびインナーリード40と半導体チップ20とを結線するボンディングワイヤ50は、モールド材10にて封止されている。
また、インナーリード40には端子部41が設けられ、この端子部41はモールド材10の下表面から露出しており、外部の実装基板に接続可能となっている。ここで、インナーリード40の端子部41の部分は、たとえばリードフレームをハーフエッチングすることにより形成できる。
特開2002−246532号公報
ところで、上記図7に示される従来構造においては、半導体チップ20の下にインナーリード40を配置させるために、アイランド5をプレスにて押し出し、その押し出された凸部5aに半導体チップ20を搭載することにより、半導体チップ20と端子部41とのギャップを設けている。
この押し出し部である凸部5aの形成は、0.2mm程度の薄いフレームをプレスなどにより押し出すことで行うため、かなり難しい加工となる。
また、この凸部5aは、半導体チップ20のサイズと比較してかなり小さいため、半導体チップ20の搭載時や樹脂モールド時に半導体チップ20が傾きやすいという問題がある。
その結果、半導体チップ20とインナーリード40とのショートによる不良などが発生したり、ワイヤボンディングの際に半導体チップ20の支持が不安定であるためワイヤボンディング性が悪化する。
さらに、放熱性の面では半導体チップ20とアイランド5の凸部5aとの接触面積が小さいために、半導体チップ20での発熱がアイランド5に十分伝熱されず、その上アイランド5もチップサイズと比較して小さいため、このアイランド5を実装基板に接続して放熱させたとしても十分な放熱効果を得ることはできない。
また、この半導体装置を実装基板へはんだ付けする際の実装信頼性においても、インナーリード40の端子部41が格子状に配列されていることから、QFPのようなリード部のバネ効果がないため壊れやすい。
そこで、補強ランドを付加することにより接続を強固にする方法がある。具体的に、この半導体装置ではアイランド5を補強ランドとして利用することもできるが、面積が小さいだけでなく、パッケージ中央に配置されているため、十分な信頼性を得ることはできない。
本発明は、上記問題に鑑み、リードフレームを用いたLGA構造のパッケージ形態をなす半導体装置において、半導体素子の搭載性、放熱性、およびワイヤボンディング性の向上を図ることを目的とする。
上記目的を達成するため、単純には上記図7において、凸部を大きくするために、アイランドを大きくすればよいと考えられるが、その場合、インナーリードが半導体チップの下に入り込むことができなくなるか、入り込んでもその入り込み長さがわずかなものになってしまう。
つまり、アイランドを大きくすることで対応しようとすると、インナーリードを半導体チップの下に入り込ませているがゆえに、小型化が容易であるという、リードフレームを用いたLGA構造のメリットが生かせなくなってしまう。
そこで、本発明者は、リードフレームよりも厚いヒートシンクを用い、このヒートシンクに半導体素子を搭載する構成において、ヒートシンク形状を工夫することに着目し、鋭意検討を行った。本発明は、このような検討を行った結果に着想を得て創出されたものである。
すなわち、請求項1に記載の発明によれば、次のような特徴点を有する半導体装置が提供される。
・放熱性を有する金属板からなるヒートシンク(30)の上に半導体素子(20)が搭載されていること。
・ヒートシンク(30)は、中央部(31)とこの中央部(31)から板面方向に突出する突出部(32)とを有する平面十字形状をなすものであり、中央部(31)は、半導体素子(20)よりも平面サイズが小さいものであるとともに、突出部(32)の先端部(32a)は、ヒートシンク(30)の板面方向において半導体素子(20)からはみ出していること。
・半導体素子(20)のうちヒートシンク(30)の板面方向においてヒートシンク(30)を構成する十字面からはみ出しているはみ出し部(21)の下に、インナーリード(40)の一端部側が対向して位置するとともにインナーリード(40)の他端部側が半導体素子(20)の端面の外周囲に突出して位置していること。
・ヒートシンク(30)は、インナーリード(40)よりも板厚が大きいものであることにより、半導体素子(20)のはみ出し部(21)とこれに対向するインナーリード(40)の一端部側とが離間していること。
導体素子(20)とインナーリード(40)の他端部側とはワイヤ(50)により結線されていること。
・ヒートシンク(30)、半導体素子(20)、インナーリード(40)およびワイヤ(50)は、モールド材(10)により包み込むように封止されており、ヒートシンク(30)の下面、モールド材(10)の下表面から露出していること。さらに、インナーリード(40)の一端部には、モールド材(10)の下表面から露出する端子部(41)が設けられており、この端子部(41)は、半導体素子(20)のはみ出し部(21)の下に入り込んでいること。
このような特徴点を有する本発明の半導体装置によれば、ヒートシンク(30)を上記したような平面十字形状とすることで、半導体素子(20)の端部をヒートシンク(30)を構成する十字面からはみ出したはみ出し部(21)とし、さらに、ヒートシンク(30)はインナーリード(40)よりも厚いものであるため、半導体素子(20)のはみ出し部(21)の下に、インナーリード(40)の一端部側を離間して対向配置させることができる。
そして、本発明では、インナーリード(40)に端子部(41)を設け、この端子部(41)をモールド材(10)の下表面から露出させて、当該端子部(41)を外部の実装基板に接続可能としている。つまり、本発明によれば、LGA構造のパッケージ形態が適切に実現されている。
ここで、本発明では、ヒートシンク(30)上に半導体素子(20)を搭載して固定しているが、ヒートシンク(30)は平面十字形状であり、半導体装置の全体に広がった形となり、しかも、ヒートシンク(30)の下面はモールド材(10)から露出しているため、放熱性を向上できる。
また、半導体素子(20)の中央部はヒートシンク(30)の中央部(31)に支持されることに加えて、半導体素子(20)の端部もヒートシンク(30)の突出部(32)により支持されるため、半導体素子(20)は安定して固定される。そのため、ワイヤボンディング性も向上する。
したがって、本発明によれば、リードフレームを用いたLGA構造のパッケージ形態をなす半導体装置において、半導体素子(20)の搭載性、放熱性、およびワイヤボンディング性の向上を図ることができる。
さらに、本発明によれば、モールド材(10)から露出するヒートシンク(30)の下面を外部の実装基板に接続することができ、このヒートシンク(30)と当該実装基板との接続部が、インナーリード(40)の端子部(41)と当該実装基板との接続の補強の役目をするため、装置の実装信頼性も向上するという利点もある。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置において、モールド材(10)は平面四角形をなすものである場合、ヒートシンク(30)における突出部(32)の先端部(32a)は、モールド材(10)の四隅部に設けられているものにできる。
また、これに対して、請求項3に記載の発明のように、請求項1に記載の半導体装置において、モールド材(10)は平面四角形をなすものである場合、ヒートシンク(30)における突出部(32)の先端部(32a)は、モールド材(10)の四辺部に設けられているものにできる。
また、請求項4に記載の発明では、請求項1〜請求項3に記載の半導体装置において、ヒートシンク(30)における突出部(32)の先端部(32a)の上面は、モールド材(10)から露出していることを特徴としている。
本発明によれば、モールド材(10)から露出する突出部(32)の先端部(32a)の上面を、モールド材(10)の成形時において、金型の上型で押す面とすることにより、ヒートシンク(30)を金型の下型に押しつけて安定させることができる。そのため、金型内におけるヒートシンク(30)の傾きの補正がなされ、ヒートシンク(30)下面の樹脂バリを防止することが可能となる。
また、モールド材(10)から露出するヒートシンク(30)の突出部(32)の先端部(32a)の上面を、外部の放熱部材などに熱的に接続することにより、いっそうの放熱性の向上が図れる。
また、請求項5に記載の発明では、請求項4に記載の半導体装置において、ヒートシンク(30)の板面方向において半導体素子(20)からはみ出している突出部(32)の先端部(32a)には、上方に突出する柱部(32b)が設けられており、この柱部(32b)の上端面がモールド材(10)の上面から露出していることを特徴としている。
それによれば、ヒートシンク(30)における上方に延びる柱部(32b)の上端面が、モールド材(10)の上面から露出しているため、装置上部において外部の放熱部材などとの熱的接続が容易になる。
また、この場合、柱部(32b)で装置上部の外部の放熱部材を支持する構成となるため、インナーリード(40)の端子部(41)にかかる応力を緩和でき、当該端子部(41)の外部基板との接続部へのダメージも緩和される。
また、請求項6に記載の発明では、請求項1〜請求項5に記載の半導体装置において、ヒートシンク(30)の下面は、インナーリード(40)の端子部(41)よりもモールド材(10)の下表面から下方に突出していることを特徴としている。
それによれば、装置の外部実装基板への実装時において、ヒートシンク(30)におけるモールド材(10)の下表面からの突出した部位(33)の方が、インナーリード(40)の端子部(41)よりも実装基板に近づいた形となる。
そのため、インナーリード(40)の端子部(41)と実装基板との距離が確保されることから、当該端子部(41)の接続部を構成するはんだや導電性接着剤などの高さを容易に確保することができ、当該端子部(41)の接続部の信頼性が向上する。
また、請求項7に記載の発明のように、すべてのインナーリード(40)が半導体素子(20)のはみ出し部21の下に入り込んでいてもよい。なお、上記各手段における上下方向およびその高さ方向は、天地方向およびその高さ方向を意味するものではなく、後述する実施形態に示される各断面図における上下方向およびその高さ方向に相当するものである。
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S1の概略構成を示す図であり、(a)は概略平面図、(b)は(a)の横方向断面図、(c)は(a)の斜め方向断面図である。なお、図1(a)中、樹脂からなるモールド材10の外形は破線、半導体チップ20の外形は一点鎖線にて示し、ボンディングワイヤ50は省略してある。
図1に示されるように、この半導体装置S1は、各部がモールド材10により封止されてパッケージをなしており、このモールド材10が半導体装置S1の本体を区画形成している。モールド材10は、エポキシ系樹脂など通常のモールド材料を採用することができる。
図1において、半導体素子としての半導体チップ20は、シリコン半導体チップにトランジスタ素子などを半導体プロセスを用いて形成してなる一般的なICチップを採用できる。
この半導体チップ20は、放熱性を有する金属板からなるヒートシンク30の上に搭載されている。具体的には、半導体チップ20は、導電性ペーストやはんだなどによりヒートシンク30の上に接着されている。
このヒートシンク30は、たとえば、熱伝導性に優れたCu材などを用いて、通常のヒートシンクを形成する方法と同様に、プレス加工などにより形成されている。
そして、図1に示されるように、ヒートシンク30は、中央部31とこの中央部31から板面方向に突出する突出部32とを有する平面十字形状をなす。ここで、本例では、モールド材10は平面四角形をなすものであり、突出部32の先端部32aは、モールド材10の四隅部に設けられている。
また、ここでは、図1(a)、(c)に示されるように、ヒートシンク30における突出部32の先端部32aの上面は、モールド材10から露出している。
また、ヒートシンク30において、中央部31は、半導体チップ20よりも平面サイズが小さいものであり、突出部32の先端部32aは、ヒートシンク30の板面方向において半導体チップ20からはみ出している。
そして、半導体チップ20においては、その端部がヒートシンク30の板面方向においてヒートシンク30を構成する十字面からはみ出しており、このはみ出した部分は、はみ出し部21として構成されている。
また、モールド材10の内部において、ヒートシンク10の間には、複数のインナーリード40が配置されている。このインナーリード40は、モールドされたリードフレームのアウターリード部分をカットして残った部分であり、銅や42アロイなどの通常のリードフレーム材料からなる。
そして、半導体チップ20のはみ出し部21の下には、インナーリード40の一端部側が対向して位置するとともに、インナーリード40の他端部側が半導体チップ20の端面の外周囲に突出して位置している。
また、ヒートシンク30は、インナーリード40よりも板厚が大きいものである。このヒートシンク30の厚みとインナーリード40の厚みとの差がギャップとなって、半導体チップ20のはみ出し部21とこれに対向するインナーリード40の一端部側とは、離間している。
また、インナーリード40には端子部41が設けられている。この端子部41は、インナーリードを構成するリードフレームを形成する際に、厚さ方向にハーフエッチングを行うなどにより、形成することができる。本例では、端子部41は、インナーリード40の一端部側に形成されている。
なお、図1に示されるように、複数のインナーリード40は長さが異なっており、一部のインナーリード40が半導体チップ20のはみ出し部21の下に入り込んではいないが、すべてのインナーリードが半導体チップ20のはみ出し部21の下に入り込んでいてもよいことはもちろんである。
そして、図1に示されるように、半導体チップ20とインナーリード40の他端部側とはボンディングワイヤ50により結線されており、半導体チップ20とインナーリード40とは、金やアルミニウムなどからなるボンディングワイヤ50を介して電気的に接続されている。
そして、上記モールド材10は、これらヒートシンク30、半導体チップ20、インナーリード40およびボンディングワイヤ50を包み込むように封止している。また、図1に示されるように、ヒートシンク10の下面およびインナーリード40の端子部41は、モールド材10の下表面から露出している。
このような本実施形態の半導体装置S1は、たとえば次のようにして製造することができる。
十字形状をなすヒートシンク30とリードフレームとをかしめやテープ接続などにより固定して一体化するとともに、ヒートシンク30上に半導体チップ20を搭載固定し、ワイヤボンディングを行ってボンディングワイヤ50により半導体チップ20とリードフレームのうちインナーリード40となる部位とを結線する。
ここで、ヒートシンク30とリードフレームとの固定は、たとえば次のようである。あらかじめ用意されるヒートシンク30は、突出部32の先端部32aからさらに延長した部分を持っており、この延長部とリードフレームのフレーム部とを接続する。
そして、ワイヤボンディングまで行われたものを、金型内に投入し、トランスファーモールド法によりモールド樹脂を成形することにより、モールド材10により封止されたパッケージが形成される。
そして、モールド材10の外部に突出したリードフレームおよびヒートシンク30の上記延長部を切断して除去する。こうして、図1に示されるような、リードフレームを用いたLGA構造の半導体装置S1ができあがる。
[効果等]
ところで、本実施形態の半導体装置S1によれば、次のような特徴点を有する半導体装置S1が提供される。
・放熱性を有する金属板からなるヒートシンク30の上に半導体素子としての半導体チップ20が搭載されていること。
・ヒートシンク30は、中央部31とこの中央部31から板面方向に突出する突出部32とを有する平面十字形状をなすものであり、中央部31は、半導体チップ20よりも平面サイズが小さいものであるとともに、突出部32の先端部32aは、ヒートシンク30の板面方向において半導体チップ20からはみ出していること。
・半導体チップ20のうちヒートシンク30の板面方向においてヒートシンク30を構成する十字面からはみ出しているはみ出し部21の下に、インナーリード40の一端部側が対向して位置するとともにインナーリード40の他端部側が半導体チップ20の端面の外周囲に突出して位置していること。
・ヒートシンク30は、インナーリード40よりも板厚が大きいものであることにより、半導体チップ20のはみ出し部21とこれに対向するインナーリード40の一端部側とが離間していること。
・インナーリード40には端子部41が設けられており、半導体チップ20とインナーリード40の他端部側とはボンディングワイヤ50により結線されていること。
・ヒートシンク30、半導体チップ20、インナーリード40およびボンディングワイヤ50は、モールド材10により包み込むように封止されており、ヒートシンク30の下面およびインナーリード40の端子部41は、モールド材10の下表面から露出していること。
このような特徴点を有する本実施形態の半導体装置S1によれば、ヒートシンク30を上記したような平面十字形状とすることで、半導体チップ20の端部をヒートシンク30を構成する十字面からはみ出したはみ出し部21とし、さらに、ヒートシンク30はインナーリード40よりも厚いものであるため、半導体チップ20のはみ出し部21の下に、インナーリード40の一端部側を離間して対向配置させることができる。
そして、本実施形態では、インナーリード40に端子部41を設け、この端子部41をモールド材10の下表面から露出させて、当該端子部41を外部の実装基板に接続可能としている。つまり、本実施形態によれば、LGA構造のパッケージ形態が適切に実現される。
ここで、本実施形態では、ヒートシンク30上に半導体チップ20を搭載して固定しているが、ヒートシンク30は平面十字形状であり、半導体装置S1の全体に広がった形となり、しかも、ヒートシンク30の下面はモールド材10から露出しているため、放熱性を向上できる。
また、半導体チップ20の中央部はヒートシンク30の中央部31に支持されることに加えて、半導体チップ20の端部もヒートシンク30の突出部32により支持されるため、半導体チップ20は安定して固定される。それにともなって、ワイヤボンディング性も向上する。
したがって、本実施形態によれば、リードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S1において、半導体チップ20の搭載性、放熱性、およびワイヤボンディング性の向上を図ることができる。
さらに、本実施形態によれば、モールド材10から露出するヒートシンク30の下面を外部の実装基板に接続することができ、このヒートシンク30と当該実装基板との接続部が、インナーリード40の端子部41と当該実装基板との接続の補強の役目をするため、装置S1の実装信頼性も向上するという利点もある。
また、本実施形態では、ヒートシンク30における突出部32の先端部32aの上面が、モールド材10から露出していることも特徴点である。
それによれば、モールド材10から露出する突出部32の先端部32aの上面を、モールド材10の成形時において、金型の上型で押す面とすることにより、ヒートシンク30を金型の下型に押しつけて安定させることができる。そのため、金型内におけるヒートシンク30の傾きの補正がなされ、ヒートシンク30下面の樹脂バリを防止することが可能となる。
また、モールド材10から露出するヒートシンク30の突出部32の先端部32aの上面を、外部の放熱部材などに熱的に接続することにより、いっそうの放熱性の向上が図れる。
(第2実施形態)
図2は、本発明の第2実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S2の概略断面構成を示す図であり、図3は、この半導体装置S2を実装基板200へはんだ付け実装した実装構造としての状態を示す概略断面図である。上記第1実施形態との相違点を中心に述べる。
本実施形態では、図2に示されるように、ヒートシンク30の板面方向において半導体チップ20からはみ出しているヒートシンク30の突出部32の先端部32aに上方に突出する柱部32bが設けられている。そして、この柱部32bの上端面がモールド材10の上面から露出している。
それによれば、ヒートシンク30における上方に延びる柱部32bの上端面が、モールド材10の上面から露出しているため、装置S2の上部において外部の放熱部材などとの熱的接続が容易になる。
図3では、半導体装置S2は実装基板200へはんだ210を介して実装されている。ここで、実装基板200は、特に限定しないが、セラミック基板、プリント基板などを採用することができる。
そして、半導体装置S2の上部においては、Cuなどの放熱性に優れた放熱部材300が設けられており、半導体装置S2の上面と放熱部材300とは、熱伝導性を持つシリコングリースなどからなる熱伝導性部材310を介して熱的に接続されている。
このような実装構造において、半導体チップ20からの熱は、ヒートシンク30からその下の実装基板200だけでなく、柱部32bを介して上部の放熱部材300へも放熱される。そのため、いっそうの放熱性の向上が図れる。
また、この実装構造の場合、柱部32bで装置S2上部の外部の放熱部材300を支持する構成となるため、インナーリード40の端子部41にかかる応力を緩和でき、当該端子部41の実装基板200との接続部へのダメージも緩和される。
(第3実施形態)
図4は、本発明の第3実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S3の概略断面構成を示す図であり、図5は、この半導体装置S3を実装基板200へはんだ付け実装した実装構造としての状態を示す概略断面図である。上記第1実施形態との相違点を中心に述べる。
本実施形態では、図4に示されるように、ヒートシンク30の下面は、インナーリード40の端子部41よりもモールド材10の下表面から下方に突出していることを特徴とするものである。この突出した部分は、ヒートシンク30の凸部33として、図3に示されている。
それによれば、図5に示されるように、装置S3の外部の実装基板200へのはんだ210を介した実装時において、ヒートシンク30におけるモールド材100の下表面から突出した部位すなわち凸部33の方が、インナーリード40の端子部41よりも実装基板200に近づいた形となる。
そのため、インナーリード40の端子部41と実装基板200との距離が確保されることから、当該端子部40の接続部を構成するはんだ210あるいは導電性接着剤などの高さを容易に確保することができ、また、当該接続部の応力も緩和されるため、当該端子部41の接続部の信頼性が向上する。
(第4実施形態)
図6は、本発明の第4実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S4の概略平面構成を示す図である。なお、図6中、樹脂からなるモールド材10の外形は破線、半導体チップ20の外形は一点鎖線にて示し、ボンディングワイヤ50は省略してある。上記第1実施形態との相違点を中心に述べる。
上記第1実施形態では、上記図1(a)に示されるように、モールド材10は平面四角形をなすものであり、突出部32の先端部32aは、モールド材10の四隅部に設けられていた。
それに対して、本実施形態の半導体装置S4では、図6に示されるように、ヒートシンク30における突出部32の先端部32aは、平面四角形をなすモールド材10の四辺部に設けられている。
これにより、インナーリード40および端子部41の配列を変更することができる。具体的には、半導体装置S4の四隅部にもインナーリード41を配列させることができる。
なお、本実施形態においても、モールド材10の四辺部にてモールド材10の一部を無いものとすることにより、ヒートシンク30における突出部32の先端部32aの上面を、モールド材10から露出させるようにしてもよい。
(他の実施形態)
なお、ヒートシンク30における平面十字形状とは、完全な十字を意味するものではないことは、上記図示例から明らかである。たとえば、X字形状のようなものも含むものである。
また、モールド材10の平面形状は、上記図示例のような平面四角形であるもの以外であってもよいことはもちろんである。
以上述べてきたように、本発明は、半導体素子の下までインナーリード(リードフレーム)の一端側が入り込み、インナーリードに設けられた端子部をモールド材の下面から露出させて外部実装基板への接続部としたリードフレームを用いたLGA構造のパッケージ形態を有する半導体装置に適用可能なものである。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略平面図、(b)は(a)の横方向断面図、(c)は(a)の斜め方向断面図である。 本発明の第2実施形態に係る半導体装置の概略断面構成を示す図である。 図2に示される半導体装置を実装基板へはんだ付け実装した実装構造の概略断面図である。 本発明の第3実施形態に係る半導体装置の概略断面構成を示す図である。 図4に示される半導体装置を実装基板へはんだ付け実装した実装構造の概略断面図である。 本発明の第4実施形態に係る半導体装置の概略平面構成を示す図である。 リードフレームを用いたLGA構造のパッケージ形態を有する半導体装置の従来の一般的な構造を示す図であり、(a)は平面図、(b)は(a)の横方向断面図である。
符号の説明
20…半導体素子としての半導体チップ、21…半導体チップのはみ出し部、
30…ヒートシンク、31…ヒートシンクの中央部、32…ヒートシンクの突出部、
32a…突出部の先端部、32b…柱部、40…インナーリード、
41…インナーリードの端子部、50…ボンディングワイヤ。

Claims (7)

  1. 放熱性を有する金属板からなるヒートシンク(30)の上に半導体素子(20)が搭載されており、
    前記ヒートシンク(30)は、中央部(31)とこの中央部(31)から板面方向に突出する突出部(32)とを有する平面十字形状をなすものであり、
    前記中央部(31)は、前記半導体素子(20)よりも平面サイズが小さいものであるとともに、前記突出部(32)の先端部(32a)は、前記ヒートシンク(30)の板面方向において前記半導体素子(20)からはみ出しており、
    前記半導体素子(20)のうち前記ヒートシンク(30)の板面方向において前記ヒートシンク(30)を構成する十字面からはみ出しているはみ出し部(21)の下に、インナーリード(40)の一端部側が対向して位置するとともに前記インナーリード(40)の他端部側が前記半導体素子(20)の端面の外周囲に突出して位置しており、
    前記ヒートシンク(30)は、前記インナーリード(40)よりも板厚が大きいものであることにより、前記半導体素子(20)の前記はみ出し部(21)とこれに対向する前記インナーリード(40)の一端部側とが離間しており、
    前記半導体素子(20)と前記インナーリード(40)の他端部側とはワイヤ(50)により結線されており、
    前記ヒートシンク(30)、前記半導体素子(20)、前記インナーリード(40)および前記ワイヤ(50)は、モールド材(10)により包み込むように封止されており、 前記ヒートシンク(30)の下面、前記モールド材(10)の下表面から露出しており、
    前記インナーリード(40)の前記一端部には、前記モールド材(10)の下表面から露出する端子部(41)が設けられており、
    前記端子部(41)は、前記半導体素子(20)の前記はみ出し部(21)の下に入り込んでいることを特徴とする半導体装置。
  2. 前記モールド材(10)は平面四角形をなすものであり、
    前記ヒートシンク(30)における前記突出部(32)の前記先端部(32a)は、前記モールド材(10)の四隅部に設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 前記モールド材(10)は平面四角形をなすものであり、
    前記ヒートシンク(30)における前記突出部(32)の前記先端部(32a)は、前記モールド材(10)の四辺部に設けられていることを特徴とする請求項1に記載の半導体装置。
  4. 前記ヒートシンク(30)における前記突出部(32)の先端部(32a)の上面は、前記モールド材(10)から露出していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記ヒートシンク(30)の板面方向において前記半導体素子(20)からはみ出している前記突出部(32)の先端部(32a)には、上方に突出する柱部(32b)が設けられており、
    この柱部(32b)の上端面が前記モールド材(10)の上面から露出していることを特徴とする請求項4に記載の半導体装置。
  6. 前記ヒートシンク(30)の下面は、前記インナーリード(40)の前記端子部(41)よりも前記モールド材(10)の下表面から下方に突出していることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
  7. すべての前記インナーリード(40)が前記半導体素子(20)の前記はみ出し部21の下に入り込んでいることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
JP2004026956A 2004-02-03 2004-02-03 半導体装置 Expired - Fee Related JP4207791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004026956A JP4207791B2 (ja) 2004-02-03 2004-02-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004026956A JP4207791B2 (ja) 2004-02-03 2004-02-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2005223005A JP2005223005A (ja) 2005-08-18
JP4207791B2 true JP4207791B2 (ja) 2009-01-14

Family

ID=34998429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026956A Expired - Fee Related JP4207791B2 (ja) 2004-02-03 2004-02-03 半導体装置

Country Status (1)

Country Link
JP (1) JP4207791B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026677B2 (en) 2016-02-29 2018-07-17 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006004099B4 (de) 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
JP5499437B2 (ja) * 2008-01-10 2014-05-21 株式会社デンソー モールドパッケージ
JP5674537B2 (ja) * 2011-04-07 2015-02-25 新電元工業株式会社 電気部品モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026677B2 (en) 2016-02-29 2018-07-17 Kabushiki Kaisha Toshiba Semiconductor device
US10490485B2 (en) 2016-02-29 2019-11-26 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2005223005A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8105876B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
US8133759B2 (en) Leadframe
JP5232394B2 (ja) 半導体装置の製造方法
US20090189261A1 (en) Ultra-Thin Semiconductor Package
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US20070284715A1 (en) System-in-package device
US20100123243A1 (en) Flip-chip chip-scale package structure
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
US20090206459A1 (en) Quad flat non-leaded package structure
US8471383B2 (en) Semiconductor package and fabrication method thereof
JP2008172115A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
US20080185698A1 (en) Semiconductor package structure and carrier structure
JP4556732B2 (ja) 半導体装置及びその製造方法
JP5499437B2 (ja) モールドパッケージ
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2004047955A (ja) 半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム
JP4155158B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees