JP4556732B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4556732B2
JP4556732B2 JP2005090943A JP2005090943A JP4556732B2 JP 4556732 B2 JP4556732 B2 JP 4556732B2 JP 2005090943 A JP2005090943 A JP 2005090943A JP 2005090943 A JP2005090943 A JP 2005090943A JP 4556732 B2 JP4556732 B2 JP 4556732B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
lead
island
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005090943A
Other languages
English (en)
Other versions
JP2006278401A (ja
JP2006278401A5 (ja
Inventor
真嗣 今田
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005090943A priority Critical patent/JP4556732B2/ja
Publication of JP2006278401A publication Critical patent/JP2006278401A/ja
Publication of JP2006278401A5 publication Critical patent/JP2006278401A5/ja
Application granted granted Critical
Publication of JP4556732B2 publication Critical patent/JP4556732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、2つの半導体チップとリード部材とを接続し、これらをモールド樹脂で封止してなるマルチチップパッケージ構造を有する半導体装置及びその製造方法に関する。
図5は、この種のマルチチップパッケージ構造を有する半導体装置の一般的な構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、この図5において、(a)は(b)中のE−E線に沿った概略断面図である。
図5に示されるように、この半導体装置は、2つの半導体チップとして比較的面積が大きく発熱量が小さい第1の半導体チップ10と、比較的面積が小さく発熱量が大きい第2の半導体チップ20とを有する。
そして、これら両半導体チップ10、20は、電気絶縁性のダイマウント材71を介して重ね合わせられて積層固定されている。すなわち、スタック構造とすることにより、小型化・高密度化に適した半導体装置が実現されている。ここで、面積の大きい第1の半導体チップ10の上に面積の小さい第2の半導体チップを積層することで、各半導体チップ10、20に対するワイヤボンディングを可能としている。
このようなチップサイズおよび発熱量の大小関係にある両半導体チップ10、20においては、第1の半導体チップ10は、たとえば、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものであり、第2の半導体チップ20は、発熱量が大きいパワーMOS素子や電源IC、アナログドライバーICなどが形成されたものである。
また、積層された両半導体チップ10、20は、導電性接着剤70を介して、放熱性を有するチップ搭載部としてのリードフレームのアイランド30に、搭載され固定されている。
さらに、アイランド30の周囲には、リード部材としてのリードフレームのリード部40が設けられており、各半導体チップ10、20とリード部40とは、金やアルミニウムなどからなるボンディングワイヤ60により結線され電気的に接続されている。
そして、これら両半導体チップ10、20、アイランド30、リード部40およびボンディングワイヤ60は、モールド樹脂50により封止されている。このような半導体装置は、アイランド30上に両半導体チップ10、20を積層した形で搭載し、ワイヤボンディングを行った後、モールド樹脂50による封止を行うことで製造できる。
ところで、この図5に示される半導体装置においては、上段に配置された発熱量の大きい第2の半導体チップ20の熱は、ダイマウント材71および第1の半導体チップ10を介してアイランド30に放熱される。
このような放熱経路では、発熱量の大きい第2の半導体チップ20の熱がアイランド30に直接放熱できないこと、また、ダイマウント材71が絶縁材料であるためにその熱伝導率が小さい(たとえば、0.3〜0.5W/mK程度)。
このことから、上段の第2の半導体チップ20の放熱性が不十分となったり、上段の第2の半導体チップ20のもらい熱により、下段の第1の半導体チップ10の温度が上昇したりするという問題が発生する。
一方で、特許文献1には、積層された両半導体チップの間に、金属やセラミック、樹脂などからなるスペーサを介在させることにより、2つの半導体チップのサイズに制約を受けずに、各半導体チップにおけるワイヤボンディングを容易にするという技術が提案されている。
特開2002−343928号公報
本発明者は、上記特許文献1に記載されている技術に基づいて、面積が小さく発熱量が大きい第2の半導体チップ20を下段、面積が大きく発熱量が小さい第1の半導体チップ10を上段とすることで、特に発熱量の大きな第2の半導体チップ20の放熱性を向上させることを検討した。
図6は、上記特許文献1に記載されている技術に基づいて、本発明者が試作した試作品としての半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。なお、この図6において、(a)は(b)中のF−F線に沿った概略断面図である。
この図6に示される半導体装置においては、面積が小さく発熱量が大きい第2の半導体チップ20を下段として直接アイランド30に放熱できるようにし、面積が大きく発熱量が小さい第1の半導体チップ10を、スペーサKを介して第2の半導体チップ20の上段に配置している。
この場合、スペーサKとその上下に位置する各半導体チップ10、20とは、電気絶縁性のダイマウント材71を介して固定される。そして、このスペーサKによって両半導体チップ10、20の間隔が確保されるため、面積の大きい第1の半導体チップ10を上段としても、下段の第2の半導体チップ20に対するワイヤボンディングが適切に行われている。
しかしながら、この図6に示される半導体装置においても、次に述べるような問題が発生する。
下段の第2の半導体チップ20のサイズに比べて、上段の第1の半導体チップ10のサイズが極端に大きい場合、たとえば、互いに相似形状をなす両半導体チップ10、20において一辺の長さの比としてのチップサイズ比が1.5以上である場合には、上段の第1の半導体チップ10の固定が不安定になる。
そのため、上段の第1の半導体チップ10に対してワイヤボンドがうまくできない、リードフレームの搬送時に第1の半導体チップ10が剥がれる、モールド成形において第1の半導体チップ10が剥がれる等の工程上の問題が生じる。
また、上段の第1の半導体チップ10の放熱に関しても、その主な放熱経路がスペーサKと下段の第2の半導体チップ20であり、放熱面積が小さいことや、絶縁性のダイマウント材料のため放熱が不十分であることや、また、下段の第2の半導体チップ10からのもらい熱については解消されないといった問題がある。
ちなみに、2つの半導体チップ10、20をアイランド30上に平面的に並列配置すれば、上記した放熱に関する問題は解消されるが、スタック構造による小型化という利点がなくなってしまう。このように、従来では、小型化と放熱性の確保との両立を適切に実現することは困難であった。
本発明は、上記したような問題に鑑みてなされたものであり、2つの半導体チップとリード部材とを接続し、これらをモールド樹脂で封止してなる半導体装置において、両半導体チップを積層することによる小型化と放熱性の確保との両立を適切に実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の半導体チップ(10)と、第2の半導体チップ(20)と、第1の半導体チップ(10)および第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、チップ搭載部(30)の周囲に設けられ第1の半導体チップ(10)および第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、第1の半導体チップ(10)、第2の半導体チップ(20)、チップ搭載部(30)およびリード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、次に述べるような点を特徴としている。
すなわち、請求項1に記載の発明においては、チップ搭載部(30)の上に第2の半導体チップ(20)が搭載され、チップ搭載部(30)における第2の半導体チップ(20)の搭載面(31)の周囲部に熱的に接続され、第2の半導体チップ(20)の搭載面(31)から第2の半導体チップ(20)よりも上方まで突出する放熱性を有する突出部(33)が設けられており、
チップ搭載部は、リードフレームのアイランド(30)であるとともに、アイランド(30)の一面(31)が第2の半導体チップ(20)の搭載面であり、
アイランド(30)の外周部には、アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
突出部(33)は、吊りリード(41)の一部が曲げられることによりアイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
アイランド(30)の一面(31)には凹部(32)が形成されており、第2の半導体チップ(20)は、凹部(32)内に配置されてアイランド(30)の一面(31)に搭載されており、
第1の半導体チップ(10)は、第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持されており、
さらに、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴としている。
それによれば、下段の第2の半導体チップ(20)は、チップ搭載部であるリードフレームのアイランド(30)から放熱され、また、上段の第1の半導体チップ(10)は、突出部(33)からアイランド(30)を介して放熱され、両半導体チップ(10、20)の適切な放熱が図れる。
また、上段の第1の半導体チップ(10)と下段の第2の半導体チップ(20)とは、放熱経路が並列で別々であることから、従来のように第1の半導体チップと第2の半導体チップとの間で直列に熱的な接続がなされることはないため、両半導体チップ(10、20)同士のもらい熱も大幅に抑制できる。
また、突出部(33)は、下段の第2の半導体チップ(20)の周囲に位置するため、その上段に位置する第1の半導体チップ(10)の周囲部に位置することになる。その結果として、突出部(33)は、上段の第1の半導体チップ(10)の周辺部を支持することになるため、第1の半導体チップ(10)の支持は安定する。
よって、請求項1に記載の発明によれば、2つの半導体チップ(10、20)とリード部材(40)とを接続し、これらをモールド樹脂(50)で封止してなる半導体装置において、両半導体チップ(10、20)を積層することによる小型化と放熱性の確保との両立を適切に実現することができる。
また、請求項1に記載の発明では、アイランド(30)の一面(31)に凹部(32)を形成し、下段の第2の半導体チップ(20)は、凹部(32)内に配置しているから、下段の第2の半導体チップ(20)が凹部(32)に入り込んでいる分、上段の第1の半導体チップ(10)との間隔を広くすることができる。つまり、積層配置された上下の半導体チップ(10、20)の間隔を、制約の範囲内で極力広くすることができ、当該間隔にてボンディングワイヤなどを行う場合に好ましい。
また、請求項1に記載の発明では、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とを、ボンディングワイヤ(60)により電気的に接続している
ところで、下段の第2の半導体チップ(20)は上述したようにアイランド(30)に直接に支持され、上段の第1の半導体チップ(10)はその周辺部を突出部(33)にて支持されているので、両半導体チップ(10、20)をともに安定に保持できる。そのため、両半導体チップ(10、20)に対して安定してワイヤボンディングを行うことができる。
さらに、請求項1に記載の発明では、下段の第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)を2次ボンディング側としてワイヤボンディングを行うことにより形成されている
一般に、ボンディングワイヤ(60)においては、1次ボンディング側の部分の方が比
較的高く、2次ボンディング側の部分の方が比較的低いループ形状となる。
そこで、請求項1に記載の発明のようにすれば、第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)のうち、第2の半導体チップ(20)側の部分の高さを低くすることができるので、その分、上下の半導体チップ(10、20)の間隔の必要寸法を小さくすることができ、小型化のために好ましい。
また、請求項2に記載の発明では、第1の半導体チップ(10)と、第2の半導体チップ(20)と、第1の半導体チップ(10)および第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、チップ搭載部(30)の周囲に設けられ第1の半導体チップ(10)および第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、第1の半導体チップ(10)、第2の半導体チップ(20)、チップ搭載部(30)およびリード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、
チップ搭載部(30)の上に第2の半導体チップ(20)が搭載され、
チップ搭載部(30)における第2の半導体チップ(20)の搭載面(31)の周囲部に接続され、第2の半導体チップ(20)の搭載面(31)から第2の半導体チップ(20)よりも上方まで突出する突出部(33)が設けられており、
チップ搭載部は、リードフレームのアイランド(30)であるとともに、アイランド(30)の一面(31)が第2の半導体チップ(20)の搭載面であり、
アイランド(30)の外周部には、アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
突出部(33)は、吊りリード(41)の一部が曲げられることによりアイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
アイランド(30)の一面(31)には凹部(32)が形成されており、第2の半導体チップ(20)は、凹部(32)内に配置されてアイランド(30)の一面(31)に搭載されており、
第1の半導体チップ(10)は、第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持されており、
さらに、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴としている。
このように構成された請求項2に記載の発明においても、請求項1に記載の発明と同様の作用効果を奏することができる。
らに、請求項に記載の発明では、請求項1または2に記載の半導体装置において、第2の半導体チップ(20)におけるボンディングワイヤ(60)と接続される面は、リード部材(40)におけるボンディングワイヤ(60)と接続される面よりも高さが低くなっていることを特徴としている。
また、請求項に記載の発明のように、請求項1ないし3のいずれか1つに記載の半導体装置においては、各半導体チップ(10、20)と接続されるリード部材としては、リードフレームのリード部(40)からなるものにできる。
また、請求項に記載の発明では、請求項1ないし4のいずれか1つに記載の半導体装置において、第2の半導体チップ(20)は、第1の半導体チップ(10)よりも面積が小さく発熱量が大きいものであることを特徴としている。
それによれば、比較的面積が小さく発熱量が大きな第2の半導体チップ(20)は、チップ搭載部(30、80)から直接放熱され、効果的な放熱が可能になる。また、第1の半導体チップ(10)は、凸部(33、34、83、84)からチップ搭載部(30、80)を介して放熱されるが、第1の半導体チップ(10)は比較的発熱量が小さいため、このような放熱経路であっても、十分な放熱性が確保される。
さらに、請求項に記載の発明では、第1の半導体チップ(10)と、第2の半導体チップ(20)と、第1の半導体チップ(10)および第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、チップ搭載部(30)の周囲に設けられ第1の半導体チップ(10)および第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、第1の半導体チップ(10)、第2の半導体チップ(20)、チップ搭載部(30)およびリード部材(40)を封止するモールド樹脂(50)とを備える半導体装置の製造方法において、
チップ搭載部をなすアイランド(30)、リード部材をなすリード部(40)、およびアイランド(30)の外周部に連結されてアイランド(30)の外方へ延びる吊りリード(41)をパターニングされたリードフレームを用意し、
アイランド(30)のうち第2の半導体チップ(20)の搭載面をなす一面(31)に凹部(32)を形成するとともに、吊りリード(41)の一部を曲げることによりアイランド(30)の一面(31)から上方へ突出する突出部(33)を形成し、
アイランド(30)の凹部(32)内に第2の半導体チップ(20)を配置してアイランド(30)の一面(31)上に第2の半導体チップ(20)を搭載し
次に、リード部(40)を1次ボンディング側としてリード部(40)とボンディングワイヤ(60)の一端側とのワイヤボンディングを行った後に、第2の半導体チップ(20)の上面を2次ボンディング側として第2の半導体チップ(20)の上面とボンディングワイヤ(60)の他端側とのワイヤボンディングを行い、
次に、第1の半導体チップ(10)を、第2の半導体チップ(20)の上面の全面と重ね合わせて配置するとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持させ
次に、第1の半導体チップ(10)とリード部(40)との間を別のボンディングワイヤ(60)によりワイヤボンディングし、
次に、リードフレーム、第1の半導体チップ(10)、第2の半導体チップ(20)および両ボンディングワイヤ(60)をモールド樹脂(50)により封止することを特徴としている。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。また、上記各手段でいう上下関係は、後述する実施形態の各図における上下方向に相当するものであり、天地方向を示すものではない。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、図1において、(a)は(b)中のA−A線に沿った概略断面図である。
[構成等]
本実施形態の半導体装置100は、大きくは、第1の半導体チップ10と、第2の半導体チップ20と、これら両半導体チップ10、20を搭載する放熱性を有するチップ搭載部30と、チップ搭載部30の周囲に設けられ各半導体チップ10、20に電気的に接続されたリード部材40と、両半導体チップ10、20、チップ搭載部30およびリード部材40を封止するモールド樹脂50とを備えて構成されている。
第1の半導体チップ10および第2の半導体チップ20は、本例では、図1に示されるように、矩形板状をなすものであり、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したICチップとして構成されている。
本実施形態では、第1の半導体チップ10と第2の半導体チップ20とでは、第1の半導体チップ10は比較的面積が大きく且つ発熱量が小さいものであり、第2の半導体チップ20は比較的面積が小さく発熱量が大きいものである。
たとえば、互いに相似形状をなす両半導体チップ10、20において、サイズの大きな第1の半導体チップ10の一辺の長さは、サイズの小さな第2の半導体チップの一辺の長さの1.5倍程度である。
このようなチップサイズおよび発熱量の大小関係にある両半導体チップ10、20においては、第1の半導体チップ10は、たとえば、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものであり、第2の半導体チップ20は、発熱量が大きいパワーMOS素子や電源IC、アナログドライバーICなどが形成されたものである。
そして、これら第1の半導体チップ10および第2の半導体チップ20は、チップ搭載部30に搭載されており、チップ搭載部30の周囲に設けられたリード部材40と電気的に接続されている。
ここでは、チップ搭載部30は、リードフレームのアイランド30であり、リード部材40は、リードフレームのリード部40からなるものである。
このようなリードフレームとしては、Cuや42アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランド30およびリード部40を有するパターンに形成し、モールド樹脂50による封止後に、カットやフォーミングされる一般的なものを採用できる。
また、第1の半導体チップ10および第2の半導体チップ20とリード部40とは、ボンディングワイヤ60により電気的に接続されている。このボンディングワイヤ60は、AuやAlなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。
ここで、図1に示されるように、本実施形態では、チップ搭載部であるアイランド30の一面31が第2の半導体チップ20の搭載面であり、このアイランド30の一面31の上に第2の半導体チップ20が搭載されている。
さらに、本実施形態では、図1(a)に示されるように、アイランド30の一面31には、ハーフエッチング加工やプレス加工などによって凹部32が形成されており、第2の半導体チップ20は、この凹部32内に配置されている。
また、第2の半導体チップ20の搭載面であるアイランド30の一面31の周囲部には、放熱性を有する凸部33が設けられている。この凸部33は、チップ搭載部であるアイランド30に熱的に接続され、アイランド30の一面31から第2の半導体チップ30よりも上方まで突出している。
そして、第1の半導体チップ10は、第2の半導体チップ20の上部に重ね合わされて配置されるとともに、上記凸部33上に支持されている。
具体的に、本実施形態では、図1に示されるように、アイランド30の外周部には、アイランド30の外方へ延びる吊りリード41が連結されている。この吊りリード41は、リードフレームのカット工程の前までに、アイランド30をリードフレームのフレーム部に連結して一体化させておくためのものである。
そして、この吊りリード41には、その一部を曲げることによりアイランドの一面31から上方へ突出するように形成された突出部33が形成され、この吊りリード41の突出部33が上記凸部33として構成されている。
こうして、第2の半導体チップ20は、アイランド30の一面31に搭載されるとともに、第1の半導体チップ10は、第2の半導体チップ20上に積層された形で、凸部としての吊りリード41の突出部33に支持されている。つまり、第1の半導体チップ10は、突出部33を介してアイランド30上に搭載されている。
また、図1(b)に示されるように、もともと吊りリード41は、アイランド30の外周に存在するものであるため、吊りリード41の突出部33もアイランド30の外周に位置している。
本例では、4本の吊りリード41が矩形板状のアイランド30の各隅部に一体に連結され、各吊りリード41に形成された突出部33によって、第1の半導体チップ10の四隅部が支持されている。
ここで、この吊りリード41を曲げることにより形成された突出部33は、リードフレームのディプレス成形を行うことなどにより作成することができる。
また、そのディプレス成形においては、図1(a)に示される上段の第1の半導体チップ10の下面と下段の第2の半導体チップ20の上面との間隔hが、200μm以上となるようなディプレス深さとする。
つまり、ディプレス成形においては、第2の半導体チップ20の厚さに加えて200μm以上の深さを持つディプレス深さを実現するように、成形を行うが、1回のディプレス成形で可能なディプレスの最大加工限界は0.5mm程度であるため、下段チップが厚い場合には、複数回の成形を行って深いディプレスを設けるようにすればよい。
このような第1の半導体チップ10と吊りリード41の突出部33との間、および、第2の半導体チップ20とアイランド30との間は、図1(a)に示されるように、それぞれダイマウント材70を介して接着固定されている。
このダイマウント材70は、通常の半導体ICで採用されるもので、たとえば、エポキシ系樹脂、ポリイミド樹脂、シリコーン系樹脂などの熱伝導性に優れた樹脂からなり、具体的には、導電性接着剤などからなる。本例では、ダイマウント材は、エポキシ系樹脂にAgフィラーを混合させた銀ペーストからなるものにできる。
また、図1(a)に示されるように、本実施形態では、第1の半導体チップ10とリード部40とを接続するボンディングワイヤ60は、第1の半導体チップ10を1次ボンディング側とし、リード部40を2次ボンディング側としてワイヤボンディングを行うことにより形成されている。
一方、第2の半導体チップ20とリード部40とを接続するボンディングワイヤ60は、リード部40を1次ボンディング側とし、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成されている。
そして、図1に示されるように、本半導体装置100においては、第1の半導体チップ10、第2の半導体チップ20、アイランド30およびリード部40、さらにはボンディングワイヤ60が、モールド樹脂50により封止されている。
このモールド樹脂50は、エポキシ系樹脂などの半導体装置分野において通常用いられるあるいは用いられる可能性のあるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。
なお、リード部材40としてのリードフレームのリード部40のうちモールド樹脂50内の部位であるインナーリードにおいてボンディングワイヤ60との接続がなされ、それとは反対側の端部がアウターリードとしてモールド樹脂50から突出している。
そして、本半導体装置100は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置100は、マルチチップ構造を有するQFP(クワッドフラットパッケージ)として構成されている。
[製造方法等]
上記図1に示される半導体装置100は、次のようにして製造することができる。
まず、アイランド30、リード部40および吊りリード41がパターニングされたリードフレームを用意し、ディプレス成形を行って、各吊りリード41に突出部33を形成する。
次に、アイランド30の一面31上にダイマウント材70を介して第2の半導体チップ20を搭載し、リード部40を1次ボンディング側、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行い、第2の半導体チップ20とリード部40とをボンディングワイヤ60により結線する。
続いて、第2の半導体チップ20の上に第1の半導体チップ10を重ね合わせ、吊りリード41の突出部33の上に、第1の半導体チップ10をダイマウント材70を介して搭載する。
次に、第1の半導体チップ10を1次ボンディング側、リード部40を2次ボンディング側としてワイヤボンディングを行い、第1の半導体チップ10とリード部40とをボンディングワイヤ60により結線する。
なお、この上段の第1の半導体チップ10におけるワイヤボンディングでは、第1の半導体チップ10は、その周辺部が凸部としての突出部33にて支持されてはいるものの、それ以外の部分は支持されていないため、第1の半導体チップ10へのダメージを抑制すべく低衝撃のボンディングを行うことが好ましい。
この低衝撃のワイヤボンディングは、たとえば、ワイヤボンディング装置におけるボンダーヘッドによる第1の半導体チップ10への接触時の衝撃を、弱めるようにボンダーヘッドによる加重を小さくすることなどにより、行う。
その後、これらリードフレーム、各半導体チップ10、20およびボンディングワイヤ60が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂50による封止を行う。こうして、上記図1に示される本実施形態の半導体装置100ができあがる。
[効果等]
ところで、本実施形態によれば、第1の半導体チップ10と、第2の半導体チップ20と、第1の半導体チップ10および第2の半導体チップ20を搭載する放熱性を有するチップ搭載部30と、チップ搭載部30の周囲に設けられ第1の半導体チップ10および第2の半導体チップ20に電気的に接続されたリード部材40と、第1の半導体チップ10、第2の半導体チップ20、チップ搭載部30およびリード部材40を封止するモールド樹脂50とを備える半導体装置において、次のような点を特徴とする半導体装置100が提供される。
すなわち、本半導体装置100は、チップ搭載部30の上に第2の半導体チップ20が搭載され、チップ搭載部30における第2の半導体チップ20の搭載面31の周囲部に熱的に接続され当該搭載面31から第2の半導体チップ20よりも上方まで突出する放熱性を有する凸部33が設けられており、第1の半導体チップ10は、第2の半導体チップ20の上部に重ね合わされて配置されるとともに凸部33上に支持されていることを特徴としている。
特に、本実施形態では、チップ搭載部は、リードフレームのアイランド30であるとともに、このアイランド30の一面31が第2の半導体チップ20の搭載面であり、アイランド30の外周部には、アイランド30の外方へ延びる吊りリード41が連結されており、吊りリード41には、その一部が曲げられることによりアイランド30の一面31から上方へ突出するように形成された突出部33が形成され、この突出部33が前記凸部として構成されていることも特徴のひとつである。
それによって、第2の半導体チップ20は、アイランド30の一面31に搭載され、第1の半導体チップ10は、第2の半導体チップ20上にて吊りリード41の突出部33に支持されているものにできる。
また、本実施形態の半導体装置100においては、各半導体チップ10、20と電気的に接続されるリード部材は、リードフレームのリード部40からなるものであることも特徴のひとつである。
このような特徴点を有する本実施形態の半導体装置100によれば、下段の第2の半導体チップ20は、チップ搭載部としてのアイランド30から放熱され、また、上段の第1の半導体チップ10は、凸部としての吊りリード41の突出部33からアイランド30を介して放熱され、両半導体チップ10、20の適切な放熱が図れる。
また、上段の第1の半導体チップ10と下段の第2の半導体チップ20とは、放熱経路が並列で別々であることから、従来のように第1の半導体チップと第2の半導体チップとの間で直列に熱的な接続がなされることはないため、両半導体チップ10、20同士のもらい熱も大幅に抑制できる。
特に、第1の半導体チップ10と第2の半導体チップ20とで放熱経路が並列であるため、両半導体チップ10、20のチップ搭載部30および凸部33への固定を行うために、熱伝導性の悪い電気絶縁性のダイマウント材を用いる必要はなく、比較的熱伝導性のよい導電性接着剤(たとえば、1.3W/mK程度)をダイマウント材70として採用できる。そのため、本実施形態では、各半導体チップ10、20の放熱性を充分に確保することができる。
また、凸部としての突出部33は、第2の半導体チップ20の周囲に位置するため、その上段に位置する第1の半導体チップ10の周囲部に位置することになる。その結果として、突出部33は、第1の半導体チップ10の周辺部を支持することになるため、第1の半導体チップ10の支持は安定する。
よって、本実施形態によれば、2つの半導体チップ10、20とリード部材40とを接続し、これらをモールド樹脂50で封止してなる半導体装置100において、両半導体チップ10、20を積層することによる小型化と放熱性の確保との両立を適切に実現することができる。
さらに、本実施形態の半導体装置100においては、アイランド30の一面31には凹部32が形成されており、第2の半導体チップ20は、この凹部32内に配置されていることも特徴のひとつである。
それによれば、下段の第2の半導体チップ20が凹部32に入り込んでいる分、上段の第1の半導体チップ10との間隔を広くすることができる。つまり、積層配置された上下の半導体チップ10、20の間隔を、制約の範囲内で極力広くすることができ、当該間隔にてボンディングワイヤなどを行う場合に好ましい。
また、本実施形態の半導体装置100においては、第1の半導体チップ10および第2の半導体チップ20とリード部材としてのリードフレームのリード部40とは、ボンディングワイヤ60により電気的に接続されていることも特徴のひとつである。
上述したように、下段の第2の半導体チップ20はチップ搭載部としてのアイランド30に直接に支持され、上段の第1の半導体チップ10はその周辺部を凸部としての突出部33にて支持されているので、両半導体チップ10、20ともに安定に保持される。そのため、ボンディングワイヤ60を用いた電気的接続を行うにあたって、両半導体チップ10、20に対して安定してワイヤボンディングを行うことができる。
また、本実施形態の半導体装置100においては、第2の半導体チップ20とリード部材40とを接続するボンディングワイヤ60は、リード部材40を1次ボンディング側とし、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることも特徴のひとつである。
一般に、ボンディングワイヤ60においては、1次ボンディング側の部分の方が比較的高く、2次ボンディング側の部分の方が比較的低いループ形状となる。
そこで、このようなボンディング順序とすれば、第2の半導体チップ20とリード部材40とを接続するボンディングワイヤ60のうち、第2の半導体チップ20側の部分の高さを低くすることができるので(図1(a)参照)、その分、上下の半導体チップ10、20の間隔を小さくすることができ、小型化のために好ましい。
さらに、本実施形態の半導体装置100においては、第2の半導体チップ20は、第1の半導体チップ10よりも面積が小さく発熱量が大きいものであることも特徴のひとつである。
それによれば、比較的面積が小さく発熱量が大きな第2の半導体チップ20は、チップ搭載部であるアイランド30から直接放熱され、効果的な放熱が可能になる。また、第1の半導体チップ10は、凸部である吊りリード41の突出部33からアイランド30を介して放熱されるが、第1の半導体チップ10は比較的発熱量が小さいため、このような放熱経路であっても、十分な放熱性が確保される。
(第2実施形態)
本実施形態の半導体装置は、チップ搭載部としてアイランドを用いるとともに、上記第1実施形態とは凸部を変形したものである。
図2は、本発明の第2実施形態に係る半導体装置200の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、図2において、(a)は(b)中のB−B線に沿った概略断面図である。
図2に示されるように、本実施形態の半導体装置200も、第1の半導体チップ10と、第2の半導体チップ20と、第1の半導体チップ10および第2の半導体チップ20を搭載する放熱性を有するチップ搭載部30と、チップ搭載部30の周囲に設けられ第1の半導体チップ10および第2の半導体チップ20に電気的に接続されたリード部材40と、第1の半導体チップ10、第2の半導体チップ20、チップ搭載部30およびリード部材40を封止するモールド樹脂50とを備える。
そして、この半導体装置200において、チップ搭載部30の上に第2の半導体チップ20が搭載され、チップ搭載部30における第2の半導体チップ20の搭載面31の周囲部に熱的に接続され当該搭載面31から第2の半導体チップ20よりも上方まで突出する放熱性を有する凸部34が設けられており、第1の半導体チップ10は、第2の半導体チップ20の上部に重ね合わされて配置されるとともに凸部34上に支持されていることを特徴としている。
特に、本実施形態では、図2に示されるように、チップ搭載部は、リードフレームのアイランド30であるとともに、アイランド30の一面31が第2の半導体チップ20の搭載面であり、前記凸部は、アイランド30の一面31の周辺部に熱的に接続された別部材34として構成されている。
それによって、第2の半導体チップ20は、アイランド30の一面31に搭載され、第1の半導体チップ10は、第2の半導体チップ20上にて別部材34に支持されているものにできる。
ここで、別部材34とアイランド30との間、および、別部材34と第1の半導体チップ10との間は、導電性接着剤などからなる熱伝導性のよいダイマウント材70を介して接着固定されている。
この別部材34の材質は、Siやセラミック、Cu合金やFe合金などの放熱性の良い材料とする。別部材34は、矩形板状のアイランド30の各隅部に設けられており、それによって、第1の半導体チップ10の四隅部が別部材34にて支持されている。
ここでは、別部材34は、四角柱形状をなすものとすることができる。この場合、たとえば、別部材34の幅は、上段の第1の半導体チップ10の固定を安定化させるため、0.5mm×0.5mm以上とし、また、別部材34の高さ、下段の第2の半導体チップ20のボンディングワイヤ60が上段の第1の半導体チップ10に接触しないように、第2の半導体チップ20の厚さ+200μm程度とする。
この図2に示される本実施形態の半導体装置200は、次のようにして製造することができる。
アイランド30、リード部40および吊りリード41がパターニングされたリードフレームを用意し、アイランド30の一面31上にダイマウント材70を介して第2の半導体チップ20および別部材34を搭載する。そして、上記同様、第2の半導体チップ20とリード部40とをボンディングワイヤ60により結線する。
続いて、第2の半導体チップ20の上に第1の半導体チップ10を重ね合わせ、別部材34の上に、第1の半導体チップ10をダイマウント材70を介して搭載する。次に、上記同様、低衝撃のワイヤボンディングを行い、第1の半導体チップ10とリード部40とをボンディングワイヤ60により結線する。
その後、これらリードフレーム、各半導体チップ10、20およびボンディングワイヤ60が一体化されたものを、モールド樹脂50によって封止することにより、上記図2に示される本実施形態の半導体装置200ができあがる。
ところで、本実施形態の半導体装置200によっても、チップ搭載部をアイランド30、リード部材をリードフレームのリード部40、第2の半導体チップ20の搭載面をアイランド30の一面31、凸部を別部材34として、上記第1実施形態と同様の作用効果を発揮することができる。
つまり、本実施形態によっても、2つの半導体チップ10、20とリード部材40とを接続し、これらをモールド樹脂50で封止してなる半導体装置200において、両半導体チップ10、20を積層することによる小型化と放熱性の確保との両立を適切に実現することができる。
さらに、本実施形態の半導体装置200においても、上記第1実施形態と同様に、以下に述べるような各特徴点を有している。
・アイランド30の一面31には凹部32が形成されており、第2の半導体チップ20は、この凹部32内に配置されていること。
・第1の半導体チップ10および第2の半導体チップ20とリード部材としてのリードフレームのリード部40とは、ボンディングワイヤ60により電気的に接続されていること。
・第2の半導体チップ20とリード部材40とを接続するボンディングワイヤ60は、リード部材40を1次ボンディング側とし、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成されていること。
・第2の半導体チップ20は、第1の半導体チップ10よりも面積が小さく発熱量が大きいものであること。そして、これら各特徴点による作用効果についても、上記第1実施形態に述べたものと同様である。
(第3実施形態)
本実施形態の半導体装置は、チップ搭載部として上記アイランドに代えてヒートシンクを用いたものである。
図3は、本発明の第3実施形態に係る半導体装置300の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、この図3において、(a)は(b)中のC−C線に沿った概略断面図である。
図3に示されるように、本実施形態の半導体装置300も、第1の半導体チップ10と、第2の半導体チップ20と、第1の半導体チップ10および第2の半導体チップ20を搭載する放熱性を有するチップ搭載部80と、チップ搭載部80の周囲に設けられ第1の半導体チップ10および第2の半導体チップ20に電気的に接続されたリード部材40と、第1の半導体チップ10、第2の半導体チップ20、チップ搭載部80およびリード部材40を封止するモールド樹脂50とを備える。
そして、この半導体装置300において、チップ搭載部80の上に第2の半導体チップ20が搭載され、チップ搭載部80における第2の半導体チップ20の搭載面81の周囲部に熱的に接続され当該搭載面81から第2の半導体チップ20よりも上方まで突出する放熱性を有する凸部83が設けられており、第1の半導体チップ10は、第2の半導体チップ20の上部に重ね合わされて配置されるとともに凸部83上に支持されていることを特徴としている。
特に、本実施形態では、図3に示されるように、チップ搭載部は、ヒートシンク80であるとともに、ヒートシンク80の一面81が第2の半導体チップ20の搭載面であり、ヒートシンク80は、一面81の周辺部の一部が当該一面81から上方へ突出するように成形された突出部83を備え、この突出部83が前記凸部として構成されている。
それによって、第2の半導体チップ20は、ヒートシンク80の一面81に搭載され、第1の半導体チップ10は、第2の半導体チップ20上にてヒートシンク80の突出部83に支持されているものにできる。
このように、本実施形態の半導体装置300は、チップ搭載部として上記アイランドに代えて、より放熱性に優れたヒートシンク80を用いたものであり、より高い放熱性が要求されるヒートシンク付きのリードフレームを用いたパワーパッケージとして構成されている。
ここで、ヒートシンク80としては、Cuなどの一般的なヒートシンク材料からなる板材を採用することができ、このヒートシンク80は、リードフレームの吊りリード41に対して、かしめや溶接、接着などにより固定されている。
また、ヒートシンク80における上記突出部81の形成は、たとえば、エッチング加工やプレス加工などにより行うことができる。ここでは、凸部としてのヒートシンク80の突出部83は、矩形板状のヒートシンク80の各隅部に設けられており、それによって、第1の半導体チップ10の四隅部が突出部83にて支持されている。
ここで、ヒートシンク80の突出部83と第1の半導体チップ10との間は、導電性接着剤などからなる熱伝導性のよいダイマウント材70を介して接着固定されている。
また、図示例では、ヒートシンク80の突出部83は四角柱形状をなすものであるが、このような四角柱形状の突出部83は、上記第2実施形態にて述べた四角柱形状の別部材(上記図2参照)と同じような幅や高さとすることができる。
この図3に示される本実施形態の半導体装置300は、次のようにして製造することができる。
リード部40および吊りリード41がパターニングされたリードフレーム、および、突出部83が形成されたヒートシンク80を用意し、このリードフレームとヒートシンク80とを上記したように、かしめや溶接、接着などにより一体に固定する。それにより、ヒートシンク付きのリードフレームができあがる。
そして、ダイマウント材70を介して第2の半導体チップ20をヒートシンク80の一面81上に搭載する。そして、上記同様、第2の半導体チップ20とリード部40とをボンディングワイヤ60により結線する。
続いて、第2の半導体チップ20の上に第1の半導体チップ10を重ね合わせ、ヒートシンク80の突出部83の上に、第1の半導体チップ10をダイマウント材70を介して搭載する。次に、上記同様、低衝撃のワイヤボンディングを行い、第1の半導体チップ10とリード部40とをボンディングワイヤ60により結線する。
その後、これらヒートシンク付きのリードフレーム、各半導体チップ10、20およびボンディングワイヤ60が一体化されたものを、モールド樹脂50によって封止することにより、上記図3に示される本実施形態の半導体装置300ができあがる。
ところで、本実施形態の半導体装置300によっても、チップ搭載部をヒートシンク80、リード部材をリードフレームのリード部40、第2の半導体チップ20の搭載面をヒートシンク80の一面81、凸部をヒートシンク80の突出部83として、上記第1実施形態と同様の作用効果を発揮することができる。
つまり、本実施形態によっても、2つの半導体チップ10、20とリード部材40とを接続し、これらをモールド樹脂50で封止してなる半導体装置300において、両半導体チップ10、20を積層することによる小型化と放熱性の確保との両立を適切に実現することができる。
なお、図示しないが、本実施形態においても、ヒートシンク80の一面81には凹部が形成され、第2の半導体チップ20は、この凹部内に配置されていてもよい。それにより、下段の第2の半導体チップ20が当該凹部に入り込む分、上段の第1の半導体チップ10との間隔を広くでき、上下の半導体チップ10、20の間隔を広く確保することができ、好ましい。
さらに、本実施形態の半導体装置300においても、上記第1実施形態と同様に、以下に述べるような各特徴点を有している。
・第1の半導体チップ10および第2の半導体チップ20とリード部材としてのリードフレームのリード部40とは、ボンディングワイヤ60により電気的に接続されていること。
・第2の半導体チップ20とリード部材40とを接続するボンディングワイヤ60は、リード部材40を1次ボンディング側とし、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成されていること。
・第2の半導体チップ20は、第1の半導体チップ10よりも面積が小さく発熱量が大きいものであること。そして、これら各特徴点による作用効果についても、上記第1実施形態に述べたものと同様である。
(第4実施形態)
本実施形態の半導体装置は、チップ搭載部として上記第3実施形態と同様、ヒートシンクを用いるとともに、上記第3実施形態とは凸部を変形したものである。
図4は、本発明の第4実施形態に係る半導体装置400の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、この図4において、(a)は(b)中のD−D線に沿った概略断面図である。
図4に示されるように、本実施形態の半導体装置400も、第1の半導体チップ10と、第2の半導体チップ20と、第1の半導体チップ10および第2の半導体チップ20を搭載する放熱性を有するチップ搭載部80と、チップ搭載部80の周囲に設けられ第1の半導体チップ10および第2の半導体チップ20に電気的に接続されたリード部材40と、第1の半導体チップ10、第2の半導体チップ20、チップ搭載部80およびリード部材40を封止するモールド樹脂50とを備える。
そして、この半導体装置400において、チップ搭載部80の上に第2の半導体チップ20が搭載され、チップ搭載部80における第2の半導体チップ20の搭載面81の周囲部に熱的に接続され当該搭載面81から第2の半導体チップ20よりも上方まで突出する放熱性を有する凸部84が設けられており、第1の半導体チップ10は、第2の半導体チップ20の上部に重ね合わされて配置されるとともに凸部84上に支持されていることを特徴としている。
特に、本実施形態では、図4に示されるように、チップ搭載部は、ヒートシンク80であるとともに、ヒートシンク80の一面81が第2の半導体チップ20の搭載面であり、凸部は、ヒートシンク80の一面81の周辺部に熱的に接続された別部材84として構成されている。
つまり、上記第3実施形態の半導体装置300では、凸部がヒートシンク80と一体に成形された突出部83であったのに対し、本実施形態の半導体装置400では、凸部をヒートシンク80とは別体の別部材84としている。
それによって、第2の半導体チップ20は、ヒートシンク80の一面81に搭載され、第1の半導体チップ10は、第2の半導体チップ20上にて別部材84に支持されているものにできる。
ここで、別部材84とヒートシンク80との間、および、別部材84と第1の半導体チップ10との間は、導電性接着剤などからなる熱伝導性のよいダイマウント材70を介して接着固定されている。なお、別部材84とヒートシンク80とは、かしめなどにより固定されてもよい。
この別部材84の材質は、上記第2実施形態の別部材(上記図2参照)と同様に、Siやセラミック、Cu合金やFe合金などの放熱性の良い材料とする。そして、この別部材84は、矩形板状のヒートシンク80の各隅部に設けられており、それによって、第1の半導体チップ10の四隅部が別部材84にて支持されている。
ここでは、別部材84は、四角柱形状をなすものとすることができるが、この場合、たとえば、別部材84の幅や高さは、上記第2実施形態にて述べた四角柱形状の別部材(上記図2参照)と同じような幅や高さとすることができる。
また、本実施形態の半導体装置400では、好ましい形態として、ヒートシンク80の一面81には、エッチングやプレスなどにより凹部82が形成されており、第2の半導体チップ20は、この凹部82内に配置されている。
それによれば、上述したのと同様に、下段の第2の半導体チップ20が当該凹部82に入り込む分、上段の第1の半導体チップ10との間隔を広くでき、上下の半導体チップ10、20の間隔を広く確保することができ、好ましい。
この図4に示される本実施形態の半導体装置400は、次のようにして製造することができる。
リード部40および吊りリード41がパターニングされたリードフレーム、および、突出部83が形成されたヒートシンク80を用意し、このリードフレームとヒートシンク80とを一体に固定し、ヒートシンク付きのリードフレームを形成する。
そして、ヒートシンク80の一面81上にダイマウント材70を介して第2の半導体チップ20および別部材84を搭載する。そして、上記同様、第2の半導体チップ20とリード部40とをボンディングワイヤ60により結線する。
続いて、第2の半導体チップ20の上に第1の半導体チップ10を重ね合わせ、別部材84の上に、第1の半導体チップ10をダイマウント材70を介して搭載する。次に、上記同様、低衝撃のワイヤボンディングを行い、第1の半導体チップ10とリード部40とをボンディングワイヤ60により結線する。
その後、これらヒートシンク付きのリードフレーム、各半導体チップ10、20およびボンディングワイヤ60が一体化されたものを、モールド樹脂50によって封止することにより、上記図4に示される本実施形態の半導体装置400ができあがる。
ところで、本実施形態の半導体装置400によっても、チップ搭載部をヒートシンク80、リード部材をリードフレームのリード部40、第2の半導体チップ20の搭載面をヒートシンク80の一面81、凸部をヒートシンク80に接合された別部材84として、上記第1実施形態と同様の作用効果を発揮することができる。
つまり、本実施形態によっても、2つの半導体チップ10、20とリード部材40とを接続し、これらをモールド樹脂50で封止してなる半導体装置400において、両半導体チップ10、20を積層することによる小型化と放熱性の確保との両立を適切に実現することができる。
さらに、本実施形態の半導体装置400においても、上記第1実施形態と同様に、以下に述べるような各特徴点を有している。
・第1の半導体チップ10および第2の半導体チップ20とリード部材としてのリードフレームのリード部40とは、ボンディングワイヤ60により電気的に接続されていること。
・第2の半導体チップ20とリード部材40とを接続するボンディングワイヤ60は、リード部材40を1次ボンディング側とし、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成されていること。
・第2の半導体チップ20は、第1の半導体チップ10よりも面積が小さく発熱量が大きいものであること。そして、これら各特徴点による作用効果についても、上記第1実施形態に述べたものと同様である。
また、図4に示される例では、ヒートシンク80とリード部40のインナーリードとが重なった状態でワイヤボンディングが行われている。つまり、オーバーラップボンディングが行われている。
このように、オーバーラップボンディングを行うことにより、ボンディングワイヤ60のワイヤ長を短くすることが可能であり、それによってワイヤのループ高さを低くでき、下段の第2の半導体チップ20のボンディングワイヤ60が上段の第1の半導体チップ10に接触するのを回避しやすくできるため、好ましい。なお、このオーバーラップボンディングは、上記第3実施形態においても適用可能である。
(他の実施形態)
なお、上記実施形態では、上段の第1の半導体チップ10と下段の第2の半導体チップ20とでは、第1の半導体チップ10は比較的面積が大きく且つ発熱量が小さいものであり、第2の半導体チップ20は比較的面積が小さく発熱量が大きいものであったが、これら第1および第2の半導体チップ10、20における面積および発熱量の大小関係は上記実施形態の関係に限定されるものではない。
たとえば、上段の第1の半導体チップの方が下段の第2の半導体チップよりも面積が小さく発熱量が大きいものであってもよいし、第1の半導体チップと第2の半導体チップとで面積および発熱量が同等であってもよい。また、両半導体チップの形状も上記図示例のような矩形板状に限定されない。
また、上記実施形態では、下段の第2の半導体チップ20とリード部40とを接続するボンディングワイヤ60は、リード部40を1次ボンディング側、第2の半導体チップ20を2次ボンディング側としてワイヤボンディングを行うことにより形成され、第1の半導体チップ10とリード部40とを接続するボンディングワイヤ60は、その逆のボンディング順序により形成されている。
しかし、第2の半導体チップ20とリード部40とを接続するボンディングワイヤ60を、第2の半導体チップ10を1次ボンディング側、リード部40を2次ボンディング側として形成してもよいし、さらには、すべてのボンディングワイヤ60のボンディング順序を同じとしてもよい。
要するに、本発明は、第1の半導体チップと、第2の半導体チップと、第1および第2の半導体チップを搭載する放熱性を有するチップ搭載部と、チップ搭載部の周囲に設けられ第1および第2の半導体チップに電気的に接続されたリード部材と、第1、第2の半導体チップ、チップ搭載部およびリード部材を封止するモールド樹脂とを備える半導体装置に適用可能なものである。
そして、本発明は、このような半導体装置において、チップ搭載部上に第2の半導体チップを搭載し、チップ搭載部における第2の半導体チップの搭載面の周囲部に熱的に接続され当該搭載面から第2の半導体チップよりも上方まで突出する放熱性を有する凸部を設け、第1の半導体チップを、第2の半導体チップの上部に重ね合わされて配置するとともに凸部上に支持したことを要部とするものであり、その他の部分については、適宜設計変更が可能である。
本発明の第1実施形態に係る半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。 本発明の第2実施形態に係る半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。 本発明の第3実施形態に係る半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。 本発明の第4実施形態に係る半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。 マルチチップパッケージ構造を有する従来の半導体装置の一般的な構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。 本発明者の試作品としての半導体装置の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。
符号の説明
10…第1の半導体チップ、20…第2の半導体チップ、
30…チップ搭載部としてのリードフレームのアイランド、
31…第2の半導体チップの搭載面としてのアイランドの一面、
32…アイランドの一面の凹部、
33…凸部としての吊りリードの突出部、
34…別部材、
40…リード部材としてのリードフレームのリード部、41…吊りリード、
50…モールド樹脂、60…ボンディングワイヤ、
80…チップ搭載部としてのヒートシンク、
81…第2の半導体チップの搭載面としてのヒートシンクの一面、
82…ヒートシンクの一面の凹部、
83…凸部としてのヒートシンクの突出部、
84…別部材。

Claims (6)

  1. 第1の半導体チップ(10)と、
    第2の半導体チップ(20)と、
    前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
    前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
    前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、
    前記チップ搭載部(30)の上に前記第2の半導体チップ(20)が搭載され、
    前記チップ搭載部(30)における前記第2の半導体チップ(20)の搭載面(31)の周囲部に熱的に接続され、前記第2の半導体チップ(20)の搭載面(31)から前記第2の半導体チップ(20)よりも上方まで突出する放熱性を有する突出部(33)が設けられており、
    前記チップ搭載部は、リードフレームのアイランド(30)であるとともに、前記アイランド(30)の一面(31)が前記第2の半導体チップ(20)の搭載面であり、
    前記アイランド(30)の外周部には、前記アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
    前記突出部(33)は、前記吊りリード(41)の一部が曲げられることにより前記アイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
    前記アイランド(30)の一面(31)には凹部(32)が形成されており、前記第2の半導体チップ(20)は、前記凹部(32)内に配置されて前記アイランド(30)の一面(31)に搭載されており、
    前記第1の半導体チップ(10)は、前記第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持されており、
    さらに、前記第1の半導体チップ(10)および前記第2の半導体チップ(20)と前記リード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
    前記第2の半導体チップ(20)と前記リード部材(40)とを接続する前記ボンディングワイヤ(60)は、前記リード部材(40)を1次ボンディング側とし、前記第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴とする半導体装置。
  2. 第1の半導体チップ(10)と、
    第2の半導体チップ(20)と、
    前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
    前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
    前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、
    前記チップ搭載部(30)の上に前記第2の半導体チップ(20)が搭載され、
    前記チップ搭載部(30)における前記第2の半導体チップ(20)の搭載面(31)の周囲部に接続され、前記第2の半導体チップ(20)の搭載面(31)から前記第2の半導体チップ(20)よりも上方まで突出する突出部(33)が設けられており、
    前記チップ搭載部は、リードフレームのアイランド(30)であるとともに、前記アイランド(30)の一面(31)が前記第2の半導体チップ(20)の搭載面であり、
    前記アイランド(30)の外周部には、前記アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
    前記突出部(33)は、前記吊りリード(41)の一部が曲げられることにより前記アイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
    前記アイランド(30)の一面(31)には凹部(32)が形成されており、前記第2の半導体チップ(20)は、前記凹部(32)内に配置されて前記アイランド(30)の一面(31)に搭載されており、
    前記第1の半導体チップ(10)は、前記第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持されており、
    さらに、前記第1の半導体チップ(10)および前記第2の半導体チップ(20)と前記リード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
    前記第2の半導体チップ(20)と前記リード部材(40)とを接続する前記ボンディングワイヤ(60)は、前記リード部材(40)を1次ボンディング側とし、前記第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴とする半導体装置。
  3. 前記第2の半導体チップ(20)における前記ボンディングワイヤ(60)と接続される面は、前記リード部材(40)における前記ボンディングワイヤ(60)と接続される面よりも高さが低くなっていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記リード部材は、リードフレームのリード部(40)からなるものであることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置。
  5. 前記第2の半導体チップ(20)は、前記第1の半導体チップ(10)よりも面積が小さく発熱量が大きいものであることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置。
  6. 第1の半導体チップ(10)と、
    第2の半導体チップ(20)と、
    前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
    前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
    前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置の製造方法において、
    前記チップ搭載部をなすアイランド(30)、前記リード部材をなすリード部(40)、および前記アイランド(30)の外周部に連結されて前記アイランド(30)の外方へ延びる吊りリード(41)をパターニングされたリードフレームを用意し、
    前記アイランド(30)のうち前記第2の半導体チップ(20)の搭載面をなす一面(31)に凹部(32)を形成するとともに、前記吊りリード(41)の一部を曲げることにより前記アイランド(30)の一面(31)から上方へ突出する突出部(33)を形成し、
    前記アイランド(30)の前記凹部(32)内に前記第2の半導体チップ(20)を配置して前記アイランド(30)の一面(31)上に前記第2の半導体チップ(20)を搭載し
    次に、前記リード部(40)を1次ボンディング側として前記リード部(40)とボンディングワイヤ(60)の一端側とのワイヤボンディングを行った後に、前記第2の半導体チップ(20)の上面を2次ボンディング側として前記第2の半導体チップ(20)の上面と前記ボンディングワイヤ(60)の他端側とのワイヤボンディングを行い、
    次に、前記第1の半導体チップ(10)を、前記第2の半導体チップ(20)の上面の全面と重ね合わせて配置するとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持させ
    次に、前記第1の半導体チップ(10)と前記リード部(40)との間を別のボンディングワイヤ(60)によりワイヤボンディングし、
    次に、前記リードフレーム、前記第1の半導体チップ(10)、前記第2の半導体チップ(20)および前記両ボンディングワイヤ(60)を前記モールド樹脂(50)により封止することを特徴とする半導体装置の製造方法。
JP2005090943A 2005-03-28 2005-03-28 半導体装置及びその製造方法 Expired - Fee Related JP4556732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090943A JP4556732B2 (ja) 2005-03-28 2005-03-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090943A JP4556732B2 (ja) 2005-03-28 2005-03-28 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2006278401A JP2006278401A (ja) 2006-10-12
JP2006278401A5 JP2006278401A5 (ja) 2009-04-30
JP4556732B2 true JP4556732B2 (ja) 2010-10-06

Family

ID=37212891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090943A Expired - Fee Related JP4556732B2 (ja) 2005-03-28 2005-03-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4556732B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028947B2 (ja) * 2006-10-19 2012-09-19 三菱マテリアル株式会社 パワーモジュールの積層構造体
JP5028948B2 (ja) * 2006-10-19 2012-09-19 三菱マテリアル株式会社 パワーモジュールの積層構造体
MY156085A (en) * 2009-09-08 2016-01-15 Sumitomo Bakelite Co Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068661U (ja) * 1983-10-18 1985-05-15 日本電気株式会社 混成集積回路装置
JPH04144269A (ja) * 1990-10-05 1992-05-18 Nec Corp 混成集積回路装置
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
JP2001127234A (ja) * 1999-10-25 2001-05-11 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2004056042A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068661U (ja) * 1983-10-18 1985-05-15 日本電気株式会社 混成集積回路装置
JPH04144269A (ja) * 1990-10-05 1992-05-18 Nec Corp 混成集積回路装置
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
JP2001127234A (ja) * 1999-10-25 2001-05-11 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) * 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2004056042A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2006278401A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
US8072057B2 (en) Semiconductor device and method of fabrication
US6504238B2 (en) Leadframe with elevated small mount pads
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2008141140A (ja) 半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
US20020100963A1 (en) Semiconductor package and semiconductor device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2006203048A (ja) 半導体装置
US7612437B2 (en) Thermally enhanced single inline package (SIP)
JP4600130B2 (ja) 半導体装置およびその製造方法
JP2006294729A (ja) 半導体装置
JPH03174749A (ja) 半導体装置
JP2017028131A (ja) パッケージ実装体
JP4207791B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP2007150044A (ja) 半導体装置
JP4849802B2 (ja) 半導体装置
JP2005064118A (ja) 半導体装置およびその製造方法
WO2022195865A1 (ja) 四面冷却パワーモジュール
JP4241408B2 (ja) 半導体装置およびその製造方法
JP2009010210A (ja) 半導体装置およびその製造方法
JP2006032773A (ja) 半導体装置
JP2002124623A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R151 Written notification of patent or utility model registration

Ref document number: 4556732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees