JP4556732B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4556732B2 JP4556732B2 JP2005090943A JP2005090943A JP4556732B2 JP 4556732 B2 JP4556732 B2 JP 4556732B2 JP 2005090943 A JP2005090943 A JP 2005090943A JP 2005090943 A JP2005090943 A JP 2005090943A JP 4556732 B2 JP4556732 B2 JP 4556732B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- lead
- island
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
チップ搭載部は、リードフレームのアイランド(30)であるとともに、アイランド(30)の一面(31)が第2の半導体チップ(20)の搭載面であり、
アイランド(30)の外周部には、アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
突出部(33)は、吊りリード(41)の一部が曲げられることによりアイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
アイランド(30)の一面(31)には凹部(32)が形成されており、第2の半導体チップ(20)は、凹部(32)内に配置されてアイランド(30)の一面(31)に搭載されており、
第1の半導体チップ(10)は、第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持されており、
さらに、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴としている。
また、請求項1に記載の発明では、アイランド(30)の一面(31)に凹部(32)を形成し、下段の第2の半導体チップ(20)は、凹部(32)内に配置しているから、下段の第2の半導体チップ(20)が凹部(32)に入り込んでいる分、上段の第1の半導体チップ(10)との間隔を広くすることができる。つまり、積層配置された上下の半導体チップ(10、20)の間隔を、制約の範囲内で極力広くすることができ、当該間隔にてボンディングワイヤなどを行う場合に好ましい。
また、請求項1に記載の発明では、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とを、ボンディングワイヤ(60)により電気的に接続している。
ところで、下段の第2の半導体チップ(20)は上述したようにアイランド(30)に直接に支持され、上段の第1の半導体チップ(10)はその周辺部を突出部(33)にて支持されているので、両半導体チップ(10、20)をともに安定に保持できる。そのため、両半導体チップ(10、20)に対して安定してワイヤボンディングを行うことができる。
さらに、請求項1に記載の発明では、下段の第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)を2次ボンディング側としてワイヤボンディングを行うことにより形成されている。
一般に、ボンディングワイヤ(60)においては、1次ボンディング側の部分の方が比
較的高く、2次ボンディング側の部分の方が比較的低いループ形状となる。
そこで、請求項1に記載の発明のようにすれば、第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)のうち、第2の半導体チップ(20)側の部分の高さを低くすることができるので、その分、上下の半導体チップ(10、20)の間隔の必要寸法を小さくすることができ、小型化のために好ましい。
チップ搭載部(30)の上に第2の半導体チップ(20)が搭載され、
チップ搭載部(30)における第2の半導体チップ(20)の搭載面(31)の周囲部に接続され、第2の半導体チップ(20)の搭載面(31)から第2の半導体チップ(20)よりも上方まで突出する突出部(33)が設けられており、
チップ搭載部は、リードフレームのアイランド(30)であるとともに、アイランド(30)の一面(31)が第2の半導体チップ(20)の搭載面であり、
アイランド(30)の外周部には、アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
突出部(33)は、吊りリード(41)の一部が曲げられることによりアイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
アイランド(30)の一面(31)には凹部(32)が形成されており、第2の半導体チップ(20)は、凹部(32)内に配置されてアイランド(30)の一面(31)に搭載されており、
第1の半導体チップ(10)は、第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持されており、
さらに、第1の半導体チップ(10)および第2の半導体チップ(20)とリード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
第2の半導体チップ(20)とリード部材(40)とを接続するボンディングワイヤ(60)は、リード部材(40)を1次ボンディング側とし、第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴としている。
このように構成された請求項2に記載の発明においても、請求項1に記載の発明と同様の作用効果を奏することができる。
さらに、請求項6に記載の発明では、第1の半導体チップ(10)と、第2の半導体チップ(20)と、第1の半導体チップ(10)および第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、チップ搭載部(30)の周囲に設けられ第1の半導体チップ(10)および第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、第1の半導体チップ(10)、第2の半導体チップ(20)、チップ搭載部(30)およびリード部材(40)を封止するモールド樹脂(50)とを備える半導体装置の製造方法において、
チップ搭載部をなすアイランド(30)、リード部材をなすリード部(40)、およびアイランド(30)の外周部に連結されてアイランド(30)の外方へ延びる吊りリード(41)をパターニングされたリードフレームを用意し、
アイランド(30)のうち第2の半導体チップ(20)の搭載面をなす一面(31)に凹部(32)を形成するとともに、吊りリード(41)の一部を曲げることによりアイランド(30)の一面(31)から上方へ突出する突出部(33)を形成し、
アイランド(30)の凹部(32)内に第2の半導体チップ(20)を配置してアイランド(30)の一面(31)上に第2の半導体チップ(20)を搭載し、
次に、リード部(40)を1次ボンディング側としてリード部(40)とボンディングワイヤ(60)の一端側とのワイヤボンディングを行った後に、第2の半導体チップ(20)の上面を2次ボンディング側として第2の半導体チップ(20)の上面とボンディングワイヤ(60)の他端側とのワイヤボンディングを行い、
次に、第1の半導体チップ(10)を、第2の半導体チップ(20)の上面の全面と重ね合わせて配置するとともに第2の半導体チップ(20)上にて吊りリード(41)の突出部(33)に支持させ、
次に、第1の半導体チップ(10)とリード部(40)との間を別のボンディングワイヤ(60)によりワイヤボンディングし、
次に、リードフレーム、第1の半導体チップ(10)、第2の半導体チップ(20)および両ボンディングワイヤ(60)をモールド樹脂(50)により封止することを特徴としている。
図1は、本発明の第1実施形態に係る半導体装置100の構成を示す図であり、(a)は概略断面図、(b)は(a)の上方から見た概略平面図である。また、図1において、(a)は(b)中のA−A線に沿った概略断面図である。
本実施形態の半導体装置100は、大きくは、第1の半導体チップ10と、第2の半導体チップ20と、これら両半導体チップ10、20を搭載する放熱性を有するチップ搭載部30と、チップ搭載部30の周囲に設けられ各半導体チップ10、20に電気的に接続されたリード部材40と、両半導体チップ10、20、チップ搭載部30およびリード部材40を封止するモールド樹脂50とを備えて構成されている。
上記図1に示される半導体装置100は、次のようにして製造することができる。
ところで、本実施形態によれば、第1の半導体チップ10と、第2の半導体チップ20と、第1の半導体チップ10および第2の半導体チップ20を搭載する放熱性を有するチップ搭載部30と、チップ搭載部30の周囲に設けられ第1の半導体チップ10および第2の半導体チップ20に電気的に接続されたリード部材40と、第1の半導体チップ10、第2の半導体チップ20、チップ搭載部30およびリード部材40を封止するモールド樹脂50とを備える半導体装置において、次のような点を特徴とする半導体装置100が提供される。
本実施形態の半導体装置は、チップ搭載部としてアイランドを用いるとともに、上記第1実施形態とは凸部を変形したものである。
本実施形態の半導体装置は、チップ搭載部として上記アイランドに代えてヒートシンクを用いたものである。
本実施形態の半導体装置は、チップ搭載部として上記第3実施形態と同様、ヒートシンクを用いるとともに、上記第3実施形態とは凸部を変形したものである。
なお、上記実施形態では、上段の第1の半導体チップ10と下段の第2の半導体チップ20とでは、第1の半導体チップ10は比較的面積が大きく且つ発熱量が小さいものであり、第2の半導体チップ20は比較的面積が小さく発熱量が大きいものであったが、これら第1および第2の半導体チップ10、20における面積および発熱量の大小関係は上記実施形態の関係に限定されるものではない。
30…チップ搭載部としてのリードフレームのアイランド、
31…第2の半導体チップの搭載面としてのアイランドの一面、
32…アイランドの一面の凹部、
33…凸部としての吊りリードの突出部、
34…別部材、
40…リード部材としてのリードフレームのリード部、41…吊りリード、
50…モールド樹脂、60…ボンディングワイヤ、
80…チップ搭載部としてのヒートシンク、
81…第2の半導体チップの搭載面としてのヒートシンクの一面、
82…ヒートシンクの一面の凹部、
83…凸部としてのヒートシンクの突出部、
84…別部材。
Claims (6)
- 第1の半導体チップ(10)と、
第2の半導体チップ(20)と、
前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、
前記チップ搭載部(30)の上に前記第2の半導体チップ(20)が搭載され、
前記チップ搭載部(30)における前記第2の半導体チップ(20)の搭載面(31)の周囲部に熱的に接続され、前記第2の半導体チップ(20)の搭載面(31)から前記第2の半導体チップ(20)よりも上方まで突出する放熱性を有する突出部(33)が設けられており、
前記チップ搭載部は、リードフレームのアイランド(30)であるとともに、前記アイランド(30)の一面(31)が前記第2の半導体チップ(20)の搭載面であり、
前記アイランド(30)の外周部には、前記アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
前記突出部(33)は、前記吊りリード(41)の一部が曲げられることにより前記アイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
前記アイランド(30)の一面(31)には凹部(32)が形成されており、前記第2の半導体チップ(20)は、前記凹部(32)内に配置されて前記アイランド(30)の一面(31)に搭載されており、
前記第1の半導体チップ(10)は、前記第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持されており、
さらに、前記第1の半導体チップ(10)および前記第2の半導体チップ(20)と前記リード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
前記第2の半導体チップ(20)と前記リード部材(40)とを接続する前記ボンディングワイヤ(60)は、前記リード部材(40)を1次ボンディング側とし、前記第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴とする半導体装置。 - 第1の半導体チップ(10)と、
第2の半導体チップ(20)と、
前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置において、
前記チップ搭載部(30)の上に前記第2の半導体チップ(20)が搭載され、
前記チップ搭載部(30)における前記第2の半導体チップ(20)の搭載面(31)の周囲部に接続され、前記第2の半導体チップ(20)の搭載面(31)から前記第2の半導体チップ(20)よりも上方まで突出する突出部(33)が設けられており、
前記チップ搭載部は、リードフレームのアイランド(30)であるとともに、前記アイランド(30)の一面(31)が前記第2の半導体チップ(20)の搭載面であり、
前記アイランド(30)の外周部には、前記アイランド(30)の外方へ延びる吊りリード(41)が連結されており、
前記突出部(33)は、前記吊りリード(41)の一部が曲げられることにより前記アイランド(30)の一面(31)から上方へ突出するように形成された突出部(33)であり、
前記アイランド(30)の一面(31)には凹部(32)が形成されており、前記第2の半導体チップ(20)は、前記凹部(32)内に配置されて前記アイランド(30)の一面(31)に搭載されており、
前記第1の半導体チップ(10)は、前記第2の半導体チップ(20)の上面の全面と重ね合わされて配置されるとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持されており、
さらに、前記第1の半導体チップ(10)および前記第2の半導体チップ(20)と前記リード部材(40)とは、ボンディングワイヤ(60)により電気的に接続され、
前記第2の半導体チップ(20)と前記リード部材(40)とを接続する前記ボンディングワイヤ(60)は、前記リード部材(40)を1次ボンディング側とし、前記第2の半導体チップ(20)の上面を2次ボンディング側としてワイヤボンディングを行うことにより形成されていることを特徴とする半導体装置。 - 前記第2の半導体チップ(20)における前記ボンディングワイヤ(60)と接続される面は、前記リード部材(40)における前記ボンディングワイヤ(60)と接続される面よりも高さが低くなっていることを特徴とする請求項1または2に記載の半導体装置。
- 前記リード部材は、リードフレームのリード部(40)からなるものであることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記第2の半導体チップ(20)は、前記第1の半導体チップ(10)よりも面積が小さく発熱量が大きいものであることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 第1の半導体チップ(10)と、
第2の半導体チップ(20)と、
前記第1の半導体チップ(10)および前記第2の半導体チップ(20)を搭載する放熱性を有するチップ搭載部(30)と、
前記チップ搭載部(30)の周囲に設けられ前記第1の半導体チップ(10)および前記第2の半導体チップ(20)に電気的に接続されたリード部材(40)と、
前記第1の半導体チップ(10)、前記第2の半導体チップ(20)、前記チップ搭載部(30)および前記リード部材(40)を封止するモールド樹脂(50)とを備える半導体装置の製造方法において、
前記チップ搭載部をなすアイランド(30)、前記リード部材をなすリード部(40)、および前記アイランド(30)の外周部に連結されて前記アイランド(30)の外方へ延びる吊りリード(41)をパターニングされたリードフレームを用意し、
前記アイランド(30)のうち前記第2の半導体チップ(20)の搭載面をなす一面(31)に凹部(32)を形成するとともに、前記吊りリード(41)の一部を曲げることにより前記アイランド(30)の一面(31)から上方へ突出する突出部(33)を形成し、
前記アイランド(30)の前記凹部(32)内に前記第2の半導体チップ(20)を配置して前記アイランド(30)の一面(31)上に前記第2の半導体チップ(20)を搭載し、
次に、前記リード部(40)を1次ボンディング側として前記リード部(40)とボンディングワイヤ(60)の一端側とのワイヤボンディングを行った後に、前記第2の半導体チップ(20)の上面を2次ボンディング側として前記第2の半導体チップ(20)の上面と前記ボンディングワイヤ(60)の他端側とのワイヤボンディングを行い、
次に、前記第1の半導体チップ(10)を、前記第2の半導体チップ(20)の上面の全面と重ね合わせて配置するとともに前記第2の半導体チップ(20)上にて前記吊りリード(41)の前記突出部(33)に支持させ、
次に、前記第1の半導体チップ(10)と前記リード部(40)との間を別のボンディングワイヤ(60)によりワイヤボンディングし、
次に、前記リードフレーム、前記第1の半導体チップ(10)、前記第2の半導体チップ(20)および前記両ボンディングワイヤ(60)を前記モールド樹脂(50)により封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090943A JP4556732B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090943A JP4556732B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006278401A JP2006278401A (ja) | 2006-10-12 |
JP2006278401A5 JP2006278401A5 (ja) | 2009-04-30 |
JP4556732B2 true JP4556732B2 (ja) | 2010-10-06 |
Family
ID=37212891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090943A Expired - Fee Related JP4556732B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4556732B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5028947B2 (ja) * | 2006-10-19 | 2012-09-19 | 三菱マテリアル株式会社 | パワーモジュールの積層構造体 |
JP5028948B2 (ja) * | 2006-10-19 | 2012-09-19 | 三菱マテリアル株式会社 | パワーモジュールの積層構造体 |
MY156085A (en) * | 2009-09-08 | 2016-01-15 | Sumitomo Bakelite Co | Semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068661U (ja) * | 1983-10-18 | 1985-05-15 | 日本電気株式会社 | 混成集積回路装置 |
JPH04144269A (ja) * | 1990-10-05 | 1992-05-18 | Nec Corp | 混成集積回路装置 |
JPH098222A (ja) * | 1995-06-14 | 1997-01-10 | Matsushita Electric Works Ltd | 半導体装置を搭載した電子部品装置 |
JP2001127234A (ja) * | 1999-10-25 | 2001-05-11 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2002222889A (ja) * | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
JP2003124433A (ja) * | 2001-08-27 | 2003-04-25 | Samsung Electronics Co Ltd | マルチチップパッケージ |
JP2004056042A (ja) * | 2002-07-24 | 2004-02-19 | Mitsubishi Electric Corp | 半導体装置 |
-
2005
- 2005-03-28 JP JP2005090943A patent/JP4556732B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068661U (ja) * | 1983-10-18 | 1985-05-15 | 日本電気株式会社 | 混成集積回路装置 |
JPH04144269A (ja) * | 1990-10-05 | 1992-05-18 | Nec Corp | 混成集積回路装置 |
JPH098222A (ja) * | 1995-06-14 | 1997-01-10 | Matsushita Electric Works Ltd | 半導体装置を搭載した電子部品装置 |
JP2001127234A (ja) * | 1999-10-25 | 2001-05-11 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2002222889A (ja) * | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
JP2003124433A (ja) * | 2001-08-27 | 2003-04-25 | Samsung Electronics Co Ltd | マルチチップパッケージ |
JP2004056042A (ja) * | 2002-07-24 | 2004-02-19 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006278401A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072057B2 (en) | Semiconductor device and method of fabrication | |
US6504238B2 (en) | Leadframe with elevated small mount pads | |
JP2009278103A (ja) | 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
JP2008141140A (ja) | 半導体装置 | |
JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
US20020100963A1 (en) | Semiconductor package and semiconductor device | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
JP2006203048A (ja) | 半導体装置 | |
US7612437B2 (en) | Thermally enhanced single inline package (SIP) | |
JP4600130B2 (ja) | 半導体装置およびその製造方法 | |
JP2006294729A (ja) | 半導体装置 | |
JPH03174749A (ja) | 半導体装置 | |
JP2017028131A (ja) | パッケージ実装体 | |
JP4207791B2 (ja) | 半導体装置 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2007150044A (ja) | 半導体装置 | |
JP4849802B2 (ja) | 半導体装置 | |
JP2005064118A (ja) | 半導体装置およびその製造方法 | |
WO2022195865A1 (ja) | 四面冷却パワーモジュール | |
JP4241408B2 (ja) | 半導体装置およびその製造方法 | |
JP2009010210A (ja) | 半導体装置およびその製造方法 | |
JP2006032773A (ja) | 半導体装置 | |
JP2002124623A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4556732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |