JP2006032773A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006032773A
JP2006032773A JP2004211595A JP2004211595A JP2006032773A JP 2006032773 A JP2006032773 A JP 2006032773A JP 2004211595 A JP2004211595 A JP 2004211595A JP 2004211595 A JP2004211595 A JP 2004211595A JP 2006032773 A JP2006032773 A JP 2006032773A
Authority
JP
Japan
Prior art keywords
lead
island
semiconductor element
heat sink
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004211595A
Other languages
English (en)
Inventor
Tatsuya Sugata
達哉 菅田
Shoki Asai
昭喜 浅井
Masahiro Honda
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004211595A priority Critical patent/JP2006032773A/ja
Publication of JP2006032773A publication Critical patent/JP2006032773A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

【課題】 小型で放熱性が高く、組み付け時における半導体素子へのダメージを抑え、且つ実装時における接続信頼性の高い半導体装置を提供する。
【解決手段】 板状のアイランド11と、アイランド11上に搭載された半導体素子30と、アイランド11の周囲に位置するリード端子12と、半導体素子30の上面とリード端子12とを電気的に接続するボンディングワイヤ40と、これらを封止するモールド樹脂50とを備える半導体装置100において、アイランド11およびリード端子12がその下面側にてモールド樹脂50から露出しており、半導体素子30の上には、金属製板状のヒートシンクフレーム20が半導体素子30とはモールド樹脂50を介して離間して配置されており、アイランド11の吊りリード13とヒートシンクフレーム20の取付リード21とは、互いに近づくように配置されている。
【選択図】 図3

Description

本発明は、リードフレームを用いたQFNパッケージ(Quad Flat Non−Leaded Package)構造を有する半導体装置に関する。
近年、半導体素子の高密度化、小型化による発熱量の増大を解決するために、図10に示されるようなヒートシンクを用いたQFP(Quad Flat Package)構造を有する半導体装置が提案されている(たとえば、特許文献1参照)。
このものは、リードフレーム10のアイランド11上に半導体素子30を搭載し、リードフレーム10のリード端子12と半導体素子30とをボンディングワイヤ40などで接続し、これらをモールド樹脂50で封止している。
さらに、半導体素子30の表面方向およびアイランド11の裏面方向の少なくとも一方に、モールド樹脂50の表面に表出するヒートシンク200設けている。図10では、ヒートシンク200は、半導体素子30の表面方向に設けられている。
しかし、この構造では、組み付け時、すなわち、半導体素子30の表面にヒートシンク200を取り付ける際に、半導体素子30の表面に何らかのダメージを与える可能性があり、半導体素子30の動作不良やパッケージの歩留まり低下など懸念が生じる。
さらに、モールド樹脂50の外部にアウターリードが形成されているため、パッケージの小型化の要求を満たすことが難しい。また、この半導体装置を外部基板などに実装するにあたっては、アウターリードのみではんだなどを介して接続される形態となるため、応力による接続信頼性の不良につながる可能性がある。
一方、パッケージの小型化を実現するため、図11に示されるように、パッケージすなわちモールド樹脂の外部をリードレス化したQFNパッケージにおいて、半導体素子30をフェースダウンの状態とし、半導体素子30の裏面にヒートシンク200を接着させ、これらをモールド樹脂50で封止した半導体装置が提案されている(たとえば、特許文献2参照)。
このものでは、リード端子12がその下面側にてモールド樹脂50から露出しているため、アウターリードを無くすことができ、小型化の実現は満たされている。
しかしながら、上記図10に示されるものと同様に、この半導体装置を外部基板などに実装するにあたっては、アウターリードのみではんだなどを介して接続される形態となるため、応力による接続信頼性の不良につながる可能性がある。
また、この図11に示されるものは、半導体素子30の裏面にヒートシンク200を設けているので、組み付け時における半導体素子30のダメージは防止できるが、半導体素子30の表面側からの放熱経路が無いため、放熱性の向上という点では不十分である。
特開平5−82672号公報 特開平11−260990号公報
本発明は、上記した問題に鑑みてなされたものであり、小型で放熱性が高く、組み付け時における半導体素子へのダメージを抑え、且つ実装時における接続信頼性の高い半導体装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、板状のアイランド(11)と、アイランド(11)上に搭載された半導体素子(30)と、アイランド(11)の周囲に位置するリード端子(12)と、半導体素子(30)の上面とリード端子(12)とを電気的に接続するボンディングワイヤ(40)と、アイランド(11)、リード端子(12)、半導体素子(30)およびボンディングワイヤ(40)を封止するモールド樹脂(50)とを備える半導体装置において、次のような点を特徴としている。
すなわち、本発明によれば、アイランド(11)およびリード端子(12)がその下面側にてモールド樹脂(50)から露出しており、アイランド(11)には、その端面から突出する吊りリード(13)が連結されており、半導体素子(30)の上には、金属製板状のヒートシンクフレーム(20)が半導体素子(30)とはモールド樹脂(50)を介して離間して配置されており、ヒートシンクフレーム(20)には、その端面から突出する取付リード(21)が連結されており、吊りリード(13)と取付リード(21)とは、互いに近づくように配置されていることを特徴としている。
それによれば、半導体素子(30)からの熱は、アイランド(11)へ伝わり、モールド樹脂(50)から露出するアイランド(11)の下面から放熱されるとともに、アイランド(11)から吊りリード(13)、取付リード(21)を介してヒートシンクフレーム(20)から放熱される。そのため、実質的に半導体素子(30)の上下方向からの放熱が可能な構造となっている。
また、半導体素子(30)の上面では、ヒートシンクフレーム(20)は、モールド樹脂(50)を介して離れているため、ヒートシンクフレーム(20)の取付時において半導体素子(30)がダメージを受けにくい。
また、アイランド(11)およびリード端子(12)がその下面側にてモールド樹脂(50)から露出しているため、アウターリードを無くすことができるとともに、リード端子(12)だけでなくアイランド(11)においても外部基板とはんだなどによる接続が可能になり、装置の実装時における応力を小さくすることができ、実装時における接続信頼性を高いものにできる。
このように、本発明によれば、小型で放熱性が高く、組み付け時における半導体素子へのダメージを抑え、且つ実装時における接続信頼性の高い半導体装置を提供することができる。
ここで、請求項2に記載の発明では、請求項1に記載の半導体装置において、吊りリード(13)と取付リード(21)とは、互いに接触して配置されていることを特徴としている。
吊りリード(13)と取付リード(21)とを互いに接触して配置することにより、両リード(13、21)間すなわちアイランド(11)からヒートシンクフレーム(20)への放熱経路をより確実なものにできる。
また、請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、ヒートシンクフレーム(20)の上面は、モールド樹脂(50)から露出していることを特徴としている。それによれば、より高い放熱性を実現でき、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1〜図3は、本発明の実施形態に係る半導体装置100の構成を示す図であり、図1は、同半導体装置100におけるリードフレーム10の概略平面形状を示す図であり、図2は、同半導体装置100におけるヒートシンクフレーム20の概略平面形状を示す図である。
また、図3(a)は、図1および図2中のA−A線に沿った半導体装置100の概略断面形状を示す図であり、図3(b)は、図1および図2中のB−B線に沿った半導体装置100の概略断面形状を示す図である。なお、図1、図2では、半導体素子30の外形およびモールド樹脂50の外形を破線にて示してある。
図1に示されるように、本半導体装置100におけるリードフレーム10は、板状のアイランド11とアイランド11の周囲に位置するリード端子12とを備えている。このリードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
また、アイランド11には、その端面から突出する吊りリード13が連結されている。本例では、アイランド11は矩形板状をなしており、4本の吊りリード13が、アイランド11の四隅部の端面から外方へ向かって延びるようにアイランド11と一体に設けられている。
また、リード端子12は、アイランド11の4辺の外周において複数本のものが配列されている。ここでは、比較的長いリード端子12と比較的短いリード端子12とが、交互に設けられることにより、アイランド11に近いリード端子12と遠いリード端子12とが2列に配置された形態となっている。
アイランド11上には、半導体素子30が搭載されている。この半導体素子30は、半導体プロセスにより形成されたICチップなどである。ここでは、半導体素子30は、ダイボンド材31を介してアイランド11に接着固定されている。
そして、図3(b)に示されるように、半導体素子30の上面と各リード端子12とは、ボンディングワイヤ40により結線され電気的に接続されている。このボンディングワイヤ40は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
そして、アイランド11、リード端子12、半導体素子30およびボンディングワイヤ40は、モールド樹脂50により包み込まれるように封止されている。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
ここで、図3に示されるように、本半導体装置100においては、アイランド11およびリード端子12がその下面側にてモールド樹脂50から露出している。ここで、図3(b)に示されるように、アイランド11の端面には、段差部11aが形成されており、この段差部11aにおいてモールド樹脂50とのかみ合いをよいものにすることで、樹脂の剥離を抑制するようにしている。
そして、半導体装置100は、外部基板などへ実装される際には、これらアイランド11およびリード端子12のモールド樹脂50からの露出部にて、はんだなどを介した実装が可能となっている。
また、図3に示されるように、本半導体装置100においては、半導体素子30の上には、金属製板状のヒートシンクフレーム20が半導体素子30とはモールド樹脂50を介して離間して配置されている。また、本実施形態では、ヒートシンクフレーム20の上面は、モールド樹脂50から露出している。
このヒートシンクフレーム20は、図2に示されるように、矩形板状をなすものであり、さらに、このヒートシンクフレーム20には、その端面から突出する取付リード21が連結されている。本例では、4本の取付リード21が、ヒートシンクフレーム20の四隅部から外方へ延びるようにヒートシンクフレーム20と一体に設けられている。
このヒートシンクフレーム20および取付リード21は、Cuや42アロイなどのリードフレーム材料やAl(アルミニウム)などの放熱性に優れた材料からなるもので、プレス加工やエッチング加工などにより、一体的に形成可能である。
そして、図3(a)に示されるように、吊りリード13と取付リード21とは、互いに近づくように配置されている。本実施形態では、吊りリード13と取付リード21とは、互いに接触して配置されている。ここでは、取付リード21を吊りリード13側へ折り曲げることにより、両リード13、21を近づけている。
ここで、吊りリード13と取付リード21とは、互いに接触しているが、Agペーストなどを介在して接触したものでもよい。また、これら両リード13、21は、モールド樹脂50の封止により固定されていてもよいが、かしめや接着剤、溶融接続、溶接などにより、接合されていてもよい。
この半導体装置100は、たとえば次のようにして製造することができる。アイランド11およびリード端子12を有するリードフレーム10を用意し、アイランド11上に半導体素子30をダイマウントする。
そして、半導体素子30の上面とリード端子12との間でワイヤボンディングを行い、これらの間をボンディングワイヤ40で結線する。
続いて、半導体素子30の上に、ヒートシンクフレーム20を重ね合わせ、吊りリード13と取付リード21とを互いに近づくように配置する。本実施形態では、上述したように、吊りリード13と取付リード21とは、互いに接触させ、場合によっては、かしめなどで固定する。
次に、ここまでの工程に共されたワークを、樹脂成型用の金型に設置し、トランスファーモールド成形などによりモールド樹脂50による封止を行う。その後、モールド樹脂50の側面から突出するリードフレーム10のカットを行う。こうして、本実施形態の半導体装置100ができあがる。
ところで、本実施形態によれば、板状のアイランド11と、アイランド11上に搭載された半導体素子30と、アイランド11の周囲に位置するリード端子12と、半導体素子30の上面とリード端子12とを電気的に接続するボンディングワイヤ40と、アイランド11、リード端子12、半導体素子30およびボンディングワイヤ40を封止するモールド樹脂50とを備える半導体装置において、以下のような特徴点を有する半導体装置100が提供される。
すなわち、本実施形態の半導体装置100においては、アイランド11およびリード端子12がその下面側にてモールド樹脂50から露出しており、アイランド11には、その端面から突出する吊りリード13が連結されており、半導体素子30の上には、金属製板状のヒートシンクフレーム20が半導体素子30とはモールド樹脂50を介して離間して配置されており、ヒートシンクフレーム20には、その端面から突出する取付リード21が連結されており、吊りリード13と取付リード21とは、互いに近づくように配置されている。
このような点を特徴とする本半導体装置100によれば、半導体素子30からの熱は、アイランド11へ伝わり、モールド樹脂50から露出するアイランド11の下面から放熱されるとともに、アイランド11から吊りリード13、取付リード21を介してヒートシンクフレーム20から放熱される。そのため、実質的に半導体素子30の上下方向からの放熱が可能な構造となっている。
また、半導体素子30の上面では、ヒートシンクフレーム20は、モールド樹脂50を介して離れているため、ヒートシンクフレーム20の取付時において半導体素子30がダメージを受けにくい。
また、アイランド11およびリード端子12がその下面側にてモールド樹脂50から露出しているため、アウターリードを無くすことができるとともに、リード端子12だけでなくアイランド11においても外部基板とはんだなどによる接続が可能になる。そのため、装置100の実装時における応力を小さくすることができ、実装時における接続信頼性を高いものにできる。
このように、本実施形態によれば、小型で放熱性が高く、組み付け時における半導体素子30へのダメージを抑え、且つ実装時における接続信頼性の高い半導体装置100を提供することができる。
また、本実施形態では、吊りリード13と取付リード21とは、互いに近づくように配置されたものとしているが、特に、吊りリード13と取付リード21とを互いに接触して配置することにより、両リード13、21間すなわちアイランド11からヒートシンクフレーム20への放熱経路をより確実なものにできる。
また、吊りリード13と取付リード21とを単に接触させるだけでなく、上述したように、かしめや接着剤、溶融接続、溶接などにより接合されたものにすれば、より確実な放熱経路を形成することができる。
また、本実施形態では、図3に示されるように、ヒートシンクフレーム20の上面を、モールド樹脂50から露出させたものにしており、より高い放熱性を実現できるという点で好ましい。
[変形例]
次に、本実施形態の種々の変形例を示しておく。
図4は、第1の変形例を示す概略断面図である。上記図3に示される例では、ヒートシンクフレーム20の上面を、モールド樹脂50から露出させたものにしてしているが、この図4に示されるように、ヒートシンクフレーム20の上面は、実用上放熱が確保可能な程度にモールド樹脂50により覆われていてもよい。
この場合、ヒートシンクフレーム20とモールド樹脂50との剥離を防止するという点では、好ましい。ただし、高い放熱性を実現するという点では、上述したように、ヒートシンクフレーム20の上面を、モールド樹脂50から露出させる方が好ましいことは明らかである。
図5は、第2の変形例を示す概略断面図である。この例では、ヒートシンクフレーム20の下面に、半導体素子30へ向かう方向へ突出する突起部22が設けられている。それによれば、ヒートシンクフレーム20と半導体素子30との距離を近づけることができるため、放熱性の向上という点では好ましい。
図6は、第3の変形例を示すヒートシンクフレーム20の概略平面図である。本例は、ヒートシンクフレーム20の平面形状を変形したものであり、図6に示されるような平面形状とすることにより、ヒートシンクフレーム20の面積を大きくすることができ、放熱性の向上という点では好ましい。
図7は、第4の変形例を示すヒートシンクフレーム20の概略平面図である。ヒートシンクフレーム20に連結される取付リード21は、上述のように対角線上に設けたものでなくてもよく、本例のように、ヒートシンクフレーム20の4辺部から延びるように設けられたものであってもよい。
また、ヒートシンクフレーム20に連結される取付リード21は、上述のように4本でなくてもよく、2本でも3本でも、5本以上であってもよい。たとえば、図示しないけれども、矩形板状をなすヒートシンクフレーム20の1つの対角線上に2本の取付リード21を設けた形としてもよい。
図8、図9は、第5の変形例を示す概略平面図であり、図8は、本例におけるリードフレーム10の概略平面形状を示す図であり、図9は、本例におけるヒートシンクフレーム20の概略平面形状を示す図である。これら図8および図9に示されるように、ヒートシンクフレーム20に連結される取付リード21は、その一部が幅広形状のものであってもよい。
(他の実施形態)
なお、上記実施形態では、リード端子12は、比較的長いリード端子12と比較的短いリード端子12とが、交互に設けられることにより、アイランド11に近いリード端子12と遠いリード端子12とが2列に配置された形態となっていたが、リード端子12は同じ長さのものとして1列に配置された形態のものであってもよい。
また、ヒートシンクフレーム20の上面には、溝を形成したり、切り込みを入れたりすることなどにより、面粗度を大きくして放熱性を高めるようにしてもよい。
要するに、本発明は、アイランド11およびリード端子12がその下面側にてモールド樹脂50から露出するQFN構造を有する半導体装置において、半導体素子30の上に、金属製板状のヒートシンクフレーム20を半導体素子30とはモールド樹脂50を介して離間して配置し、アイランド11の吊りリード13とヒートシンクフレーム20の取付リード21とを互いに近づくように配置したことを要部とするものであり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態に係る半導体装置におけるリードフレームの概略平面形状を示す図である。 本発明の実施形態に係る半導体装置におけるヒートシンクフレームの概略平面形状を示す図である。 (a)は、図1および図2中のA−A線に沿った半導体装置の概略断面図であり、(b)は、図1および図2中のB−B線に沿った半導体装置の概略断面図である。 上記実施形態の第1の変形例を示す概略断面図である。 上記実施形態の第2の変形例を示す概略断面図である。 上記実施形態の第3の変形例を示すヒートシンクフレームの概略平面図である。 上記実施形態の第4の変形例を示すヒートシンクフレームの概略平面図である。 上記実施形態の第5の変形例におけるリードフレームの概略平面図である。 上記実施形態の第5の変形例におけるヒートシンクフレームの概略平面図である。 従来のヒートシンクを用いたQFP構造を有する半導体装置の概略断面図である。 従来のQFN構造を有する半導体装置の概略断面図である。
符号の説明
11…アイランド、12…リード端子、13…吊りリード、
20…ヒートシンクフレーム、21…取付リード、30…半導体素子、
40…ボンディングワイヤ、50…モールド樹脂。

Claims (3)

  1. 板状のアイランド(11)と、
    前記アイランド(11)上に搭載された半導体素子(30)と、
    前記アイランド(11)の周囲に位置するリード端子(12)と、
    前記半導体素子(30)の上面と前記リード端子(12)とを電気的に接続するボンディングワイヤ(40)と、
    前記アイランド(11)、前記リード端子(12)、前記半導体素子(30)および前記ボンディングワイヤ(40)を封止するモールド樹脂(50)とを備える半導体装置において、
    前記アイランド(11)および前記リード端子(12)がその下面側にて前記モールド樹脂(50)から露出しており、
    前記アイランド(11)には、その端面から突出する吊りリード(13)が連結されており、
    前記半導体素子(30)の上には、金属製板状のヒートシンクフレーム(20)が前記半導体素子(30)とは前記モールド樹脂(50)を介して離間して配置されており、
    前記ヒートシンクフレーム(20)には、その端面から突出する取付リード(21)が連結されており、
    前記吊りリード(13)と前記取付リード(21)とは、互いに近づくように配置されていることを特徴とする半導体装置。
  2. 前記吊りリード(13)と前記取付リード(21)とは、互いに接触して配置されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記ヒートシンクフレーム(20)の上面は、前記モールド樹脂(50)から露出していることを特徴とする請求項1または2に記載の半導体装置。
JP2004211595A 2004-07-20 2004-07-20 半導体装置 Pending JP2006032773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004211595A JP2006032773A (ja) 2004-07-20 2004-07-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211595A JP2006032773A (ja) 2004-07-20 2004-07-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2006032773A true JP2006032773A (ja) 2006-02-02

Family

ID=35898731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211595A Pending JP2006032773A (ja) 2004-07-20 2004-07-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2006032773A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
JP2015138881A (ja) * 2014-01-22 2015-07-30 古河電気工業株式会社 基板および基板の製造方法
JP2017174951A (ja) * 2016-03-23 2017-09-28 ローム株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
US9219021B2 (en) 2012-07-30 2015-12-22 Panasonic Corporation Semiconductor device including heat dissipating structure
JPWO2014020783A1 (ja) * 2012-07-30 2016-07-21 パナソニック株式会社 放熱構造を備えた半導体装置
JP2015138881A (ja) * 2014-01-22 2015-07-30 古河電気工業株式会社 基板および基板の製造方法
JP2017174951A (ja) * 2016-03-23 2017-09-28 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8492882B2 (en) Semiconductor device and method of manufacturing same
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2005191240A (ja) 半導体装置及びその製造方法
JP2010524260A (ja) 光カプラ・パッケージ
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2013508974A (ja) 向上した接地ボンド信頼性を有するリードフレーム・パッケージ
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2007150045A (ja) 半導体装置
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006032773A (ja) 半導体装置
JP2018190882A (ja) 半導体装置
JP2007150044A (ja) 半導体装置
JP5499437B2 (ja) モールドパッケージ
JP2006278401A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JPH08279575A (ja) 半導体パッケージ
JP4153813B2 (ja) 半導体装置及びその製造方法
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123