JPWO2014020783A1 - 放熱構造を備えた半導体装置 - Google Patents

放熱構造を備えた半導体装置 Download PDF

Info

Publication number
JPWO2014020783A1
JPWO2014020783A1 JP2014527940A JP2014527940A JPWO2014020783A1 JP WO2014020783 A1 JPWO2014020783 A1 JP WO2014020783A1 JP 2014527940 A JP2014527940 A JP 2014527940A JP 2014527940 A JP2014527940 A JP 2014527940A JP WO2014020783 A1 JPWO2014020783 A1 JP WO2014020783A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing portion
semiconductor device
vias
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014527940A
Other languages
English (en)
Other versions
JP5945326B2 (ja
Inventor
公一 瀬古
公一 瀬古
大谷　克実
克実 大谷
克良 松本
克良 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP5945326B2 publication Critical patent/JP5945326B2/ja
Publication of JPWO2014020783A1 publication Critical patent/JPWO2014020783A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/1626—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、表面に電極が形成された基台である基板（１）と、基板（１）の表面に実装された半導体チップ（２）と、半導体チップと基板の表面を封止した封止部（３）と該封止部を厚さ方向に貫通し、基板の表面の電極に到達する第１のビア（４）と、第１のビアと接続された外部端子（６ａ）と、半導体チップの近傍に設けられ、封止部を貫通しない深さで形成され、基板および半導体チップと絶縁されている第２のビア（５）とを有する。

Description

本開示は、放熱構造を備えた半導体装置に関し、特に、基台上に半導体チップが実装され樹脂封止された半導体装置に関する。
近年、半導体チップに形成される集積回路の高集積化や処理速度の高速化に伴い、半導体チップにおける発熱量も大きくなっている。このような、半導体チップにおける、熱による誤動作や異常動作を防止するため、半導体装置における放熱構造は重要性を増している。
特許文献１に記載された半導体装置においては、図１５（ａ）のように、基板１に搭載した半導体チップ１０７の裏面を、ボール１０８ａおよび封止部３とともに研磨して露出させ、基板１および半導体チップ１０７で発生した熱を放熱させる。また、図１５（ｂ）のように、基板１に搭載した半導体チップ１０７に基板ビアホール（via hole）１３４を作製し、半導体チップ１０７の裏面に、封止部３から露出するボール１２４を当接することにより、半導体チップ１０７からの熱を効率良く放熱させる。
特開２００３−７９１０号公報
しかし、図１５（ａ）で示した特許文献１の半導体装置では、封止部を基板およびボールとともに研磨するため、研磨時の応力によって、基板、ボールおよび封止部にクラックが生じたり、それらの界面に剥離が生じたりするおそれがあり、製造上および信頼性上の問題がある。また、半導体チップを保護する封止部を研磨して半導体チップを露出させることにより、二次実装時に生じる応力や吸水性に弱くなるという信頼性上の問題がある。
図１５（ｂ）で示した特許文献１の半導体装置では、組立時に、外部より金属などの硬い物質で構成された端子を、半導体チップの裏面のパッドと接触させるため、半導体チップおよび周辺の構造に応力がかかり、信頼性上の問題となるおそれがある。また、半導体チップは、封止部から露出するボールと接続するパッドを裏面上に配置しており、更にこのパッドには、半導体チップの素子面から裏面に至る貫通ビアが接続される構造を有している。この構造では、貫通ビアが、半導体チップの素子面上における素子の配置領域を制限するようになり、半導体チップの面積の増大を引き起こす。これと併せて、半導体チップの内部のレイアウト設計にも制約を与え、配線遅延の増大などの不具合をも引き起こすおそれがある。
本開示は、上記の問題を解決し、半導体装置としての信頼性および性能を損なうことなく、放熱性の向上を可能にする構造を提供することを目的とする。また、半導体チップの設計に制約を与えず、発熱に応じて配置パターンを自在に変形できる自由度が高い放熱構造を提供することを他の目的とする。
上記の課題に対し、本開示の第１の半導体装置は、第１の面と、第１の面と反対側の第２の面を有し、第１の面に電極を有する基台と、基台の前記第１の面に搭載された第１の半導体チップと、第１の半導体チップと、基台の第１の面を封止した封止部と、封止部の表面から、封止部を厚さ方向に貫通し、基台の第１の面の電極と電気的に接続された複数の第１のビアと、封止部の表面において、複数の第１のビアと接続された複数の第１の外部端子と、複数の第１のビアよりも内側に、封止部の表面から厚さ方向に封止部を貫通しない深さで形成された複数の第２のビアと封止部の表面において、複数の第２のビアと接続された複数の第２の外部端子とを備え、複数の第２のビアは、第１の半導体チップと接触していない。
本開示に係る半導体装置によると、複数の第２のビアが発熱源である半導体チップの周辺、特に側面近傍に配置されることになるため、封止部内において発熱源（半導体チップ）からの熱が熱伝導体（ビア）に効率良く伝えられるので、放熱性を改善することが可能になる。また、第２のビアから外部端子に至る熱伝導経路は、基台の主面に対して垂直であり、半導体装置外部への経路が最短となるため、半導体チップを樹脂封止した半導体装置においても効率的な放熱が可能となる。
また、半導体チップは封止部によって保護されており、放熱のための熱伝導経路は基板や半導体チップと接触しないため、半導体装置としての信頼性や性能を損なわずに放熱性の向上が可能となる。
また、第２のビアが封止部を貫通しておらず、第１基板と絶縁されているため、第１基板の表面にビアを接続するための電極の配置が不要となるので、半導体チップの設計に制約を与えることなく放熱性の向上が可能である。さらに、第２のビアの深さは半導体チップや基板に到達しないように調整できるため、封止部のほとんどの領域に配置することが可能であり、半導体チップからの発熱に応じて非常に自由度が高い放熱構造が可能となる。
本開示の半導体装置の実装体は、表面に配線パターンが形成された実装基板を備え、第１の半導体装置の第１の外部端子および第２の外部端子が、実装基板の定電位となる電極と電気的に接続されている。
本開示による半導体装置の実装体によると、半導体チップから発生した電気的ノイズを、半導体装置の側方へ放射することを抑制することが出来るとともに、実装基板や半導体装置の外部からのノイズを低減し、半導体チップの安定動作を実現することが可能になる。
本開示によれば、信頼性および性能を損なうことなく放熱性を向上させた、樹脂封止型の半導体装置を提供することができる。
図１（ａ）及び図１（ｂ）は第１の実施形態に係る半導体装置の構成を示し、図１（ａ）は図１（ｂ）に示すIa-Ia線に沿った断面図であり、図１（ｂ）は平面図である。 図２（ａ）及び図２（ｂ）は第１の実施形態の変形例１に係る半導体装置の構成を示し、図２（ａ）は図２（ｂ）に示すIIa-IIa線に沿った断面図であり、図２（ｂ）は平面図である。 図３（ａ）及び図３（ｂ）は第１の実施形態の変形例２に係る半導体装置の構成を示し、図３（ａ）は図３（ｂ）に示すIIIa-IIIa線に沿った断面図であり、図３（ｂ）は平面図である。 図４（ａ）及び図４（ｂ）は第１の実施形態の変形例３に係る半導体装置の構成を示し、図４（ａ）は図４（ｂ）に示すIVa-IVa線に沿った断面図であり、図４（ｂ）は平面図である。 図５は第２の実施形態に係る半導体装置の実装体を示す断面図である。 図６は第２の実施形態の一変形例に係る半導体装置の実装体を示す断面図である。 図７（ａ）及び図７（ｂ）は第３の実施形態に係る半導体装置の構成を示し、図７（ａ）は図７（ｂ）に示すVIIa-VIIa線に沿った断面図であり、図７（ｂ）は平面図である。 図８（ａ）及び図８（ｂ）は第３の実施形態の一変形例に係る半導体装置の構成を示し、図８（ａ）は図８（ｂ）に示すVIIIa-VIIIa線に沿った断面図であり、図８（ｂ）は断面図である。 図９は第４の実施形態に係る半導体装置の構成を示す断面図である。 図１０は第４の実施形態の一変形例に係る半導体装置の構成を示す断面図である。 図１１は第５の実施形態に係る半導体装置の構成を示す断面図である。 図１２（ａ）及び図１２（ｂ）は第６の実施形態に係る半導体装置の構成を示した図であり、図１２（ａ）は図１２（ｂ）に示すXIIa-XIIa線に沿った断面図であり、図１２（ｂ）は平面図である。 図１３（ａ）及び図１３（ｂ）は第６の実施形態の一変形例に係る半導体装置の構成した図であり、図１３（ａ）は図１３（ｂ）に示すXIIIa-XIIIa線に沿った断面図であり、図１３（ｂ）は平面図である。 図１４は第７の実施形態に係る半導体装置の構成を示す断面図である。 図１５は従来の半導体装置の構成を示す断面図である。
本開示の半導体装置及び電子部品について図面を用いて説明する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、本実施形態に係る半導体装置を模式的に示す断面図と平面図である。
図１（ａ）に示す半導体装置１００は、基板１と、基板１の上面に搭載された半導体チップ２と、基板１の上面と半導体チップ２とを封止する封止部３と、封止部３をその厚さ方向に貫通する第１のビア４と、封止部３の厚さ方向に形成された第２のビア５と、第１のビア４と接続された外部端子６ａと、第２のビア５と接続された外部端子６ｂとを有する。
基板１は、その上面に配線パターン（図示せず）が形成されており、該配線パターンは、半導体チップおよび第１のビア４と電気的に接続する電極（図示せず）を有する。基板１は、半導体チップを搭載する基台になる構成であればよく、配線基板に限らず、リードフレームであっても構わない。
半導体チップ２は、複数のバンプ７を介して基板１の上面にフリップチップ実装されている。半導体チップ２の主面、つまりバンプ７が接合されている面は、トランジスタやコンデンサ等でなる集積回路が形成された能動領域を有する。
封止部３は半導体チップ２を覆いつつ、基板１の上面に形成されている。封止部３は、例えば樹脂等の絶縁体である。
封止部３には、封止部３の厚さ方向において、基板１の上面の電極から封止部３の上面まで貫通する貫通孔が形成されている。この貫通孔の内部には導電性物質が埋め込まれて第１のビア４が形成されている。封止部３の、基板１と反対側の表面には第１のビア４と接続するように外部端子６ａが配置される。すなわち、第１のビア４は、一端において基板１の上面の電極と接続されており、他端において封止部３より露出した外部端子６ａと接続されている。この電気的経路により、半導体チップ２の機能は半導体装置１００の外部に引き出される。
また、封止部３内の半導体チップ２の外方（外側）、特に該半導体チップ２の側面近傍には、封止部３の厚さ方向に、基板１の配線パターンに到達しない深さで凹部が形成されている。この基板１の配線パターンに到達しない深さの凹部の内部には導電性物質が埋め込まれて第２のビア５が形成されている。第２のビア５は、基板１および半導体チップ２と接触することなく絶縁されている。封止部３の表面には第２のビア５と接続するように外部端子６ｂが配置される。半導体チップ２の側面近傍に形成された第２のビア５と外部端子６ｂとからなる熱伝導経路により、半導体チップ２で発生した熱が半導体装置１００の外部へと放熱される。
第１のビア４、第２のビア５は貫通孔または凹部表面に金属薄膜を形成した構造でもよい。
半導体装置１００は、外部端子６ａ、６ｂを介して実装基板（図示せず）に実装される。この実装体において、半導体チップ２で発生した熱は、主に第２のビア５と外部端子６ｂとを介して実装基板に伝わり、半導体装置１００の外部への放熱が実現される。
図１（ｂ）に示す半導体装置１００の上面では、封止部３の表面に、複数の外部端子６ａ、６ｂが配置されている。外部端子６ｂは半導体チップ２の外方、望ましくは近傍に、その周囲を囲むように配置される。外部端子６ａは外部端子６ｂよりも外側に配置され、半導体装置１００の外縁領域に配置されてもよい。複数の外部端子６ａは封止部３内の複数の第１のビア４と各々接続され、複数の外部端子６ｂは封止部３内の複数の第２のビア５と各々接続されている。
上記の構成により、複数の第２のビア５が、発熱源である半導体チップ２の周辺、特に側面近傍に配置されることになるため、封止部３内において発熱源（半導体チップ）からの熱が熱伝導体（ビア）に効率良く伝えられ、放熱性を改善することが可能になる。また、第２のビアから外部端子６ｂに至る熱伝導経路は、基板１の主面に対して垂直であり、半導体装置１００の外部への経路が最短となるため、半導体チップ２を露出しない樹脂封止型の半導体装置１００においても効率的な放熱が可能になる。
また、半導体チップ２は封止部３によって保護されており、放熱のための熱伝導経路は、基板１および半導体チップ２と接触しないため、半導体装置１００としての信頼性および性能を損なうことなく、放熱性の向上が可能となる。
また、第２のビア５が封止部３を貫通しておらず、基板１と絶縁されているため、該基板１の表面にビアを接続するための電極が不要となる。このため、半導体チップの設計に制約を与えずに、放熱性の向上が可能となる。さらに、第２のビア５の深さは、半導体チップ２および基板１に到達しないように調整できるため、封止部３のほとんどの領域に配置することが可能となる。従って、半導体チップ２からの発熱に応じて極めて自由度が高い放熱構造を実現することができる。
ここで、半導体チップ２の外周部に配置された複数の外部端子６ａの全てが第１のビア４を介して基板１の電極と接続しているとは限らない。例えば、基板１の電極と電気的に導通しないダミーの外部端子を含んでいてもよい。ダミーの外部端子は、例えば封止部３を貫通しないビアと接続されていてもよい。
また、半導体チップ２の近傍に配置された複数の外部端子６ｂは、封止部３を貫通するビアと接続される外部端子を含んでいてもよい。ただし、この場合、基板１の上面において、半導体チップ２の搭載領域の近傍に、ビアを接続するための電極が配置される。通常、半導体チップ２の搭載領域の近傍は、半導体チップ２から外側に引き出す配線が集中する。このため、ビアを接続する電極およびそれと接続する配線領域の確保が必要となるため、基板１の配線は複雑化する。さらに、半導体チップ２の搭載領域の近傍は、該半導体チップ２を実装するためのアンダーフィル材またはダイスボンド材のはみ出しなどの、ビアの配置に対する制約も存在する。従って、基板１の電極と接続する貫通ビアのみを半導体チップ２の近傍に複数個配置することは、配線設計およびビア配置の制約上、現実的でない。すなわち、放熱性向上の効果を得るには、複数の外部端子６ａと接続するビアの多くは、封止部３を貫通しない第２のビア５である必要がある。
（第１の実施形態の変形例１）
図２（ａ）及び図２（ｂ）は、本変形例に係る半導体装置を模式的に示す断面図と平面図である。
第１の実施形態では、半導体チップ２から半導体装置１００の外部への熱伝導経路は、封止部３内の第２のビア５と、第２のビア５と接続され封止部３の表面に配置された外部端子６ｂであった。本変形例では、図２（ａ）に示す半導体装置１１０のように、封止部３の表面に放熱体８を備える。
放熱体８は、半導体チップ２の裏面（基板１への実装面とは反対側の面）を覆うように配置され、断面において半導体チップ２よりも幅が大きい。また、複数の第２のビア５及び外部端子６ｂと接続される一方、基板１および半導体チップ２とは接触することなく絶縁されている。これらの、半導体チップ２の側面近傍に形成された第２のビア５と、半導体チップ２の裏面側に形成された放熱体８と、外部端子６ｂとからなる熱伝導経路により、半導体チップ２で発生した熱が半導体装置１１０の外部へと放熱される。
放熱体８は、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
図２（ｂ）に示す半導体装置１１０の上面では、封止部３に、外部端子６ａ、６ｂおよび放熱体８が配置されている。放熱体８は封止部３の表面に密着して配置されてもよい。
上記の構成により、封止部３から第２のビア５および電極６ｂを介して、実装基板等の半導体装置１１０の外部へ熱を逃がす熱伝導経路に加え、半導体チップ２で発生した熱を封止部３から表面の放熱体８を介して第２のビア５および外部端子６ｂへと伝達する熱伝導経路が形成される。すなわち、半導体チップ２に対して、側面方向、裏面方向の複数の熱伝導経路が形成されるため、第１の実施形態の効果に加えて、放熱性をさらに向上することが出来る。
（第１の実施形態の変形例２）
図３（ａ）及び図３（ｂ）は、本変形例に係る半導体装置を模式的に示す断面図と平面図である。
第１の実施形態では、半導体チップ２はバンプ７によって基板１の上面にフリップチップ接続されていた。本変形例では、図３（ａ）に示す半導体装置１２０のように、半導体チップ９は、複数のワイヤ１０によって基板１の電極と電気的に接続されている。ワイヤ１０は、例えば金または銅などを主成分とするワイヤを用いてもよい。
図３（ｂ）に示す半導体装置１２０の上面では、封止部３に、外部端子６ａ、６ｂが配置されている。外部端子６ｂと接続される第２のビア５は、封止部３を貫通しておらず、またその深さを調節することが出来るため、複数のワイヤ１０が配置された領域において、ワイヤ１０同士の間にも配置することが出来る。
上記の構成により、ワイヤボンディング形態の半導体装置１２０においても、経路が短い熱伝導経路を配置することが可能となるので、第１の実施形態と同様に、放熱性を向上することが出来る。
（第１の実施形態の変形例３）
図４（ａ）に示す半導体装置１３０は、変形例２と同様に、半導体チップ９がワイヤ１０によって基板１と電気的に接続されており、さらに、封止部３の表面に配置された放熱体８を備える。この場合も、図４（ｂ）に示すように、外部端子６ｂは複数のワイヤ１０同士の間に配置することができる。この構成により、半導体チップ９に対して、側面方向および裏面方向の、複数の熱の伝導経路が形成されるため、ワイヤボンディング形態の半導体装置１３０においても、放熱性を向上することが出来る。
（第２の実施形態）
図５は、本実施形態に係る半導体装置の実装体を模式的に示す断面図である。
第１の実施形態では、半導体装置１００が、外部端子６ａ、６ｂにより実装基板に実装される構成とした。本実施形態では、図５に示す実装体２００のように、実装基板１１に定電位供給部１２が配置されている。
実装基板１１の定電位供給部１２は配線で形成されてもよく、プレーンで形成されてもよい。また、定電位供給部１２は、金属膜であってもよく、銅またはアルミニウムを用いた配線でもよい。実装基板１１における定電位供給部１２の電位は、電源電圧または接地電圧であり、所定の電位（定電位）に固定される。
実装基板１０に形成された定電位供給部１２と封止部３に形成された外部端子６ｂとを、半田等を用いて接合することにより、封止部３に形成された第２のビア５と外部端子６ｂとは定電位に固定される。
第２のビア５と外部端子６ｂとを定電位供給部１２と導通させることにより、第２のビア５と外部端子６ｂとを熱伝導経路としてだけではなく、電気的なシールドとすることが出来る。
第２のビア５が半導体チップ２の周囲を全て囲うように配置することにより、シールドの効果をより高めることが出来る。
上記の構成により、第１の実施形態の効果に加え、半導体チップ２から発生した電気的ノイズを、半導体装置２００の側方へ放射することを抑制することが出来る。その上、実装基板１０および半導体装置２００の外部からのノイズを低減して、半導体チップ２の安定動作を実現することが可能となる。
さらに、第１の実施形態の変形例のように、放熱体８(図示せず)を半導体チップ２の裏面を覆うように配置することもできる。本構成では、放熱体８は、第２のビア５および外部端子６ｂと導通するため、放熱体８も定電位に固定される。すなわち、第２のビア５と外部端子６ｂおよび放熱体８とを実装基板１１の定電位供給部１２と導通させることにより、第２のビア５、外部端子６ｂおよび放熱体８を熱伝導経路としてだけではなく、半導体チップ２の側面および裏面を覆う電気的なシールドとすることが出来るので、シールドの効果をさらに高めることが出来る。
（第２の実施形態の一変形例）
図６は、本変形例に係る半導体装置の実装体を模式的に示す断面図である。
第２の実施形態では、電気的なシールドは、第２のビア５および外部端子６ｂにより形成され、さらに放熱体８を付加する構成も示した。本変形例においては、図６に示す実装体２１０のように、実装基板１１と放熱体８との間に、導電体１３が配置されている。導電体１３は、導電性物質であるペーストまたは金属板でもよく、金属薄膜または金属シートでもよい。
導電体１３を配置する上記の構成により、第２のビア５、外部端子６ｂおよび放熱体８によって形成された電気的なシールドの厚さが増大するため、半導体チップ２から発生した電気的ノイズの半導体装置の外部への放射を、より効果的に抑制することが出来る。また、上記の構成により、実装基板１１および半導体装置の外部からのノイズが抑制されて、半導体チップ２に安定した動作を実現することが可能となる。
さらに、導電体１３を設けたことにより、外部端子６ｂおよび放熱体８と、実装基板１１とが接触する面積が増大するため、半導体装置から実装基板１１に至る熱伝導経路が増加して、放熱性もより向上する。
（第３の実施形態）
図７（ａ）及び図７（ｂ）は、本実施形態に係る半導体装置の構成を模式的に示す断面図と平面図である。
第１の実施形態では、半導体チップ２から発生する熱を放熱する熱伝導経路として、半導体チップ２の外方、特に近傍に形成された第２のビア５と、該第２のビア５と接続される外部端子６ｂとを備えていた。本実施形態においては、図７（ａ）の半導体装置３００に示すように、封止部３内の、半導体チップ２の裏面と対向する領域で、かつ封止部３の厚さ方向に、半導体チップ２の裏面にまで到達しない深さを持つ複数の凹部が形成されている。各凹部の内部には、導電性物質が埋め込まれて、複数の第３のビア１４が形成されている。第３のビアは、半導体チップ２および基板１とは接触することなく絶縁されている。封止部３の表面には、第３のビア１４と接続する外部端子６ｃが配置される。
半導体チップ２で発生した熱は、主に第２のビア５および外部端子６ｂと、第３のビア１４および外部端子６ｃとを介して実装基板（図示せず）に伝わり、半導体装置３００の外部への放熱が実現される。
図７（ｂ）に示す半導体装置３００の上面では、封止部３に、外部端子６ａ、６ｂおよび６ｃが配置されている。
外部端子６ｂは、半導体チップ２の外方またはその近傍に、半導体チップ２の周囲を囲むように配置される。外部端子６ａは、外部端子６ｂよりも外側に配置され、半導体装置３００の外縁領域に配置されてもよい。複数の外部端子６ａは、封止部３内の複数の第１のビア４と各々接続され、複数の外部端子６ｂは、封止部３内の複数の第２のビア５と各々接続されている。
外部端子６ｃは、外部端子６ｂよりも内側で、半導体チップ２と平面視で重なる領域に配置される。複数の外部端子６ｃは、封止部３内の複数の第３のビア１４と各々接続されている。
上記の構成により、複数の第２のビア５が、発熱源である半導体チップ２の周辺部、特に側面近傍に配置されることになる。さらに、複数の第３のビア１４が半導体チップ２の裏面の近傍に配置されることになる。すなわち、封止部３内において、発熱源（半導体チップ２）からの熱が、その側面および裏面から熱伝導体（ビア）に効率良く伝えられ、放熱性を改善することが可能となる。また、第２のビア５から外部端子６ｂに至る熱伝導経路は、第３のビア１４から外部端子６ｃに至る経路は、いずれも基板１の主面に対して垂直であり、半導体装置３００の外部への経路が最短となるため、半導体チップ２を露出しない樹脂封止型の半導体装置においても効率的な放熱が可能となる。
（第３の実施形態の一変形例）
図８（ａ）及び図８（ｂ）は、本変形例に係る半導体装置の構成を模式的に示す断面図と平面図である。
第３の実施形態では、半導体チップ２から半導体装置３００の外部への熱伝導経路は、封止部３内の第２のビア５および第３のビア１４と、該第２のビア５および第３のビア１４に各々接続され、封止部３の表面に配置された外部端子６ｂ、６ｃにより構成されていた。本変形例では、図８（ａ）に示す半導体装置３１０のように、封止部３の表面に配置された放熱体１５をさらに備える。放熱体１５は、その平面積が半導体チップ２よりも大きく、かつ第２のビア５、第３のビア１４および外部端子６ｂ、６ｃと接続されている。
放熱体１５は、半導体チップ２の裏面を覆うように配置され、断面において半導体チップ２よりも幅が大きい。また、複数の第２のビア５、第３のビア１４および外部端子６ｂ、６ｃと接続される一方、基板１および半導体チップ２とは接触することなく絶縁されている。これらの、半導体チップ２の側面近傍に形成された第２のビア５、半導体チップ２の裏面近傍に形成された第３のビア１４、放熱体１５および外部端子６ｂ、６ｃからなる熱伝導経路により、半導体チップ２で発生した熱が半導体装置３１０の外部へと放熱される。
放熱体１５は、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
図８（ｂ）に示す半導体装置３１０の上面では、封止部３に、外部端子６ａ、６ｂ、６ｃおよび放熱体１５が配置されている。放熱体１５は、封止部３の表面に密着して配置されてもよい。
上記の構成により、封止部３から第２のビア５、外部端子６ｂ、第３のビア１４および外部端子６ｃを介して、実装基板（図示せず）等の半導体装置３１０の外部へ熱を逃がす熱伝導経路に加え、半導体チップ２で発生した熱を封止部３からその表面の放熱体１５を介して、第２のビア５、第３のビア１４および外部端子６ｂ、６ｃへと伝達する熱伝導経路が形成されるため、放熱性をさらに向上することが出来る。
（第４の実施形態）
図９は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。
第１の実施形態では、半導体装置１００において、半導体チップ２の裏面はその表面が平坦な封止部３に覆われていた。本実施形態では、図９に示す半導体装置４００のように、封止部１６に開口部１７が設けられ、該開口部１７から半導体チップ２の裏面が部分的に露出している。
開口部１７は、半導体チップ２の裏面よりも小さい面積であり、半導体チップ２の各端部からはみ出さない範囲であれば、正方形、長方形または円など、どのような形状であってもよい。放熱性向上の観点からは、チップの発熱量が大きい部分を中心に、できるだけ広く開口されているのが望ましい。
開口部１７は、封止部１６の表面を化学的または物理的手段により研磨して、半導体チップ２の裏面を露出させることにより形成することができる。化学的または物理的研磨とは、微粒子やグラインダー（砥石）を用いた研磨、エッチング、またはレーザー加工等、どのような方法であってもよい。
上記の構成により、半導体チップ２で発生した熱は、封止部１６、第２のビア５および外部端子６ｂからなる熱伝導経路により、半導体装置４００の外部の実装基板等へ放熱される。さらに、半導体チップ２の裏面が封止部１６から露出しているため、半導体チップ２での発熱を、半導体装置４００の外気へ直接に放熱する熱伝達経路が形成される。これにより、第２のビア５と外部端子６ｂとの熱伝達経路と併せて、放熱性をさらに向上することが出来る。
（第４の実施形態の一変形例）
図１０は、本変形例に係る半導体装置の構成を模式的に示す断面図である。
第４の実施形態では、半導体装置４００において、半導体チップ２の裏面が、封止部３に設けられた開口部１７から部分的に露出していた。本変形例では、図１０に示す半導体装置４１０のように、半導体チップ２の裏面に形成された封止部１６の開口部１７を覆うように設けられた放熱体１８を備える。
放熱体１８は、半導体チップ２の裏面と封止部１６の表面とに接触して配置される。また、放熱体１８は、半導体チップ２の裏面よりも大きく、第２のビア５及び外部端子６ｂと接続されている。
放熱体１８は、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
上記の構成により、半導体チップ２で発生した熱は、封止部１６、第２のビア５および外部端子６ｂを介した熱伝導経路により、実装基板等の半導体装置４１０の外部へ放熱される。さらに、封止部１６の開口部１７から露出した半導体チップ２の裏面と、封止部１６の表面とに放熱体１８を配置したことにより、放熱体１８を介して第２のビア５および外部端子６ｂへと放熱する熱伝導経路が形成されている。これにより、半導体チップ２が側面および裏面から放射する熱を効率的に放熱できる複数の熱伝導経路が形成されるので、半導体装置４１０の放熱性をさらに向上することが出来る。
（第５の実施形態）
図１１は、本実施形態に係る半導体装置の構成を模式的に示す断面図である。
第１の実施形態の変形例１では、半導体装置１１０において、封止部３の表面に放熱体８を備えていた。本実施形態では、図１１に示す半導体装置５００のように、封止部３の内部に放熱体１９が形成されている。
放熱体１９は、半導体チップ２の裏面と接触して配置され、断面において半導体チップ２の幅よりも大きい。また、複数の第２のビア５と接続される一方、基板１とは接触することなく絶縁されている。また、半導体チップ２の裏面と接触しているが、半導体チップ２内部の回路とは電気的に接続していない。
放熱体１９は、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
上記の構成により、半導体チップ２で発生した熱は、封止部３、第２のビア５および外部端子６ｂを介した熱伝導経路により、実装基板等の半導体装置５００の外部へ放熱される。さらに、半導体チップ２の裏面と接触した放熱体１９から、該放熱体１９と接続した第２のビア５、および外部端子６ｂに至る熱伝導経路を備えることにより、半導体装置５００の放熱性をさらに向上することが出来る。特に、本変形例によると、封止部３を介さず、半導体チップ２の裏面から放射される熱を直接に放熱体１９に伝導させることができるため、封止部３を介した熱伝導経路のみを備える構成よりも、より効率的な放熱が可能となる。
（第６の実施形態）
図１２（ａ）及び図１２（ｂ）は、本実施形態に係る半導体装置の構成を模式的に示す断面図と平面図である。
第１から第５の実施形態およびその変形例では、半導体装置において、基板１の上面に実装された１つの半導体チップ２が放射する熱に対する、半導体装置外部への熱伝導経路が形成されていた。本実施形態では、図１２（ａ）に示す半導体装置６００のように、基板１の上面に実装された複数の半導体チップ２ａ、２ｂに対し、各々半導体装置６００の外部への熱伝導経路を備える。
さらに、半導体装置６００に求められる機能に応じて、半導体チップ以外の電子部品２０ａ、２０ｂが実装されてもよい。本実施形態では、基板１の上面には電子部品２０ａを、その裏面（半導体チップ２ａ、２ｂの実装面と反対側の面）には電子部品２０ｂを備える。
基板１は、その上面に配線パターンが形成されており、該配線パターンは、半導体チップおよび第１のビア４と電気的に接続される電極（図示せず）を有する。また、裏面にも電子部品２０ｂと電気的に接続するためのパターンが形成されている。
半導体チップ２ａ、２ｂは、バンプ７を介して基板１の上面にフリップチップ実装されている。半導体チップ２ａ、２ｂの主面、つまりバンプ７が接合されている面は、トランジスタおよびコンデンサ等でなる集積回路が形成された能動領域を含む。
封止部３は、半導体チップ２ａ、２ｂを覆いつつ、基板１の上面に形成されている。封止部３は、例えば樹脂等の絶縁体である。
封止部３には、該封止部３の厚さ方向において、基板１の上面の電極から封止部３の上面まで貫通する貫通孔が形成されている。貫通孔の内部には、導電性物質が埋め込まれて第１のビア４が形成されている。封止部３の基板１と反対側の表面には、第１のビア４と接続されるように外部端子６ａが配置されている。すなわち、第１のビア４は、一端において基板１の上面の電極と接続されており、他端において封止部３から露出した外部端子６ａと接続されている。この電気的経路により、半導体チップ２ａ、２ｂの機能は、半導体装置６００の外部に引き出される。
また、封止部３内の半導体チップ２ａ、２ｂ各々の外方、特に側面近傍には、封止部３の厚さ方向に、基板１の配線パターンに到達しない深さで凹部が形成されている。この基板１の配線パターンに到達しない深さの凹部の内部には、導電性物質が埋め込まれて第２のビア５が形成されている。第２のビア５は、基板１および半導体チップ２ａ、２ｂと接触することなく絶縁されている。封止部３の表面には、第２のビア５と接続するように外部端子６ｂが配置される。半導体チップ２ａ、２ｂの側面近傍に形成された第２のビア５と外部端子６ｂとからなる熱伝導経路により、半導体チップ２ａ、２ｂで発生した熱が半導体装置１００の外部へと放熱される。
封止部３の表面にはさらに、半導体チップ２ａ、２ｂの裏面をそれぞれ覆うように、複数の放熱体２１ａ、２１ｂが形成されている。放熱体２１ａは、断面において半導体チップ２ａの幅よりも大きく、放熱体２１ｂは、断面において半導体チップ２ｂの幅よりも大きい。放熱体２１ａは、半導体チップ２ａの近傍に形成された第２のビア５及び外部端子６ｂと接続される一方、基板１および半導体チップ２ａとは接触することなく絶縁されている。また、放熱体２１ｂは、半導体チップ２ｂの近傍に形成された第２のビア５及び外部端子６ｂと接続される一方、基板１および半導体チップ２ｂとは接触することなく絶縁されている。
これらの、半導体チップ２ａ、２ｂの裏面に形成された放熱体２１ａ、２１ｂと、各々放熱体２１ａ、２１ｂと接続する第２のビア５、および外部端子６ｂとからなる熱伝導経路により、半導体チップ２ａ、２ｂで発生した熱が半導体装置６００の外部へと放熱される。
放熱体２１ａ、２１ｂは、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
基板１の上面に実装された電子部品２０ａは、コンデンサ、抵抗、インダクタまたはフィルタなどの素子であり、基板１の裏面に実装された電子部品２０ｂは、アンテナ素子である。
図１２（ｂ）に示す半導体装置６００の上面では、封止部３の表面に、複数の外部端子６ａ、６ｂと、放熱体２１ａ、２１ｂとが配置されている。外部端子６ｂは、半導体チップ２ａ、２ｂ各々の外方、望ましくは近傍に、その周囲を囲むように配置される。外部端子６ａは、外部端子６ｂよりも外側に配置され、半導体装置６００の外縁領域に配置されてもよい。複数の外部端子６ａは、封止部３内の複数の第１のビア４と各々接続されている。
放熱体２１ａと半導体チップ２ａの近傍に形成された複数の外部端子６ｂとは互いに接続され、放熱体２１ｂと半導体チップ２ｂの近傍に形成された複数の外部端子６ｂとは互いに接続されている。放熱体２１ａは、半導体チップ２ａの裏面よりも大きく、第２のビア５及び外部端子６ｂと接続されている。また、放熱体２１ｂは、半導体チップ２ｂの裏面よりも大きく、第２のビア５及び外部端子６ｂと接続されている。
上記の構成により、半導体チップ２ａ、２ｂで発生した熱は、封止部３を介して各々の近傍に形成された第２のビア５へと伝えられ、第２のビア５から外部端子６ｂを介した熱伝導経路により、実装基板等の半導体装置６００の外部へ放熱される。さらに、半導体チップ２ａ、２ｂ各々の裏面からは、各々封止部３を介して放熱体２１ａ、２１ｂに熱が伝えられ、放熱体２１ａ、２１ｂと接続された第２のビア５および外部端子６ｂに至る熱伝導経路により放熱される。これにより、複数の半導体チップ２ａ、２ｂを搭載する半導体装置６００においても、各々の半導体チップに対して効率的な放熱構造を備えるため、効率的な放熱が可能になる。
半導体装置６００は、外部端子６ａ、６ｂを介して実装基板（図示せず）に実装される。この実装体において、半導体チップ２ａ、２ｂで発生した熱は、主に放熱体２１ａ、２１ｂと、第２のビア５および外部端子６ｂとを介して実装基板に伝わり、半導体装置６００の外部への放熱が実現される。
ここで、第２のビア５、外部端子６ｂおよび放熱体２１ａ、２１ｂを、実装基板の定電位供給部と導通させることにより、第２のビア５、外部端子６ｂおよび放熱体２１ａ、２１ｂからなる構成を、熱伝導経路としてだけではなく、電気的なシールドとすることが出来る。第２のビア５を、複数の半導体チップ２ａ、２ｂ各々の四辺を全て囲うように配置し、また、放熱体２１ａ、２１ｂをそれぞれの半導体チップ２ａ、２ｂの裏面全体を覆うように配置することにより、シールド効果をより高めることが出来る。
上記の構成により、半導体チップ２ａ（２ｂ）から発生した電気的ノイズが、それと隣接する電子部品２０ａ、２０ｂおよび他の半導体チップ２ｂ（２ａ）へ伝播することを抑制することができる。また、半導体チップ２ａ（２ｂ）から発生した電気的ノイズが、半導体装置６００の外部へ放射することを抑制することが出来る。
さらに、上記の構成により、実装基板および半導体装置６００の外部、またはそれぞれ隣接する電子部品２０ａ、２０ｂおよび他の半導体チップ２ｂ（２ａ）からのノイズが抑制されて、半導体装置６００の安定動作を実現することが可能となる。
また、第２のビア５は、基板１と接していないため、半導体チップの大きさおよびその発熱量に合わせて、配置場所および配置個数を最適に選択することが出来る。このため、実装された半導体チップが複数個存在する場合であっても、それぞれの発熱量に対応した放熱効果を得ることが出来るので、放熱性を向上することが出来る。
（第６の実施形態の一変形例）
図１３（ａ）及び図１３（ｂ）は、本変形例に係る半導体装置の構成を模式的に示す断面図と平面図である。
第６の実施形態では、半導体装置６００において、基板１の上面に実装された複数の半導体チップ２ａ、２ｂの各々に対し、独立した熱伝導経路が形成されていた。詳しくは、半導体チップ２ａに対しては、その近傍に配置された第２のビア５と、放熱体２１ａと、第２のビア５および放熱体２１ａと接続される外部端子６ｂとからなる熱伝導経路、並びに電気的シールドが構成されていた。また、半導体チップ２ｂに対しては、その近傍に配置された第２のビア５と、放熱体２１ｂと、第２のビア５および放熱体２１ｂと接続される外部端子６ｂとからなる熱伝導経路、並びに電気的シールドが構成されていた。
本変形例では、図１３（ａ）に示す半導体装置６１０のように 封止部３の表面には、複数の半導体チップ２ａ、２ｂ、複数の電子部品２０ａの裏面側に配置された複数の放熱体が接続されてなる放熱体２２を備える。
図１３（ｂ）に示す半導体装置６１０の上面では、封止部３の表面に、複数の外部端子６ａ、６ｂと、放熱体２２とが配置されている。外部端子６ｂは、半導体チップ２ａ、２ｂ、および電子部品２０ａの外方、望ましくは近傍に、その周囲を囲むように配置される。放熱体２２は、各々の半導体チップ２ａ、２ｂ、および電子部品２０ａに対応して配置された複数の放熱体が連結されて構成される。複数の放熱体２２は、各々対応する半導体チップ２ａ、２ｂまたは電子部品２０ａよりも大きく、それらの裏面をそれぞれ覆うように配置される。
ここで、隣接する半導体チップ２ａ、２ｂ同士、または半導体チップ２ａ、２ｂと電子部品２０ａとの間では、第２のビア５と外部端子６ｂとが共有される。より具体的には、半導体チップ２ａの半導体チップ２ｂに対向する辺の近傍に配置された第２のビア５および外部端子６ｂは、半導体チップ２ｂの半導体チップ２ａに対向する辺の近傍に配置された第２のビア５および外部端子６ｂと共有されている。また、半導体チップ２ａと対応する放熱体２２と、半導体チップ２ｂと対応する放熱体２２とは、その連結部において共通の第２のビア５および外部端子６ｂと連結されている。
上記の構成により、基板１、半導体チップ２ａ、２ｂ、および電子部品２０ａのサイズの大小により、半導体チップ２ａ、２ｂ、および電子部品２０ａのそれぞれに対して、第２のビア５と外部端子６ｂとを個別に配置するスペースが十分に確保できない場合でも、隣接する搭載部品の間に第２のビア５および外部端子６ｂを一列に配置することにより、共有することが出来る。
この場合も、半導体チップ２ａ、２ｂ、および電子部品２０ａで発生した熱に対して、封止部３、第２のビア５、放熱体２２および外部端子６ｂを介した熱伝導経路が形成されるため、半導体装置６１０の外部への効果的な放熱が可能となる。
また、第２のビア５、外部端子６ｂおよび放熱体２２を、実装基板の定電位供給部と導通させることにより、これらを熱伝導経路としてだけではなく、電気的なシールドとすることが出来る。第２のビア５を半導体チップ２ａ、２ｂおよび電子部品２０ａの外側を全て囲うように配置し、また、放熱体２２を半導体チップ２ａ、２ｂおよび電子部品２０ａの上面を覆うように配置することで、シールドの効果をより高めることが出来る。
上記の構成により、半導体チップ２ａ、２ｂおよび電子部品２０ａから発生した電気的ノイズを半導体装置６１０の外部へ放射することを抑制することが出来る。その上、実装基板および半導体装置６１０の外部からのノイズを抑制して、半導体チップ２ａ、２ｂおよび電子部品２０ａ、２０ｂの安定動作を実現することが可能となる。
（第７の実施形態）
図１４は、本実施形態に係る半導体装置７００の構成を模式的に示す断面図である。
第１〜第６の実施形態およびその変形例では、第２のビア５に外部端子６ｂを接続し、第２のビアと外部端子６ｂとから構成される熱伝導経路による放熱構造を備えていた。本実施形態では、図１４に示す半導体装置７００のように、第２のビア５には、外部端子ではなく、放熱体２３を接続し、さらに放熱体２３を封止部３の表面に形成した再配線２４によって、第１のビア４と外部端子６ｄとに接続する。
封止部３には、該封止部３の厚さ方向において、基板１の上面の電極から封止部３の上面まで貫通する貫通孔が形成されている。貫通孔の内部には、導電性物質が埋め込まれて第１のビア４が形成されている。すなわち、第１のビア４は、一端において基板１の上面の電極と接続されており、他端において封止部３から露出した外部端子６ｄと接続されている。この電気的経路により、半導体チップ２の機能は、半導体装置１００の外部に引き出される。
また、封止部３内の半導体チップ２の外方、特に側面近傍には、封止部３の厚さ方向に、基板１の配線パターンに到達しない深さで凹部が形成されている。この基板１の配線パターンに到達しない深さの凹部の内部には、導電性物質が埋め込まれて第２のビア５が形成されている。
第２のビア５は、基板１および半導体チップ２と接触することなく絶縁されている。
封止部３の表面には、半導体チップ２を覆うように放熱体２３が形成されている。放熱体２３は断面において半導体チップ２の幅よりも大きく、第２のビア５と接続されている。放熱体２３は、金属膜または導電性のシートであってもよく、放熱性を向上するには、熱伝導性が高い物質であってもよい。
封止部３の表面において、第２のビア５よりも外側には再配線２４が形成されている。第１のビア４と第２のビア５とは、再配線２４によって接続されて互いに導通している。再配線２４は配線であり、金属膜であってもよく、銅またはアルミニウムを用いた配線であってもよい。
上記の構成により、半導体チップ２で発生した熱は、封止部３を介して半導体チップ２の近傍に配置された第２のビア５および放熱体２３へと伝播する熱伝導経路と、再配線２４を介して第１のビア４および外部端子６ａに至る熱伝導経路とによって、放熱性をより向上することが出来る。
このように、第２のビア５に外部端子６ｂを設けない構成であっても、第１のビア４と接続することにより、熱伝導経路を形成して、放熱性を向上することが出来る。
なお、複数の実施形態およびその変形例において共通する構成を当段落に補足する。第１〜第７の実施形態等において、実装基板は、樹脂基板またはセラミック基板であってもよく、両面基板や多層基板であってもよい。また、実装基板上には、半導体装置以外の部品または素子が実装されていてもよい。第１の実施形態の変形例１および３、第２〜第４の実施形態の変形例、第６の実施形態およびその変形例において、放熱体は第２のビアと該第２のビアと接続された外部端子の両方に接続することが必須ではなく、例えば、第２のビアのみに接続されていたとしても、外部端子に至る熱伝導経路の一部として構成されていれば、一応の効果を発揮する。また、第１の実施形態の変形例１および３、第２〜第４の実施形態の変形例、第６の実施形態およびその変形例、および第７の実施形態において、放熱体は、封止部の表面に配置されてもよく、部分的に封止部内に埋め込まれて配置されてもよい。
貫通孔に埋め込まれて第１のビアを形成する導電性物質と、チップの裏面まで到達しない深さの凹部に埋め込まれて第２のビア及び第３のビアを形成する導電性物質とを、同一の材料にしてもよく、その場合は工程が簡易となる。一方、それぞれに最適な材料を選択してもよい。例えば、第１のビアには導電性物質を充填し、一方、第２のビア及び第３のビアには、高い熱伝導性を有する絶縁性材料を充填してもよい。第２のビア及び第３のビアに充填する絶縁性材料には、例えば、アルミナ（酸化アルミニウム）、窒化アルミニウムおよび炭化ケイ素のうちのいずれか、又はこれらの混合物を用いることができる。また、これらの高い熱伝導性を有する絶縁性材料をフィラーとして用いてもよい。すなわち、高い熱伝導性を有する絶縁性材料を粉末状にして樹脂と混ぜ合わせ、各凹部に充填してもよい。さらに、フィラーには、カーボンまたは熱伝導率が極めて高いダイヤモンドを用いることができる。このとき、絶縁性材料からなる封止部よりも、該フィラーを高密度に充填された第２のビア及び第３のビアの方が熱伝導性が高くなる。
以上、本開示を上記実施形態およびその変形例の一例に基づいて詳細に説明したが、同一符合を付した構成要素は、特に断りがない限り、先出の実施形態または変形例の特徴を継承する。また、同一符号を付した構成要素およびそれらの連関からなる構造は、特に断りがない限り、先出の実施形態または変形例において奏する効果が担保される。また、第１の実施形態の効果は、特に断りがない限り、他の実施形態および変形例においても担保される。
また、本開示は、上記の実施形態等に限られない。本開示の趣旨を逸脱しない限りにおいて、変形や変更が可能である。例えば、異なる実施形態等の構成を組み合わせたもの、構成要素の一部を実施形態等に記載されていない類似物に置き換えたものも本開示の範疇とする。
本開示の半導体装置は、放熱性、耐ノイズ性および高周波動作に優れていることから、通信機器のＲＦモジュールまたは半導体パッケージ等として有用である。
１ 基板
２、９ 半導体チップ
３、１６ 封止部
４ 第１のビア
５ 第２のビア
６ａ、６ｂ、６ｃ、６ｄ 外部端子
７ バンプ
８、１５、１８、１９、２１ａ、２１ｂ、２２、２３ 放熱体
１０ ワイヤ
１１ 実装基板
１２ 定電位供給部
１３ 導電体
１４ 第３のビア
１７ 開口部
２０ａ、２０ｂ 電子部品
２４ 再配線
１００、１１０、１２０、１３０、３００、３１０、４００、４１０、５００、６００、６１０、７００ 半導体装置
２００、２１０ 実装体

Claims (20)

  1. 第１の面と、前記第１の面と反対側の第２の面を有し、前記第１の面に電極を有する基台と、
    前記基台の前記第１の面に搭載された第１の半導体チップと、
    前記第１の半導体チップと、前記基台の第１の面を封止した封止部と、
    前記封止部の表面から、前記封止部を厚さ方向に貫通し、前記基台の第１の面の前記電極と電気的に接続された複数の第１のビアと、
    前記封止部の表面において、前記複数の第１のビアと接続された複数の第１の外部端子と、
    前記複数の第１のビアよりも内側に、前記封止部の表面から厚さ方向に前記封止部を貫通しない深さで形成された複数の第２のビアと、
    前記封止部の表面において、前記複数の第２のビアと接続された複数の第２の外部端子と
    を備え、
    前記複数の第２のビアは、前記第１の半導体チップと接触していない
    半導体装置。
  2. 前記複数の第２のビアは、前記基台と接していない
    請求項１に記載の半導体装置。
  3. 前記複数の第２のビアは、前記第１の半導体チップおよび前記基台と絶縁されている
    請求項１または２に記載の半導体装置。
  4. 前記第１の半導体チップの回路形成面は、バンプを介して前記基台の第１の面と電気的に接続されている
    請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第１の半導体チップの回路形成面と反対側の面は、前記基台の第１の面と対向して実装され、
    前記第１の半導体チップの前記回路形成面と、前記基台の第１の面の電極とはワイヤを介して電気的に接続されている
    請求項１乃至３のいずれか１項に記載の半導体装置。
  6. 前記複数の第２のビアは、前記第１の半導体チップの裏面近傍に設けられ、一端が前記封止部から露出し、他の一端が前記裏面と対向するよう配置されている
    請求項４に記載の半導体装置。
  7. 前記複数の第２のビアは、前記第１の半導体チップの側面近傍に配置されている
    請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記複数の第２のビアは、前記第１の半導体チップの周囲を囲むように配置されている
    請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記封止部の、前記基台との接触面とは反対側の表面に配置された第１の放熱体を更に備え、
    前記第１の放熱体と前記複数の第２のビアまたは前記複数の第２の外部端子が接続されている
    請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記第１の半導体チップの裏面と接触し、前記封止部の内部に配置された第２の放熱体を更に備え、
    前記第２の放熱体と前記複数の第２のビアが接続されている
    請求項１乃至８いずれか１項に記載の半導体装置。
  11. 前記第１の放熱体は前記第１の半導体チップの裏面を覆うように配置され、平面視において前記第１の半導体チップの裏面より面積が大きい
    請求項９に記載の半導体装置。
  12. 前記第１の放熱体が導電性材料で構成されている
    請求項９又は１１に記載の半導体装置。
  13. 前記封止部に、前記第１の半導体チップの裏面の一部を露出する開口部をさらに備えている
    請求項４または６に記載の半導体装置。
  14. 前記封止部の開口部内に、前記第１の半導体チップの裏面と接触する放熱体をさらに備えている
    請求項１３記載の半導体装置。
  15. 前記基台の前記第１の面に搭載され、前記封止部に封止された第２の半導体チップと、
    前記封止部の、前記基台との接触面とは反対側の表面に、前記第２の半導体チップの裏面を覆うように配置された第３の放熱体とを更に備え、
    第２の半導体チップの側面近傍に、その周囲を囲むように複数の前記第２のビアが配置され、前記第３の放熱体と接続されている
    請求項９に記載の半導体装置。
  16. 前記基台の前記第１の面に搭載され、前記封止部に封止された第１の電子部品をさらに備えている
    請求項１５に記載の半導体装置。
  17. 前記封止部の、前記基台との接触面とは反対側の表面に、前記第１の電子部品の裏面を覆うように配置された第４の放熱体を更に備え、
    前記第１の電子部品の側面近傍に、その周囲を囲むように複数の前記第２のビアが配置され、前記第４の放熱体と接続されており、
    前記第１の半導体チップと前記第２の半導体チップ、前記第２の半導体チップと前記第１の電子部品はそれぞれ隣接して配置されており、
    前記第１の半導体チップと前記第２の半導体チップとが対向する辺において、前記第２のビアと第２の外部端子は共有されており、前記第２の半導体チップと前記第１の電子部品とが対向する辺において、前記第２のビアと第２の外部端子は共有されており、
    前記第１の放熱体、前記第３の放熱体および前記第４の放熱体は連結形成されている
    請求項１６に記載の半導体装置。
  18. 第１の面と、前記第１の面と反対側の第２の面を有し、前記第１の面に電極を有する基台と、
    前記基台の前記第１の面に搭載された第１の半導体チップと、
    前記第１の半導体チップと、前記基台の第１の面を封止した封止部と、
    前記封止部の表面から、前記封止部を厚さ方向に貫通し、前記基台の第１の面の前記電極と電気的に接続された複数の第１のビアと、
    前記封止部の表面において、前記複数の第１のビアと接続された複数の第１の外部端子と、
    前記複数の第１のビアよりも内側に、前記封止部の表面から厚さ方向に、前記封止部を貫通しない深さで形成された複数の第２のビアと、
    前記封止部の、前記基台との接触面とは反対側の表面に配置され、前記第２のビアと接続された第５の放熱体と、
    前記第１のビアと前記第２のビアとを接続する導電性の再配線層と
    を備え、
    前記複数の第２のビアは、前記第１の半導体チップと接触していない
    半導体装置。
  19. 表面に配線パターンが形成された実装基板を備え、
    請求項１乃至１７のいずれか１項に記載の半導体装置の前記第１の外部端子および第２の外部端子が、前記実装基板の定電位となる電極と電気的に接続されている
    半導体装置の実装体。
  20. 表面に配線パターンが形成された実装基板を備え、
    請求項１８に記載の半導体装置の前記第１の外部端子が、前記実装基板の定電位となる電極と電気的に接続されている
    半導体装置の実装体。
JP2014527940A 2012-07-30 2013-02-26 放熱構造を備えた半導体装置 Active JP5945326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012168335 2012-07-30
JP2012168335 2012-07-30
PCT/JP2013/001104 WO2014020783A1 (ja) 2012-07-30 2013-02-26 放熱構造を備えた半導体装置

Publications (2)

Publication Number Publication Date
JP5945326B2 JP5945326B2 (ja) 2016-07-05
JPWO2014020783A1 true JPWO2014020783A1 (ja) 2016-07-21

Family

ID=50027502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014527940A Active JP5945326B2 (ja) 2012-07-30 2013-02-26 放熱構造を備えた半導体装置

Country Status (3)

Country Link
US (1) US9219021B2 (ja)
JP (1) JP5945326B2 (ja)
WO (1) WO2014020783A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015165068A1 (en) * 2014-04-30 2015-11-05 Intel Corporation Integrated circuit assemblies with molding compound
US20180220539A1 (en) * 2015-09-29 2018-08-02 Hitachi Automotive Systems, Ltd. Electronic Control Device
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器
WO2019021720A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US20190214327A1 (en) * 2018-01-10 2019-07-11 Sonja Koller Thermal conduction devices and methods for embedded electronic devices
CN110060961B (zh) 2018-01-19 2021-07-09 华为技术有限公司 一种晶圆封装器件
WO2019163580A1 (ja) * 2018-02-20 2019-08-29 株式会社村田製作所 半導体装置及び半導体装置の製造方法
CN111788743B (zh) 2018-02-28 2021-08-03 株式会社村田制作所 天线模块
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
JP2020047651A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
WO2020200475A1 (en) * 2019-04-05 2020-10-08 Huawei Technologies Co., Ltd. Flat antenna device and method of its fabrication
US11296005B2 (en) * 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
CN115552801A (zh) * 2020-05-27 2022-12-30 株式会社村田制作所 高频模块以及通信装置
CN111816641A (zh) * 2020-08-27 2020-10-23 华天科技（西安）有限公司 一种基于二次塑封的电磁屏蔽封装结构及方法
TW202407923A (zh) * 2022-07-14 2024-02-16 日商村田製作所股份有限公司 半導體裝置
WO2024014361A1 (ja) * 2022-07-14 2024-01-18 株式会社村田製作所 半導体モジュール

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206338A (ja) * 1991-10-08 1993-08-13 Lsi Logic Corp ヒートシンクを備えた半導体装置アセンブリ
JPH0621276A (ja) * 1992-04-21 1994-01-28 Motorola Inc 熱強化型半導体素子およびその製造方法
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2006032773A (ja) * 2004-07-20 2006-02-02 Denso Corp 半導体装置
JP2008171938A (ja) * 2007-01-10 2008-07-24 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP2009105297A (ja) * 2007-10-25 2009-05-14 Rohm Co Ltd 樹脂封止型半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
JP2010087442A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 半導体装置及びその製造方法
WO2010105346A1 (en) * 2009-03-16 2010-09-23 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP2012015192A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP2003007910A (ja) 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置
JP2005322659A (ja) * 2004-05-06 2005-11-17 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法ならびに半導体装置
JP2007281160A (ja) 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法
US7511299B1 (en) * 2007-10-02 2009-03-31 Xilinx, Inc. Packaged integrated circuit with raised test points
US20110163428A1 (en) * 2010-01-05 2011-07-07 Manolito Fabres Galera Semiconductor packages with embedded heat sink

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206338A (ja) * 1991-10-08 1993-08-13 Lsi Logic Corp ヒートシンクを備えた半導体装置アセンブリ
JPH0621276A (ja) * 1992-04-21 1994-01-28 Motorola Inc 熱強化型半導体素子およびその製造方法
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2006032773A (ja) * 2004-07-20 2006-02-02 Denso Corp 半導体装置
JP2008171938A (ja) * 2007-01-10 2008-07-24 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2009105297A (ja) * 2007-10-25 2009-05-14 Rohm Co Ltd 樹脂封止型半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP2010087442A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 半導体装置及びその製造方法
WO2010105346A1 (en) * 2009-03-16 2010-09-23 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP2012015192A (ja) * 2010-06-29 2012-01-19 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
US20150084180A1 (en) 2015-03-26
JP5945326B2 (ja) 2016-07-05
WO2014020783A1 (ja) 2014-02-06
US9219021B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
JP5945326B2 (ja) 放熱構造を備えた半導体装置
CN207320090U (zh) 电子器件和电子芯片
US8373997B2 (en) Semiconductor device
JP5081578B2 (ja) 樹脂封止型半導体装置
JP2008091714A (ja) 半導体装置
US20140319668A1 (en) High thermal performance 3d package on package structure
JP2006073651A (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
KR20110037066A (ko) 반도체 디바이스 및 그 제조 방법
JP2005064479A (ja) 回路モジュール
TW201605002A (zh) 半導體封裝
JP4284744B2 (ja) 高周波集積回路装置
JP2006120996A (ja) 回路モジュール
JP2007281201A (ja) 半導体装置
KR102519530B1 (ko) 반도체 패키지
CN110476245B (zh) 模块
JP6737634B2 (ja) 放熱チップ及び放熱構造
KR20220077762A (ko) 방열층을 포함한 반도체 패키지
TWI625833B (zh) 封裝結構
JP2008270684A (ja) 電子装置
JPH09115956A (ja) 半導体装置
JP2012080145A (ja) 半導体装置
JP2012199283A (ja) 半導体装置
JPWO2006001087A1 (ja) 半導体装置
JP2023013148A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160527

R151 Written notification of patent or utility model registration

Ref document number: 5945326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250