JP2009170802A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009170802A
JP2009170802A JP2008009757A JP2008009757A JP2009170802A JP 2009170802 A JP2009170802 A JP 2009170802A JP 2008009757 A JP2008009757 A JP 2008009757A JP 2008009757 A JP2008009757 A JP 2008009757A JP 2009170802 A JP2009170802 A JP 2009170802A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat
insulating layer
post
heat radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008009757A
Other languages
English (en)
Other versions
JP4571679B2 (ja
Inventor
Makoto Terui
誠 照井
Yasushi Shiraishi
靖 白石
Junji Tsuchimoto
淳二 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008009757A priority Critical patent/JP4571679B2/ja
Publication of JP2009170802A publication Critical patent/JP2009170802A/ja
Application granted granted Critical
Publication of JP4571679B2 publication Critical patent/JP4571679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】放熱効率が向上し誤作動が抑制された半導体装置を提供する。
【解決手段】配線基板の一方の面にメモリチップ１０２の積層体が設けられ、該配線基板の他方の面に外部接続端子１１２が設けられた半導体装置１００であって、メモリチップ１０２の積層体を封止するように前記配線基板上に設けられた第１の絶縁層１１１と、第１の絶縁層１１１中の積層チップ１０２が設けられていない領域であり、前記配線基板上に設けられた放熱ポスト１１３と、を有する。
【選択図】図１

Description

本発明は半導体装置に関するものである。特に、複数のチップを搭載し、放熱効果が高い半導体装置に関する。
電子機器では、コントローラーＬＳＩと汎用ＬＳＩを組み合わせてシステムを構成している。コントローラーＬＳＩの代表例としては、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やマイコンがあり、汎用ＬＳＩの代表例としてはフラッシュメモリやＤＲＡＭなどの汎用メモリが挙げられる。
近年、機器の小型化・薄型化要求に対応するため、コントローラーＬＳＩと汎用ＬＳＩを一つのパッケージに搭載したＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｋａｇｅ）化への移行が促進されてきている。そのアプリケーションの一つとしてマイコンとメモリの組み合わせが挙げられる。
このようなアプリケーションの中でも、貫通ＶＩＡとマイクロバンプを活用し、メモリチップを積層することで大容量メモリを実現したＳｉＰ構造が提案されている。このような構造として、例えば、配線及び支持層に貫通電極を設けた構造が提案されている（例えば、特許文献１参照）。
一方、小型化・薄型化した半導体装置の強度を向上させ、尚且つチップから発生する熱を逃がすため、チップ上に放熱部材を設けた半導体装置が提案されている（例えば、特許文献２参照）。
特開２００６−１９４３３公報 特開２００６−３１９２４３公報
しかしながら、積層チップを搭載したＳｉＰ構造を有する半導体装置では、メモリチップの多層化、マイコンチップの高機能化により、パッケージサイズあたりの発熱量が大きくなり、尚且つ積層チップが露出している。すなわち、発熱量の大きい積層チップが断熱的な作用を示す大気で覆われていることになるため、放熱効率が劣り、パッケージ内に残留した熱によるメモリチップやマイコンチップの誤動作が懸念される。
また、メモリチップ等からの発熱を放出するためチップ上に放熱部材を設けた半導体装置では、積層チップの最上層に位置するチップについては放熱することができるものの、下層のチップでは誤作動が生じない程度の十分な放熱効果が得られない。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、放熱効率が向上し誤作動が抑制された半導体装置を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の半導体装置は、配線基板の一方の面に積層チップが設けられ、該配線基板の他方の面に外部接続端子が設けられた半導体装置であって、前記積層チップを封止するように前記配線基板上に設けられた第１の絶縁層と、前記第１の絶縁層中の前記積層チップが設けられていない領域であり、前記配線基板上に設けられた放熱ポストと、を有することを特徴とする。
請求項１に記載の半導体装置によると、積層チップから発生した熱は、第１の絶縁層中に形成された放熱ポストに伝わり、半導体装置から放射される。すなわち、放熱ポストを設けることにより、積層チップから発生した熱は、第１の絶縁層を経由し放熱ポストへの熱伝導が可能である。従って、半導体装置全体の放熱効率が向上し、誤作動を抑制することができる。
請求項２に記載の半導体装置は、前記配線基板と前記第１の絶縁層との間に第２の絶縁層が設けられていることを特徴とする。
請求項２に記載の半導体装置によると、請求項１に記載の効果に加え、再配線上にも第２の絶縁層を介して放熱ポストを形成することができる。すなわち、放熱ポストを形成することができる領域が広がるため、放熱ポストの数を増加させることが可能となる。従って、半導体装置の放熱効率が向上し、誤作動を抑制することができる。
請求項３に記載の半導体装置は、前記放熱ポストが前記配線基板のグラウンド電極と接続されていることを特徴とする。
請求項３に記載の半導体装置によると、請求項１に記載の効果に加え、放熱ポストに伝わった熱がグラウンド電極を経由して外部接続端子から外部に放熱されるため、半導体装置の放熱効率が向上し、誤作動を抑制することができる。
請求項４に記載の半導体装置は、更に、前記放熱ポスト上に熱伝導性樹脂層又は導電性樹脂層を介して放熱部材が設けられていることを特徴とする。
請求項４に記載の半導体装置によると、請求項１〜３に記載の効果に加え、放熱部材は積層チップ上に位置するため、積層チップの上面から放射される熱をも効率よく放熱することができる。従って、半導体装置の放熱効率はより一層向上し、誤作動を抑制することができる。
また、導電性樹脂層を用い、尚且つグラウンド電極と放熱ポストとが電気的に接続されている場合には、放熱ポスト及び放熱部材がグラウンド電位となる。すなわち、半導体装置に搭載されている積層チップをグラウンドで囲む構造となるため、積層チップからの放射ノイズを抑制し、外部からの電磁ノイズをも遮蔽することができる。従って、半導体装置の誤作動を抑制することができる。
さらに、半導体装置上に設けられた放熱部材は、半導体装置自体の強度をも向上させることができる。
請求項５に記載の半導体装置は、前記放熱部材の表面が凹凸状に形成されていることを特徴とする。
請求項５に記載の半導体装置によると、請求項４に記載の効果に加え、放熱部材が形成される面の表面積が増加する。すなわち、放熱に寄与する面積が増加するため、半導体装置の放熱効率は極めて優れており、誤作動を抑制することができる。
請求項６に記載の半導体装置は、前記放熱ポストは、平面視において前記配線基板の中心に対して点対称となるように前記配線基板上に配置されていることを特徴とする。
請求項７に記載の半導体装置は、前記放熱ポストは、前記配線基板の角部に配置されていることを特徴とする。
請求項６に記載の半導体装置によると、放熱により基板が熱収縮しても、放熱箇所が点対称であるため基板に加わる歪を抑制することができる。
また、請求項７に記載の半導体装置によると、放熱ポストが角部に位置する。すなわち点対称となるように配置されているため、基板の熱収縮による歪を抑制することができる。
本発明によれば、放熱効率が向上し誤作動が抑制された半導体装置を提供することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この
発明が理解できる程度に各構成部位の形状、大きさ及び配置関係が概略的に示されている
にすぎず、これによりこの発明が特に限定されるものではない。以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これは好適例の一つにすぎず、従って、何らこれらに限定されない。
＜第１の実施形態＞
図１は、本発明の第１の実施形態における半導体装置１００の断面図である。本発明の半導体装置１００は、放熱効率を向上させるため、放熱ポスト１１３を設けていることが特徴である。
本発明の半導体装置１００は、絶縁層１０７、グラウンド電極（以下、適宜、「ＧＮＤ電極」と称する）１０８、及び再配線１０９を有する配線基板上に、マイコンチップ１０１とメモリチップ１０２の積層体（以下、適宜、「積層チップ」と称する）が搭載されており、この積層体を封止するように第１の絶縁層１１１（この絶縁層１１１は、封止樹脂とも称される）が設けられている。この第１の絶縁層１１１には、放熱ポスト１１３が設けられている。
図２は、本発明の半導体装置の上面透明図である。メモリチップ６０２を有する積層チップから、再配線６０９により基板の中心に対して点対称となるように所定の位置に電極６０８が設けられている。この電極上に放熱ポスト６０８が設けられており、左右対称に配置されている。
また、図３は、本発明の半導体装置の上面透明図である。メモリチップ２０２を有する積層チップから再配線２０９により基板角部に電極２０８が設けられている。すなわち、この電極上に放熱ポスト２０８が設けられており、基板の中心に対して点対称となる位置に電極２０８が設けられていることになる。
以下に、放熱ポスト１１３、第１の絶縁層１１１について詳述する。
〔放熱ポスト〕
本発明における放熱ポストは、主に積層チップから発生する熱を半導体装置１００の外部に放出することために設けられている。
放熱ポスト１１３の位置は、図１に示すように、第１の絶縁層１１１中の積層チップが接続されていない領域に設けられている。すなわち、放熱ポスト１１３は、ショートを回避するため、ＧＮＤ電極１０８と同一層内に形成されている配線パターンに電気的に接続されていなければ特に限定されないが、放熱効率の観点から、図２のように、メモリチップ１０２に近い場所に位置する方が好ましい。また、放熱ポスト１１３がＧＮＤ電極１０８に接続されていると、放熱ポスト１１３に伝わった熱がＧＮＤ電極側にも熱が伝わり放熱効率が向上し、さらに、後述する放射板とも電気的に接続させることにより、電磁波等を遮蔽することができる点で好ましい。これについては後述する。
放熱ポスト１１３の配置は、半導体装置の放熱効率が向上すれば特に限定されないが、図２、及び３で示すように、基板の中心（メモリチップ１０２の中心）に対して点対称の位置に配置されていることが好ましい。半導体装置１００中で大きな熱伝導の分布が生じると、熱収縮の影響で半導体装置に歪みが発生してしまうためである。
放熱ポスト１１３の高さは、後述する第１の絶縁層１１１から突出しないような高さであることが好ましい。
放熱ポスト１１３の断面形状は、ＧＮＤ電極１０８と接続する態様を考慮し、ＧＮＤ電極の断面形状と同じ形状であり、尚且つ同じ径であることが特に好ましい。
放熱ポスト１１３の材質は、熱伝導性を考慮すると、例えば、Ｃｕ、Ａｕ等が挙げられる。
〔第１の絶縁層〕
図１で示す、本発明における第１の絶縁層１１１は、絶縁材料により形成されている。これは、メモリチップ１０２を電気的に保護するばかりでなく、放熱ポスト１１３や大気への伝熱作用をも有する。従って、第１の絶縁層は、エポキシ系、イミド系の絶縁樹脂を用いることが好ましい。第１の絶縁層１１１の膜厚は、積層チップを封止することができる高さであれば特に限定されない。
〔第１の実施形態の半導体装置の製造方法〕
以下に、本発明の半導体装置１００の製造工程断面図を図４、及び図５に沿って説明する。
まず、図４（Ａ）に示すシリコン又は硝子からなる支持体１０５に、図４（Ｂ）のようにホトリソ技術により、ＶＩＡ１０６を有する絶縁層１０７を形成する。その後、図４（Ｃ）に示すようにＣｕメッキ及びＮｉメッキにより、ＶＩＡ１０６に裏面電極１０８を形成する。その後、図５（Ａ）のように再配線１０９を形成する。そして、図５（Ｂ）のように、ＧＮＤ電極１０８上に、放熱ポスト１１３をＣｕメッキにより形成する。この時、放熱ポスト１１３の高さは、積層したメモリチップ１０２の実装高さよりも高く、且つ、第１の絶縁層１１１の厚さよりも低くなるように設定する。
次いで、図５（Ｃ）のように、あらかじめ、貫通ＶＩＡ１０３及びマイクロバンプ１０４により積層したメモリチップ１０２を再配線の所定の位置にフリップチップ技術で搭載し、アンダーフィル樹脂１１０を充填し、固着する。さらに、図３（Ｄ）のように、放熱ポスト１１３と積層チップとをエポキシ系の封止樹脂で封止し第１の絶縁層１１１を形成する。具体的には、放熱ポスト１１３の表面を完全に覆うように第１の絶縁層１１１を形成した後に、第１の絶縁層１１１の表面をグラインドすることにより、放熱ポスト１１３の表面を露出することにより、図３（Ｄ）に示すような第１の樹脂層１１１を形成する。
その後、図６（Ａ）のように、支持体１０５を分離し、図６（Ｂ）のように、支持体１０５の分離により露出した電極の所定の位置にマイコンチップ１０１をフリップチップ技術により搭載し、アンダーフィル樹脂を充填し、固着する。
最後に、裏面に露出した電極に外部接続端子１１２を形成した後、ダイシングソーで個片化し、図６（Ｃ）のように、本発明の半導体装置１００を形成することができる。製造工程の最終段階で個片化することにより、個々の部材を積層するよりも製造上有効である。
＜第２の実施形態＞
図７は、本発明の第２の実施形態における半導体装置３００の断面図である。半導体装置３００は、絶縁層３０７と第１の絶縁層３１１との間に第２の絶縁層３１７が設けられてことが特徴である。
以下に、第２の絶縁層、及び放熱ポストについて説明する。
〔第２の絶縁層〕
本発明における第２の絶縁層３１７は、放熱ポスト３１３と絶縁される程度の膜厚であれば特に限定されない。第２の絶縁層３１７を有することにより、再配線３０９上であっても第２の絶縁層３１７を介して放熱ポスト３１３を配置することができる。すなわち、放熱ポスト３１３の配置可能な位置の制約が緩和されるため、放熱ポスト３１３をより多く設けることができ、半導体装置３００の放熱効率が向上する。
〔放熱ポスト〕
放熱ポスト３１３の本数は、半導体装置３００の放熱効率を考慮して適宜設定することができる。
放熱ポスト３１３の位置は、半導体装置３００中の熱伝導の分布を抑制する観点から、メモリチップ３０２の積層体に接しないような位置で、積層チップの端部から等間隔で、尚且つ左右対称に配置されていることがより好ましい。放熱ポスト３１３が配置されうる具体的な範囲としては、前述した第１の実施形態で述べた範囲と同様である。
放熱ポスト３１３の高さ、形状、材質、及び第１の絶縁層については、第１の実施形態と同様である。
〔第２の実施形態の半導体装置の製造方法〕
以下に、本発明の半導体装置３００の製造工程断面図を図８、及び図９に記載する。
まず、図４（Ａ）〜（Ｃ）及び図５（Ａ）と同様に、図８（Ａ）のように再配線３０９を形成し、図８（Ｂ）のようにメモリチップ３０２が搭載される部分を除いた部分に第２の絶縁層３１７を形成する。
その後、図８（Ｃ）のように、第２の絶縁層３１７上に等間隔で放熱ポスト３１３をＣｕメッキにより形成する。この時、放熱ポスト３１３の高さは、第１の実施形態と同様である。なお、図６（Ｃ）では明記していないが、放熱ポスト３１３をメッキにより形成するために、シード層（不図示）をあらかじめ絶縁層３１７上に形成する。このシード層を電極としてＣｕメッキにより放熱ポスト３１３を形成する。すなわち、このシード層（不図示）は、絶縁層３１７上であり放熱ポスト３１３直下に位置することになる。
次いで、図８（Ｄ）のように、あらかじめ、貫通ＶＩＡ３０３及びマイクロバンプ３０４により積層したメモリチップ３０２を再配線３０９の所定の位置にフリップチップ技術で搭載し、アンダーフィル樹脂３１０を充填し、固着する。さらに、図９（Ａ）のように、全体をエポキシ系の封止樹脂で封止し第１の絶縁層３１１を形成する。この工程は、図５（Ｄ）で説明した工程と同様の工程により第１の絶縁層３１１を形成する。
その後、図９（Ｂ）のように、支持体３０５を分離し、図９（Ｃ）のように、支持体３０５の分離により露出した電極の所定の位置にマイコンチップ３０１をフリップチップ技術により搭載し、アンダーフィル樹脂を充填し、固着する。
最後に、裏面に露出した電極に外部接続端子３１２を形成した後、ダイシングソーにより個片化し、図９（Ｄ）のように、本発明の半導体装置３００を形成することができる。
＜第３の実施形態＞
図１０は、本発明の第３の実施形態における半導体装置４００の断面図である。半導体装置４００は、第１の実施形態において、熱伝導性樹脂層４１４又は導電性樹脂層４１６を介して放熱部材４１５が設けられていることが特徴である。
第３の実施形態において、導電性樹脂層を用い、放熱ポスト４１３とＧＮＤ電極４０８とが電気的に接続されている態様では、放熱効果を有するばかりでなく、外部からの電磁波をも遮蔽する効果をも有する点で好ましい。
以下に、熱伝導性樹脂層、導電性樹脂層及び放熱部材について説明する。
〔熱伝導性樹脂層、導電性樹脂層〕
熱伝導性樹脂としては、従来と同様な樹脂を用いることができる。例えば、日本エイブルスティック社製５０２０Ｋが挙げられる。導電性樹脂としては、例えば、日本エイブルスティック社製ＣＦ３３５０が挙げられる。
〔放熱部材〕
本発明における放熱部材４１５は、半導体装置３００の放熱効率と製造時間等を考慮して適宜設定することができる。
放熱部材４１５は、放熱ポスト４１３から伝わる熱ばかりでなく、メモリチップ４０２の表面から発生する熱をも半導体装置４００の外部に放出することができるため、放熱効率が向上する。
板厚は、放熱ポストから伝わる熱や、メモリチップ４０２から直接受ける熱等を放熱することができる程度の熱容量を有すれば特に限定されないが、約５０μｍ以上２００μｍ以下の範囲の板厚を有することが好ましい。また、この範囲にあると、半導体装置自体の強度をも向上させることができる。
放熱部材４１５の材質は、放熱効果を奏するものが挙げられ、Ｃｕ、Ａｌ、ＳＵＳ等が好ましいく、熱放射率の高い熱放射膜であってもよく、熱放射膜には黒色顔料が含まれていることが好ましい。この黒色顔料は熱放射率が高いため、熱の放射作用がより活性化される。すなわち、本実施の形態では、黒色が白色よりも熱を放射する効率が良いという性質を利用している。なお、熱放射膜として、例えば特開平１０−２７９８４５号公報に記載されているような、黒色顔料を含まないセラミックス粉末を含有した塗料を使用した場合、その色は白色に近い色である。よって、より高い熱放射効果が期待できる。
さらに、放熱部材４１５が形成される面の表面積を増加させると、その上に形成される放熱部材４１５の表面積もより増加する。その結果、熱放射に寄与する面積が増加するため、放熱効果をより活性化させることができる。
具体的には、放熱部材４１５に凹凸を有する放熱部材を用いることが挙げられ、凸部の高さは放熱部材４１５の板厚の２５％以上７５％以下であり、幅は板厚の放熱部材４１５の１００％以上２００％以下であることが好ましい。
〔第３の実施形態の半導体装置の製造方法〕
以下に、本発明の半導体装置４００の製造工程断面図を図１１に記載する。
まず、図５（Ａ）〜（Ｄ）と同様にして、図１１（Ａ）のように第１の絶縁層４１１を形成する。その後、図１１（Ｂ）のように、メモリチップ４０２の表面が露出するまで第１の絶縁層４１１を研削し、図１１（Ｃ）のように、露出した面に高熱伝導性樹脂又は導電性樹脂を有する層４１４、又は４１６を介して放熱部材４１５を貼り付ける。また、放射部材が前述の熱放射膜である場合には、液状の熱放射膜をスプレー塗布等により塗布した後に乾燥させて固形化させる。また、液状の熱放射膜が入った容器に図１１（Ｂ）の工程での基板を浸漬した後に乾燥させて固化させてもよい。
次いで、図１１（Ｄ）のように、支持体４０５を分離し、露出した面に熱伝導性樹脂層４１４、又は導電性樹脂層４１６を積層した後、放熱部材４１５を貼り付ける。そして、図１１（Ｅ）のように、支持体４０５の分離により露出した電極の所定の位置にマイコンチップ４０１をフリップチップ技術により搭載し、アンダーフィル樹脂を充填し、固着する。
最後に、裏面に露出した電極に外部接続端子４１２を形成した後、ダイシングソーにより個片化し、図１１（Ｆ）のように、本発明の半導体装置４００を形成する。
＜第４の実施形態＞
図１２は、本発明の第４の実施形態における半導体装置５００の断面図である。半導体装置５００は、第２の実施形態において、熱伝導性樹脂層５１４又は導電性樹脂層５１６を介して放熱部材５１５が設けられていることが特徴である。
第４の実施形態は、放熱ポスト５１３の本数を増加させることができるばかりでなく、放熱部材５１５をも有するため、放熱効率が最も優れる半導体装置の１態様である。
放熱ポスト５１３、放熱部材５１５、第１の絶縁層５１１、第２の絶縁層５１７、熱伝導樹脂層５１４、及び導電性樹脂層５１６は、前述した内容と同様である。
〔第４の実施形態の半導体装置の製造方法〕
以下に、本発明の半導体装置５００の製造工程断面図を図１３に記載する。
まず、第２の実施形態で示す工程断面図において、図８（Ａ）〜（Ｄ）、及び図９（Ａ）と同様にして、図１３（Ａ）のように、第１の絶縁層５１１を形成する。その後、図１３（Ｂ）のように、メモリチップ５０２が露出するまで第１の絶縁層５１１を研削し、図１３（Ｃ）のように、露出した面に高熱伝導性樹脂又は導電性樹脂を有する層５１４、又は５１６を介して放熱部材５１５を貼り付ける。
次いで、図１３（Ｄ）のように、支持体５０５を分離し、露出した面に熱伝導性樹脂層５１４、又は導電性樹脂層５１６を積層した後、放熱部材５１５を貼り付ける。そして、図１３（Ｅ）のように、支持体５０５の分離により露出した電極の所定の位置にマイコンチップ５０１をフリップチップ技術により搭載し、アンダーフィル樹脂を充填し、固着する。
最後に、裏面に露出した電極に外部接続端子５１２を形成した後、ダイシングソーにより個片化し、図１３（Ｆ）のように、本発明の半導体装置５００を形成する。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
本発明の第１の実施形態における半導体装置の断面図である。 本発明の実施形態における半導体装置の上面図である。 本発明の実施形態における半導体装置の上面図である。 本発明の第１の実施形態における半導体装置の製造工程断面図である。 本発明の第１の実施形態における半導体装置の製造工程断面図である。 本発明の第１の実施形態における半導体装置の製造工程断面図である。 本発明の第２の実施形態における半導体装置の断面図である。 本発明の第２の実施形態における半導体装置の製造工程断面図である。 本発明の第２の実施形態における半導体装置の製造工程断面図である。 本発明の第３の実施形態における半導体装置の断面図である。 本発明の第３の実施形態における半導体装置の製造工程断面図である。 本発明の第４の実施形態における半導体装置の断面図である。 本発明の第４の実施形態における半導体装置の製造工程断面図である。
符号の説明
１００、２００、３００、４００、５００、６００ 半導体装置
１０１、３０１、４０１、５０１ マイコンチップ
１０２、２０２、３０２、４０２、５０２、６０２ メモリチップ
１０３、３０３、４０３、５０３ 貫通ＶＩＡ
１０４、３０４、４０４、５０４ マイクロバンプ
１０５、３０５、４０５、５０５ 支持体
１０７、２０７、３０７、４０７、５０７ 絶縁層（ランド）
１０８、２０８、３０８、４０８、５０８、６０８ （ＧＮＤ、裏面）電極
１０９、２０９、３０９、４０９、５０９、６０９ 再配線
１１０、３１０、４１０、５１０ アンダーフィル樹脂
１１１、３１１、４１１、５１１ 第１の絶縁層
１１２、３１２、４１２、５１２ 外部接続端子
１１３、２１３、３１３、４１３、５１３、６１３ 放熱ポスト
４１４、５１４ 熱伝導性樹脂層
４１５、５１５ 放熱部材
４１６、４１６ 導電性樹脂層
３１７、５１７ 第２の絶縁層

Claims (7)

  1. 配線基板の一方の面に積層チップが設けられ、該配線基板の他方の面に外部接続端子が設けられた半導体装置であって、
    前記積層チップを封止するように前記配線基板上に設けられた第１の絶縁層と、
    前記第１の絶縁層中の前記積層チップが設けられていない領域であり、前記配線基板上に設けられた放熱ポストと、
    を有することを特徴とする半導体装置。
  2. 前記配線基板と前記第１の絶縁層との間に第２の絶縁層が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記放熱ポストが前記配線基板のグラウンド電極と接続されていることを特徴とする請求項１に記載の半導体装置。
  4. 更に、前記放熱ポスト上に熱伝導性樹脂層又は導電性樹脂層を介して放熱部材が設けられていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記放熱部材の表面が凹凸状に形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記放熱ポストは、平面視において前記配線基板の中心に対して点対称となるように前記配線基板上に配置されていることを特徴とする請求項１〜５に記載の半導体装置。
  7. 前記放熱ポストは、前記配線基板の角部に配置されていることを特徴とする請求項１〜６に記載の半導体装置。
JP2008009757A 2008-01-18 2008-01-18 半導体装置 Active JP4571679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008009757A JP4571679B2 (ja) 2008-01-18 2008-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009757A JP4571679B2 (ja) 2008-01-18 2008-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2009170802A true JP2009170802A (ja) 2009-07-30
JP4571679B2 JP4571679B2 (ja) 2010-10-27

Family

ID=40971627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009757A Active JP4571679B2 (ja) 2008-01-18 2008-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4571679B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
JP2013125931A (ja) * 2011-12-16 2013-06-24 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP2013138088A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
US8604615B2 (en) 2011-01-28 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a stack of semiconductor chips, underfill material and molding material
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
US8791562B2 (en) 2010-07-21 2014-07-29 Samsung Electronics Co., Ltd. Stack package and semiconductor package including the same
KR20140136268A (ko) * 2013-05-20 2014-11-28 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
JP2015012161A (ja) * 2013-06-28 2015-01-19 株式会社デンソー 電子装置
JP2015185615A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置および電子回路装置
JP2015213154A (ja) * 2014-04-17 2015-11-26 パナソニックＩｐマネジメント株式会社 半導体パッケージ及び半導体装置
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ
WO2018155927A1 (ko) * 2017-02-22 2018-08-30 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지
US10497688B2 (en) 2017-09-19 2019-12-03 Toshiba Memory Corporation Semiconductor device having stacked logic and memory chips
JP2020068234A (ja) * 2018-10-22 2020-04-30 富士通株式会社 アンテナ一体型増幅器及び通信機
CN111244046A (zh) * 2020-01-20 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068423A (ja) * 1998-08-24 2000-03-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124390A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP2004356650A (ja) * 2004-08-16 2004-12-16 Oki Electric Ind Co Ltd 半導体装置
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007150154A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068423A (ja) * 1998-08-24 2000-03-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124390A (ja) * 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2004356650A (ja) * 2004-08-16 2004-12-16 Oki Electric Ind Co Ltd 半導体装置
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007150154A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791562B2 (en) 2010-07-21 2014-07-29 Samsung Electronics Co., Ltd. Stack package and semiconductor package including the same
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
US8604615B2 (en) 2011-01-28 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a stack of semiconductor chips, underfill material and molding material
US9343432B2 (en) 2011-01-28 2016-05-17 Samsung Electronics Co., Ltd. Semiconductor chip stack having improved encapsulation
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board
CN103814439A (zh) * 2011-09-09 2014-05-21 株式会社村田制作所 模块基板
JP2013125931A (ja) * 2011-12-16 2013-06-24 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP2013138088A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
US9219021B2 (en) 2012-07-30 2015-12-22 Panasonic Corporation Semiconductor device including heat dissipating structure
JPWO2014020783A1 (ja) * 2012-07-30 2016-07-21 パナソニック株式会社 放熱構造を備えた半導体装置
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR20140136268A (ko) * 2013-05-20 2014-11-28 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
JP2015012161A (ja) * 2013-06-28 2015-01-19 株式会社デンソー 電子装置
KR101934945B1 (ko) * 2013-10-15 2019-01-04 인텔 코포레이션 자기 차폐형 집적 회로 패키지
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ
JP2015185615A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置および電子回路装置
JP2015213154A (ja) * 2014-04-17 2015-11-26 パナソニックＩｐマネジメント株式会社 半導体パッケージ及び半導体装置
CN109661723A (zh) * 2017-02-22 2019-04-19 Jmj韩国株式会社 具有双面散热结构的半导体封装
WO2018155927A1 (ko) * 2017-02-22 2018-08-30 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지
CN109661723B (zh) * 2017-02-22 2023-03-03 Jmj韩国株式会社 具有双面散热结构的半导体封装
US10497688B2 (en) 2017-09-19 2019-12-03 Toshiba Memory Corporation Semiconductor device having stacked logic and memory chips
JP2020068234A (ja) * 2018-10-22 2020-04-30 富士通株式会社 アンテナ一体型増幅器及び通信機
JP7140969B2 (ja) 2018-10-22 2022-09-22 富士通株式会社 アンテナ一体型増幅器及び通信機
CN111244046A (zh) * 2020-01-20 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备

Also Published As

Publication number Publication date
JP4571679B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
JP4571679B2 (ja) 半導体装置
US20220375985A1 (en) Electronic device package and fabricating method thereof
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
EP3373331B1 (en) Semiconductor package with stiffener ring
US8963299B2 (en) Semiconductor package and fabrication method thereof
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
TW200843055A (en) Semiconductor device package to improve functions of heat sink and ground shield
US11502059B2 (en) Semiconductor package including a thermal pillar and heat transfer film
JP2008166440A (ja) 半導体装置
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
CN113035786A (zh) 半导体结构及其制造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
US7217995B2 (en) Apparatus for stacking electrical components using insulated and interconnecting via
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
TWI556402B (zh) 封裝堆疊結構及其製法
TWI654722B (zh) 半導體裝置
US20120211257A1 (en) Pyramid bump structure
TW201327769A (zh) 半導體封裝件及其製造方法
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
JP2012129335A (ja) 半導体装置および半導体装置の製造方法
US9870977B2 (en) Semiconductor device with heat information mark
JP2012199283A (ja) 半導体装置
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4571679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350