JP2012129335A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012129335A
JP2012129335A JP2010278831A JP2010278831A JP2012129335A JP 2012129335 A JP2012129335 A JP 2012129335A JP 2010278831 A JP2010278831 A JP 2010278831A JP 2010278831 A JP2010278831 A JP 2010278831A JP 2012129335 A JP2012129335 A JP 2012129335A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
recess
mounting substrate
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010278831A
Other languages
English (en)
Inventor
Keita Tsuchiya
恵太 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010278831A priority Critical patent/JP2012129335A/ja
Publication of JP2012129335A publication Critical patent/JP2012129335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の放熱性を向上させる。
【解決手段】実装基板４０と、実装基板４０上に実装された半導体チップ３０と、一面に凹部１４を有し、凹部１４内に半導体チップ３０が配置されるように、一面を実装基板４０に対向させて、実装基板４０上に設けられたヒートスプレッダ１０と、ヒートスプレッダ１０と半導体チップ３０の上面との間、およびヒートスプレッダ１０と半導体チップ３０の側面との間に充填された放熱樹脂２０と、を備える。
【選択図】図１

Description

本発明は、ヒートスプレッダを備える半導体装置および半導体装置の製造方法に関する。
半導体装置は、動作時において発熱するため、放熱性の高さが重要な特性となっている。このため、半導体装置の放熱性を向上させる技術が検討されてきており、例えば特許文献１に記載のものが挙げられる。特許文献１に記載の技術は、高熱放出用の半導体パッケージに関するものである。
特許文献１には、例えば、ワイヤボンディングによって実装基板と接続された半導体チップの裏面に、絶縁接着剤を介してヒートスプレッダを設ける実施形態が記載されている。また、例えば、半導体チップをメタルキャップによって密閉し、メタルキャップで密閉された空間内に、誘電液を充填するという実施形態も記載されている。
特開平７−２５４６６８号公報
拡散プロセスの微細化による半導体チップの縦横サイズの縮小に伴い、半導体装置の熱抵抗は増大化する傾向にある。そのため、半導体装置において、さらなる放熱性の向上が求められる。
本発明によれば、実装基板と、
前記実装基板上に実装された半導体チップと、
一面に凹部を有し、前記凹部内に前記半導体チップが配置されるように、前記一面を前記実装基板に対向させて、前記実装基板上に設けられたヒートスプレッダと、
前記ヒートスプレッダと前記半導体チップの上面との間、および前記ヒートスプレッダと前記半導体チップの側面との間に充填された放熱樹脂と、
を備える半導体装置が提供される。
本発明によれば、ヒートスプレッダと半導体チップの上面との間、およびヒートスプレッダと半導体チップの側面との間に、放熱樹脂が充填されている。このため、半導体チップに生じる熱は、半導体チップの上面および側面から、放熱樹脂を介して放熱される。このように、半導体チップからの放熱経路を拡大することによって、半導体装置の放熱性を向上することができる。
本発明によれば、半導体チップを実装基板に実装する工程と、前記半導体チップの上面および側面に放熱樹脂を設ける工程と、一面に凹部を有するヒートスプレッダを、前記凹部内に前記半導体チップが配置され、かつ前記ヒートスプレッダと前記半導体チップの上面との間、および前記ヒートスプレッダと前記半導体チップの側面との間に前記放熱樹脂が充填されるように、前記一面を前記実装基板に対向させて、前記実装基板上に設ける工程と、を備える半導体装置の製造方法が提供される。
本発明によれば、半導体チップを実装基板に実装する工程と、一面に凹部を有し、かつ前記凹部内に放熱樹脂を有するヒートスプレッダを準備する工程と、前記凹部内に前記半導体チップが配置され、かつ前記半導体チップの上面および側面に前記放熱樹脂が接するように、前記ヒートスプレッダを、前記一面を前記実装基板に対向させて前記実装基板上に設ける工程と、を備える半導体装置の製造方法が提供される。
本発明によれば、半導体装置の放熱性を向上することができる。
第１の実施形態に係る半導体装置を示す断面図である。 図１に示す半導体装置を示す平面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置を示す断面図である。 第３の実施形態に係る半導体装置を示す断面図である。 第４の実施形態に係る半導体装置を示す断面図である。 第５の実施形態に係る半導体装置を示す断面図である。 第６の実施形態に係る半導体装置を示す断面図である。 図１０に示す半導体装置の変形例を示す断面図である。 第７の実施形態に係る半導体装置を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る半導体装置１００を示す断面図である。図２は、図１に示す半導体装置１００を示す平面図である。半導体装置１００は、実装基板４０と、半導体チップ３０と、ヒートスプレッダ１０と、放熱樹脂２０と、を備えている。半導体装置１００は、例えば半導体パッケージである。
半導体チップ３０は、実装基板４０上に実装されている。ヒートスプレッダ１０は、一面に凹部１４を有する。そして、凹部１４内に半導体チップ３０が配置されるように、一面を実装基板４０に対向させて、実装基板４０上に設けられている。放熱樹脂２０は、ヒートスプレッダ１０と半導体チップ３０の上面との間、およびヒートスプレッダ１０と半導体チップ３０の側面との間に充填されている。なお、半導体チップ３０の上面とは、実装基板４０のうち半導体チップ３０を実装している面からみて半導体チップ３０側を上方としたときの、半導体チップ３０の上面を指す。以下、半導体装置１００の構成について詳細に説明する。
半導体チップ３０は、はんだバンプ５０を介して実装基板４０にフリップチップ実装されている。半導体装置１００は、アンダーフィル樹脂２２をさらに備えている。アンダーフィル樹脂２２は、はんだバンプ５０を埋め込むように、半導体チップ３０と実装基板４０との間に充填されている。また、実装基板４０のうち、半導体チップ３０を搭載しない面上には、はんだボール５２が設けられている。
ヒートスプレッダ１０は、例えばＣｕによって構成される。また、図２に示すように、ヒートスプレッダ１０は、例えば平面視で正方形等である。ヒートスプレッダ１０の凹部１４は、図１に示すように、例えば断面視で実装基板４０側の下底が、反対側の上底よりも長い台形である。ヒートスプレッダ１０は、実装基板４０上に設けられた接着剤２４によって、実装基板４０に接着されている。
ヒートスプレッダ１０は、実装基板４０上に設けられたときに、凹部１４の側面と半導体チップ３０の側面との間隔が、凹部１４の底面と半導体チップ３０の上面との間隔よりも狭くなるように構成されている。ここで、凹部１４の側面と半導体チップ３０の側面との間隔とは、凹部１４の側面と半導体チップ３０の側面との間における間隔の平均値を言う。また、凹部１４の底面と半導体チップ３０の上面との間隔とは、凹部１４の底面と半導体チップ３０の上面との間における間隔の平均値を言う。凹部１４の底面と半導体チップ３０の上面との間隔は、例えば５０μｍである。凹部１４の側面と半導体チップ３０の側面との間隔は、例えば５０μｍ以下である。なお、図１に示すように、凹部１４の側面と半導体チップ３０の側面との間における最も広い間隔ａが、凹部１４の底面と半導体チップ３０の上面との間の最も狭い間隔ｂよりも狭いことが好ましい。
放熱樹脂２０は、例えば熱硬化性樹脂によって構成される。また、放熱樹脂２０に、熱伝導性の良好なフィラーを配合してもよい。熱伝導性の良好なフィラーとしては、例えばＡｇ、Ａｌ等が挙げられる。
次に、半導体装置１００の製造方法を説明する。図３〜図５は、半導体装置１００の製造方法を示す断面図である。図４は、第１の製造方法を示す図である。また、図５は、第２の製造方法を示す図である。
図１、図３および図４に示すように、第１の製造方法は以下のようである。まず、実装基板４０上に、はんだバンプ５０を介して半導体チップ３０を載せ、リフローを行う。そして、図３に示すように、半導体チップ３０と実装基板４０の間に、はんだバンプ５０を埋め込むように、アンダーフィル樹脂２２を設ける。次いで、実装基板４０上に、接着剤２４を設ける。また、図４に示すように、半導体チップ３０の上面および側面に、放熱樹脂２０を設ける。そして、ヒートスプレッダ１０を、凹部１４内に半導体チップ３０が配置されるように、一面を実装基板４０に対向させて、実装基板４０上に設ける。このとき、ヒートスプレッダ１０と半導体チップ３０の上面との間、およびヒートスプレッダ１０と半導体チップ３０の側面との間に放熱樹脂２０が充填される。そして、実装基板４０のうち、半導体チップ３０を搭載していない面に、はんだボール５２を形成する。これにより、図１に示す半導体装置１００が得られる。
図１、図３および図５に示すように、第２の製造方法は以下のようである。まず、実装基板４０上に、はんだバンプ５０を介して半導体チップ３０を載せ、リフローを行う。そして図３に示すように、半導体チップ３０と実装基板４０の間に、はんだバンプ５０を埋め込むように、アンダーフィル樹脂２２を設ける。次いで、図５（ａ）に示すように、一面に凹部１４を有し、かつ凹部１４内に放熱樹脂２０を有するヒートスプレッダ１０を準備する。このとき、ヒートスプレッダ１０の凹部が形成されている一面を上向きに保持し、凹部１４内に放熱樹脂２０を保持する。また、図５（ｂ）に示すように、実装基板４０上に接着剤２４を設ける。そして、図５（ａ）に示すヒートスプレッダ１０をひっくり返し、図５（ｂ）に示す実装基板４０上に接着する。ここで、凹部１４内の放熱樹脂２０は、粘度が高いため凹部１４の外へこぼれない。このとき、凹部１４内に半導体チップ３０が配置され、かつ半導体チップ３０の上面および側面に放熱樹脂２０が接するようにする。その後、実装基板４０のうち、半導体チップ３０を搭載していない面に、はんだボール５２を形成する。これにより、図１に示す半導体装置１００が得られる。
次に、本実施形態の効果を説明する。本実施形態に係る半導体装置１００によれば、ヒートスプレッダ１０と半導体チップ３０の上面との間、およびヒートスプレッダ１０と半導体チップ３０の側面との間に、放熱樹脂２０が充填されている。このため、半導体チップ３０に生じる熱は、半導体チップ３０の上面および側面から、放熱樹脂２０を介して放熱される。このように、半導体チップからの放熱経路を拡大することによって、半導体装置の放熱性を向上することができる。
例えば、半導体チップ３０が１０ｍｍ×１０ｍｍ×０．８ｍｍ（高さ）である場合、半導体チップ３０の上面の面積は１００ｍｍ２であり、半導体チップ３０の側面の面積は３２ｍｍ２である。従って、この場合、本実施形態に係る半導体装置１００によれば、半導体チップ３０の上面にのみ放熱樹脂２０を形成する場合と比較して、放熱樹脂２０が半導体チップ３０に接触する表面積が３２％増大する。また、半導体チップ３０が５ｍｍ×５ｍｍ×０．８ｍｍ（高さ）である場合、半導体チップ３０の上面の面積は２５ｍｍ２であり、半導体チップ３０の側面の面積は１６ｍｍ２である。よって、この場合も、本実施形態に係る半導体装置１００によれば、半導体チップ３０の上面にのみ放熱樹脂２０を形成する場合と比較して、放熱樹脂２０が半導体チップ３０に接触する面積が６４％増大する。そして、放熱樹脂２０が接触する面積が増大した分だけ、半導体チップ３０からの放熱経路が拡大することとなる。
また、ヒートスプレッダ１０は、実装基板４０上に設けられたときに、凹部１４の側面と半導体チップ３０の側面との間隔が、凹部１４の底面と半導体チップ３０の上面との間隔よりも狭くなるように構成されている。このため、放熱樹脂２０は、ヒートスプレッダ１０と半導体チップ３０の上面との間、およびヒートスプレッダ１０と半導体チップ３０の側面との間に充填されやすくなる。また、凹部１４の側面と半導体チップ３０の側面との間隔が狭くなり、半導体チップ３０の側面から放熱されやすくなる。従って、半導体装置の放熱性を向上することができる。
また、特許文献１に記載の技術において、誘電液を充填する場合には、誘電液の漏れに起因した放熱性の悪化が生じる恐れがある。これに対し、本実施形態に係る半導体装置１００では、ヒートスプレッダ１０の凹部１４の内部は、放熱樹脂２０によって充填されている。このため、誘電液の漏れに起因する放熱性の低下等は生じない。従って半導体装置の放熱性を向上することができる。
図６は、第２の実施形態に係る半導体装置１０１を示す断面図であり、第１の実施形態に係る図１に対応している。本実施形態に係る半導体装置１０１は、放熱樹脂２０の構成を除いて、第１の実施形態に係る半導体装置１００と同様である。
実装基板４０は、基材４６と、配線層４４と、ソルダーレジスト４２と、を有している。配線層４４は、基材４６上に設けられており、例えば多層構造を構成する。ソルダーレジスト４２は、配線層４４上に設けられている。また、ソルダーレジスト４２は、開口部４８を有している。実装基板４０上に設けられた配線層４４のうち最上層は、例えばベタプレーン（グランド、電源プレーン等）である。
放熱樹脂２０は、ヒートスプレッダ１０の一面と、実装基板４０とを接着している。このとき、ソルダーレジスト４２の開口部４８内に、放熱樹脂２０が設けられるようにする。これにより、放熱樹脂２０は、ヒートスプレッダ１０の一面と、実装基板４０の最上層の配線層４４における配線を構成する金属パターンとを接着することとなる。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、本実施形態に係る半導体装置１０１によれば、半導体チップ３０からはんだバンプ５０を通して実装基板４０の最上層の配線層４４へ伝達した熱を、開口部４８に設けられた放熱樹脂２０を介してヒートスプレッダ１０から放熱することが可能となる。よって、半導体装置の放熱性をさらに向上することができる。
図７は、第３の実施形態に係る半導体装置１０２を示す断面図であり、第１の実施形態に係る図１に対応している。本実施形態に係る半導体装置１０２は、図７に示すように、凹部１４が矩形である点を除いて、第１の実施形態に係る半導体装置１００と同様である。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、凹部１４の側面と半導体チップ３０の側面とが平行となる。このため、図７に示すように、凹部１４の側面と半導体チップ３０の側面との間の間隔を狭くすることができる。従って、半導体チップ３０の側面からの放熱をより効果的に行うことができ、半導体装置の放熱性を向上することができる。
図８は、第４の実施形態に係る半導体装置１０３を示す断面図であり、第１の実施形態に係る図１に対応している。図８に示すように、本実施形態に係る半導体装置１０３は、第１の実施形態に係る半導体装置１００と比較して、ヒートスプレッダ１０のうち凹部１４の周囲の部分の面積が大きい。この点を除いて、本実施形態に係る半導体装置１０３は、第１の実施形態に係る半導体装置１００と同様である。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、第１の実施形態に係る半導体装置１００と比較して、ヒートスプレッダ１０のうち凹部１４の周囲の部分の面積が大きい。よって、第１の実施形態に係る半導体装置よりも、半導体装置内の各部品間の熱膨張係数の違いによって生じる半導体装置の反りを抑制することができる。
図９は、第５の実施形態に係る半導体装置１０４を示す断面図であり、第１の実施形態に係る図１に対応している。図９に示すように、本実施形態に係る半導体装置１０４は、実装基板４０上に接着剤２６を介してサポートフレーム１２が設けられている点を除いて、第１の実施形態に係る半導体装置１００と同様である。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、実装基板４０上には、接着剤２６を介してサポートフレーム１２が設けられている。よって、半導体装置内の各部品間の熱膨張係数の違いによって生じる半導体装置の反りを抑制することができる。
図１０は、第６の実施形態に係る半導体装置１０５を示す断面図であり、第３の実施形態に係る図７に対応している。図１１は、図１０に示す半導体装置１０５の変形例を示す断面図である。本実施形態に係る半導体装置１０５は、凹部１４の上端の全周に窪み１６が形成されている点を除いて、第３の実施形態に係る半導体装置１０２と同様である。図１０に示すように、窪み１６は、例えば階段状に形成される。また、図１１に示すように、窪み１６は、例えば斜めに面取りされた形状としてもよい。
本実施形態においても、第３の実施形態と同様の効果を得ることができる。また、凹部１４の上端の全周に窪み１６が形成されているため、アンダーフィル樹脂２２が実装基板４０上に広がった場合でも、ヒートスプレッダ１０と実装基板４０とを接着剤２４によって接着することができる。
図１２は、第７の実施形態に係る半導体装置１０６を示す断面図であり、第１の実施形態に係る図１に対応している。本実施形態に係る半導体装置１０６は、接着剤２６、サポートフレーム１２および接着剤２４を順に介して、実装基板４０上にヒートスプレッダ１０が設けられている点を除いて、第１の実施形態に係る半導体装置１００と同様である。
図１２に示すように、ヒートスプレッダ１０は、例えば平板状に形成される。また、サポートフレーム１２は、例えば半導体チップ３０を囲うように形成されている。このため、ヒートスプレッダ１０およびサポートフレーム１２によって、凹部１４が形成されることとなる。このとき、ヒートスプレッダ１０が凹部１４の底面を構成し、サポートフレーム１２が凹部１４の側面を構成することとなる。サポートフレーム１２は、例えばＣｕによって構成される。本実施形態に係る半導体装置１０６において、サポートフレーム１２はヒートスプレッダとして機能する。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。また、ヒートスプレッダ１０を加工して凹部１４を形成する必要がない。よって、半導体装置の製造が容易となる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ ヒートスプレッダ
１２ サポートフレーム
１４ 凹部
１６ 窪み
２０ 放熱樹脂
２２ アンダーフィル樹脂
２４ 接着剤
２６ 接着剤
３０ 半導体チップ
４０ 実装基板
４２ ソルダーレジスト
４４ 配線層
４６ 基材
４８ 開口部
５０ はんだバンプ
５２ はんだボール
１００ 半導体装置
１０１ 半導体装置
１０２ 半導体装置
１０３ 半導体装置
１０４ 半導体装置
１０５ 半導体装置
１０６ 半導体装置

Claims (11)

  1. 実装基板と、
    前記実装基板上に実装された半導体チップと、
    一面に凹部を有し、前記凹部内に前記半導体チップが配置されるように、前記一面を前記実装基板に対向させて、前記実装基板上に設けられたヒートスプレッダと、
    前記ヒートスプレッダと前記半導体チップの上面との間、および前記ヒートスプレッダと前記半導体チップの側面との間に充填された放熱樹脂と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記凹部の側面と前記半導体チップの側面との間隔は、前記半導体チップの上面と前記凹部の底面との間隔よりも狭い半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記凹部の側面と前記半導体チップの側面との間隔は、５０μｍ以下である半導体装置。
  4. 請求項１ないし３いずれか１項に記載の半導体装置において、
    前記放熱樹脂は、熱硬化性樹脂である半導体装置。
  5. 請求項１ないし４いずれか１項に記載の半導体装置において、
    前記半導体チップは、半田バンプを介して前記実装基板にフリップチップ実装されている半導体装置。
  6. 請求項１ないし５いずれか１項に記載の半導体装置において、
    前記凹部は、矩形である半導体装置。
  7. 請求項１ないし６いずれか１項に記載の半導体装置において、
    前記放熱樹脂は、前記ヒートスプレッダの前記一面と、前記実装基板とを接着している半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記放熱樹脂は、前記ヒートスプレッダの前記一面と、前記実装基板の最上層の配線を形成している金属パターンとを接着している半導体装置。
  9. 半導体チップを実装基板に実装する工程と、
    前記半導体チップの上面および側面に放熱樹脂を設ける工程と、
    一面に凹部を有するヒートスプレッダを、前記凹部内に前記半導体チップが配置され、かつ前記ヒートスプレッダと前記半導体チップの上面との間、および前記ヒートスプレッダと前記半導体チップの側面との間に前記放熱樹脂が充填されるように、前記一面を前記実装基板に対向させて、前記実装基板上に設ける工程と、
    を備える半導体装置の製造方法。
  10. 半導体チップを実装基板に実装する工程と、
    一面に凹部を有し、かつ前記凹部内に放熱樹脂を有するヒートスプレッダを準備する工程と、
    前記凹部内に前記半導体チップが配置され、かつ前記半導体チップの上面および側面に前記放熱樹脂が接するように、前記ヒートスプレッダを、前記一面を前記実装基板に対向させて前記実装基板上に設ける工程と、
    を備える半導体装置の製造方法。
  11. 請求項９または１０に記載の半導体装置の製造方法において、
    前記ヒートスプレッダは、前記実装基板上に設けられたときに、前記凹部の側面と前記半導体チップの側面との間隔が、前記半導体チップの上面と前記凹部の底面との間隔よりも狭くなるように構成されている半導体装置の製造方法。
JP2010278831A 2010-12-15 2010-12-15 半導体装置および半導体装置の製造方法 Pending JP2012129335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010278831A JP2012129335A (ja) 2010-12-15 2010-12-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010278831A JP2012129335A (ja) 2010-12-15 2010-12-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012129335A true JP2012129335A (ja) 2012-07-05

Family

ID=46646072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010278831A Pending JP2012129335A (ja) 2010-12-15 2010-12-15 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012129335A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
JP2015195320A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 半導体装置およびその製造方法
TWI683404B (zh) * 2016-12-21 2020-01-21 美商美光科技公司 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
JP2015195320A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 半導体装置およびその製造方法
TWI683404B (zh) * 2016-12-21 2020-01-21 美商美光科技公司 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術

Similar Documents

Publication Publication Date Title
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
JP5661095B2 (ja) 半導体デバイス、半導体デバイスを形成する方法
JP4571679B2 (ja) 半導体装置
JP5383024B2 (ja) 多層半導体パッケージ
TWI587412B (zh) 封裝結構及其製法
JP5081578B2 (ja) 樹脂封止型半導体装置
US20180040541A1 (en) Semiconductor chip package having heat dissipating structure
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US20060249852A1 (en) Flip-chip semiconductor device
TW201411788A (zh) 集成電路封裝件及其裝配方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US20180061810A1 (en) Electronic package and method for fabricating the same
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
TWI555147B (zh) 散熱型封裝結構及其散熱件
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN114551369A (zh) 电子封装件及其制法
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
JP2012129335A (ja) 半導体装置および半導体装置の製造方法
CN108346630B (zh) 散热型封装结构
JP4919689B2 (ja) モジュール基板
JP2008192815A (ja) 積層型半導体装置
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
TWI647802B (zh) 散熱型封裝結構