JP2001291793A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001291793A
JP2001291793A JP2000104732A JP2000104732A JP2001291793A JP 2001291793 A JP2001291793 A JP 2001291793A JP 2000104732 A JP2000104732 A JP 2000104732A JP 2000104732 A JP2000104732 A JP 2000104732A JP 2001291793 A JP2001291793 A JP 2001291793A
Authority
JP
Japan
Prior art keywords
semiconductor device
post
resin
heat
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000104732A
Other languages
English (en)
Other versions
JP3446826B2 (ja
Inventor
Seiji Ando
誠司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000104732A priority Critical patent/JP3446826B2/ja
Priority to US09/783,013 priority patent/US6627988B2/en
Publication of JP2001291793A publication Critical patent/JP2001291793A/ja
Priority to US10/445,067 priority patent/US6929979B2/en
Application granted granted Critical
Publication of JP3446826B2 publication Critical patent/JP3446826B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置の半導体素子において
発生された熱を半導体素子の外に効率的に放熱すること
により、長寿命化が可能となる樹脂封止型半導体装置を
提供することを目的とする。 【構成】 主表面２０１ａに電極パッド２０６を有する
半導体素子２０１と、電極パッド２０６の一部及び半導
体素子２０１の主表面２０１ａ上に形成される絶縁膜２
０８と、電極パッド２０６と接続され絶縁膜２０８上の
一部に形成される配線２０４と、配線２０４及び絶縁膜
２０８を封止する封止樹脂２０５と、配線２０４上に形
成され一端２０２ａは封止樹脂２０５から露出されるポ
スト２０２と、露出されたポスト２０２の一端２０２ａ
に形成される球状電極２０３と、絶縁膜２０８上に形成
され一端２０７ａは封止樹脂２０５から露出する放熱用
ポスト２０７とを、設けた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造技術に関し、特に、放熱性が改善された半導体装置及
びその製造方法に関する。
【０００２】
【従来技術】近年、携帯機器が急速に普及し、それに伴
い、携帯機器内部に搭載される樹脂封止型半導体装置の
薄型化、小型化及び軽量化が要求されている。この要求
を満たすために、様々な樹脂封止型半導体装置が提案さ
れている。
【０００３】そのうちの一つに、ＣＳＰ（Ｃｈｉｐ Ｓ
ｉｚｅ Ｐａｃｋａｇｅ／ＣｈｉｐＳｃａｌｅ Ｐａｃｋ
ａｇｅ）と呼ばれる樹脂封止型半導体装置がある。この
樹脂封止型半導体装置は、チップサイズと同等若しくは
わずかに大きい半導体装置である。なお、ＣＳＰと呼ば
れる樹脂封止型半導体装置には、Ｗ−ＣＳＰ（Ｗａｆｅ
ｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ ／
Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋ
ａｇｅ）と呼ばれる、チップサイズと同等な樹脂封止型
半導体装置がある。
【０００４】ここで、従来の樹脂封止型半導体装置につ
いて、図面を用いて説明する。
【０００５】図１２は、従来の樹脂封止型半導体装置を
示す全体斜視図であり、図１３は、図１２に記載される
従来の樹脂封止型半導体装置をＡ―Ａ´の線で切断した
ときの断面図である。図１３で示されるように、従来の
樹脂封止型半導体装置は、半導体素子１３０１と、Ｃｕ
（銅）により構成されるポスト１３０２と、はんだによ
り構成される球状電極１３０３（以下、はんだボール１
３０３という）と、Ｃｕ（銅）により構成される配線１
３０４（以下、再配線１３０４という）と、絶縁膜１３
０８と、封止樹脂１３０５と、Ａｌ（アルミ）で構成さ
れるアルミパッド１３０６（以下、パッド１３０６とい
う）とにより構成される。なお、半導体素子１３０１
は、トランジスタ等の回路が形成される主表面１３０１
ａを有している。なお、ここでは、説明の都合上、ポス
ト１３０２等の数を２つに限定して説明している。
【０００６】ここで、はんだボール１３０３を搭載する
等の工程は、すべてウエハ状態で行われる。そして、す
べての工程が終了した後、ウエハをダイシングすること
により、個片化したＣＳＰと呼ばれる従来の樹脂封止型
半導体装置が得られる（図１３参照）。
【０００７】次に、図１４を用いて、従来の樹脂封止型
半導体装置の放熱経路を説明する。図１４では、従来の
樹脂封止型半導体装置は、はんだボール１３０３を介し
て基板１４０１に搭載されている。図中の矢印は、従来
の樹脂封止型半導体装置の半導体素子１３０１において
発生された熱が半導体装置の外部に放熱されるときの放
熱経路を示している。図１４で示されるように、半導体
素子１３０１の主表面１３０１ａ側において発生された
熱は、ポスト１３０２→はんだボール１３０３→基板１
４０１の経路で放熱されている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
樹脂封止型半導体装置の半導体素子の主表面側は、熱伝
導率の低い樹脂によって覆われており、その放熱経路は
ポスト→はんだボール→基板だけである。そのため、半
導体素子において発生された熱は、その主表面側におい
て、満足する程放熱されていなかった。この発明は、半
導体素子において発生された熱を樹脂封止型半導体装置
の外部に、効率的に放熱することを目的とする。
【０００９】
【課題を解決するための手段】そこで、前述した課題を
解決するために、この発明の代表的な樹脂封止型半導体
装置は、主表面に電極パッドを有する半導体素子と、前
記電極パッドの一部及び前記半導体素子の主表面上に形
成される絶縁膜と、前記電極パッドと接続され前記絶縁
膜上の一部に形成される配線と、前記配線及び前記絶縁
膜を封止する封止樹脂と、前記配線上に形成され一端は
前記封止樹脂から露出されるポストと、前記露出された
ポストの一端に形成される球状電極と、前記絶縁膜上に
形成され一端は前記封止樹脂から露出する放熱用ポスト
とを、設けた。
【００１０】
【発明の実施の形態】（第１の実施の形態）以下、図面
を用いて、この発明の第1の実施の形態の樹脂封止型半
導体装置を説明する。
【００１１】初めに、図１及び図２を用いて、第１の実
施の形態の樹脂封止型半導体装置の構成を説明する。図
１は、第１の実施の形態の樹脂封止型半導体装置の構造
を示す平面図である。図２は、図１の樹脂封止型半導体
装置をＢ−Ｂ´線で切断したときの断面図である。第１
の実施の形態の樹脂封止型半導体装置は、半導体素子２
０１と、Ｃｕ（銅、以下、Ｃｕという）又はＡｌ（アル
ミ、以下、Ａｌという）などにより構成されるポスト２
０２と、はんだにより構成される球状電極２０３（以
下、はんだボール２０３という）と、Ｃｕ又はＡｌなど
により構成される配線２０４（以下、再配線２０４とい
う）と、絶縁膜２０８と、エポキシ系樹脂により構成さ
れる封止樹脂２０５と、Ａｌで構成されるアルミパッド
２０６（以下、パッド２０６という）と、Ｃｕ又はＡｌ
などにより構成される放熱用ポスト２０７とにより構成
される。ここで、図１において記載したＢ−Ｂ´線上に
は、放熱用ポスト２０７の両脇にそれぞれ２つのはんだ
ボール２０３が開示されている。しかし、図２において
は、説明の都合上、放熱用ポスト２０７の両脇のはんだ
ボール２０３等の数をそれぞれ１つに限定して説明す
る。
【００１２】半導体素子２０１は、主表面２０１ａを有
する。そして、主表面２０１ａには、トランジスタ等の
回路が形成される。パッド２０６と再配線２０４及び絶
縁膜２０８は、半導体素子２０１の主表面２０１ａに形
成される。再配線２０４は、パッド２０６と電気的に接
続される。ポスト２０２は、再配線２０４上に形成され
る。そして、ポスト２０２の第１の端面２０２ａにはは
んだボール２０３が搭載され、第２の端面２０２ｂは再
配線２０４と接する。ここで、ポスト２０２は、再配線
２０４及びはんだボール２０３と電気的に接続される。
よって、パッド２０６、再配線２０４、ポスト２０２及
びはんだボール２０３は、電気的に接続される。
【００１３】放熱用ポスト２０７は、半導体素子２０１
の主表面２０１ａのほぼ中央に形成される。ここで、放
熱用ポスト２０７は、主表面２０７ａと裏表面２０７ｂ
とを有する。そして、放熱用ポスト２０７の主表面２０
７ａは封止樹脂２０５より露出し、放熱用ポスト２０７
の裏表面２０７ｂは絶縁膜２０８に接する。
【００１４】ここで、放熱用ポスト２０７は、ポスト２
０２、パッド２０６及び再配線２０４のいずれにも接し
ないように形成されるのが望ましい。もし、放熱用ポス
ト２０７が複数のポスト２０２と接すると、放熱用ポス
トとしての役割には問題はないが、複数のポスト２０２
が電気的に接続される。そのため、複数のポスト２０２
がショートしてしまう可能性が生じる。つまり、本来の
ポスト２０２の役割が損なわれてしまうことになる。こ
れは、再配線２０４若しくはパッド２０６についても同
様である。
【００１５】封止樹脂２０５は、ポスト２０２、再配線
２０４、放熱用ポスト２０７及び絶縁膜２０８を封止す
る。ここで、放熱用ポスト２０７の主表面２０７ａは、
封止樹脂２０５から露出される。
【００１６】次に、図３を用いて、第１の実施の形態の
樹脂封止型半導体装置の放熱経路を説明する。図３は、
この発明の第１の実施の形態の樹脂封止型半導体装置の
放熱経路を示す断面図である。ここで、第１の実施の形
態の樹脂封止型半導体装置は、はんだボール２０３を介
して、基板３０１と接続されている。図中の矢印は、半
導体素子２０１において発生された熱の伝わる経路を示
す。図３に示されるように、半導体素子２０１において
発生された熱は、半導体素子２０１の裏表面及び側面か
ら半導体素子２０１の外部へ放熱される。加えて、半導
体素子２０１の主表面２０１ａにおいて、発生された熱
は、ポスト２０２及びはんだボール２０３を介して基板
３０１に伝わり、放熱される。さらに、半導体素子２０
１の主表面２０１ａにおいて、発生された熱は、放熱用
ポスト２０７を介して、第１の実施の形態の樹脂封止型
半導体装置と基板３０１との間にできた空間に放熱され
る。
【００１７】以上のように構成された第１の実施の形態
の樹脂封止型半導体装置は、半導体素子２０１において
発生された熱をポスト２０２、はんだボール２０３及び
放熱用ポスト２０７を用いて放熱することができる。そ
のため、第１の実施の形態の樹脂封止型半導体装置は、
従来の樹脂封止型半導体装置に比べ、発生された熱を効
率的に放熱することができる。よって、第１の実施の形
態の樹脂封止型半導体装置は、従来の樹脂封止型半導体
装置のパッケージよりも熱抵抗が低減し、半導体素子の
高温化が抑制されることにより、樹脂封止型半導体装置
の長寿命化が可能となる。
【００１８】次に、図４（ａ）〜（ｄ）及び図５（ａ）
〜（ｄ）を用いて、第１の実施の形態の樹脂封止型半導
体装置の製造方法について説明する。
【００１９】初めに、図４（ａ）に示すように、主表面
２０１ａにトランジスタ等の回路が形成された半導体素
子２０１を準備する。そして、半導体素子２０１の主表
面２０１ａ上に、パッド２０６を形成する。半導体素子
２０１の主表面２０１ａ上に、パッド２０６と電気的に
接続される再配線２０４を形成する。さらに、再配線２
０４が形成される半導体素子２０１の主表面２０１ａの
領域以外の主表面２０１ａの領域に、絶縁膜２０８を形
成する。
【００２０】次に、図４（ｂ）に示すように、再配線２
０４等が形成された半導体素子２０１の主表面２０１ａ
側に、フォトレジスト４０１と呼ばれる感光性樹脂を塗
布する。ここで、塗布されたフォトレジスト４０１（以
下、フォトレジスト膜４０１という）の膜厚は、形成し
たいポスト２０２及び放熱用ポスト２０７の高さがあれ
ばよい。
【００２１】次に、図４（ｃ）に示すように、再配線２
０４の一部及び絶縁膜２０８の一部とを露出させるよう
に、フォトレジスト膜４０１をマスクして、露光する。
ここで、マスクの大きさは、形成するポスト２０２及び
放熱用ポスト２０７の大きさする。そして、露光された
フォトレジスト膜４０１を現像することにより、フォト
レジスト膜４０１に開口部を形成する。
【００２２】次に、図４（ｄ）に示すように、開口部が
形成されたフォトレジスト膜４０１を有する半導体素子
をめっき液に漬け込み、開口部にめっき液を充填させ
る。ここで、めっき液は、ポスト２０２又は放熱用ポス
ト２０７の材質（例えば、ＣｕならばＣｕめっき液、Ａ
ｌならばＡｌめっき液）で構成されるめっき液を使用す
る。
【００２３】次に、図５（ａ）に示すように、めっき液
が固まった後、フォトレジスト膜４０１を除去する。よ
って、再配線２０４上にポスト２０２を形成し、絶縁膜
２０８上に放熱用ポスト２０７を形成する。
【００２４】次に、図５（ｂ）に示すように、ポスト２
０２、再配線２０４、放熱用ポスト２０７及び絶縁膜２
０８をトランスファーモールド方法若しくはポッティン
グ方法等を用いて、封止樹脂２０５で封止する。
【００２５】次に、図５（ｃ）に示すように、封止樹脂
２０５の表面（半導体素子２０１の主表面２０１ａ側）
を全面エッチング（グラインド）する。そして、ポスト
２０２の第１の端面２０２ａ及び放熱用ポスト２０７の
主表面２０７ａを露出させる。
【００２６】次に、図５（ｄ）に示すように、ポスト２
０２の第１の端面２０２ａに、スクリーン印刷、はんだ
メッキ若しくはスーパーソルダリング方法を用いて、は
んだボール２０３を搭載する。
【００２７】以上の製造方法によると、ポスト２０２を
形成する工程において放熱用ポスト２０７を同時に形成
することができるので、放熱用ポスト２０７を形成する
ための新たな工程を必要とせず、作業効率が良い。
【００２８】なお、図１若しくは図２では、説明の都合
上、ポスト２０２、はんだボール２０３、再配線２０４
及びパッド２０６を各々２つずつしか開示していない
が、各々１つ若しくは２つ以上有していても、第１の実
施の形態の発明の効果を有することができる。
【００２９】（第２の実施の形態）以下、図面を用い
て、この発明の第２の実施の形態の樹脂封止型半導体装
置を説明する。
【００３０】初めに、図６及び図７を用いて、第２の実
施の形態の樹脂封止型半導体装置の構成を説明する。図
６は、第２の実施の形態の樹脂封止型半導体装置の構造
を示す平面図である。図７は、図６の樹脂封止型半導体
装置をＣ−Ｃ´線で切断したときの断面図である。ここ
で、第１の実施の形態の樹脂封止型半導体装置と同じ構
成については、共通の番号を付与し、重複する説明を省
略する。第２の実施の形態の樹脂封止型半導体装置は、
半導体素子２０１と、ポスト２０２と、はんだボール２
０３と、再配線２０４と、絶縁膜２０８と、封止樹脂２
０５と、パッド２０６と、主表面２０７ａを有する放熱
用ポスト２０７と、はんだにより構成される放熱用はん
だボール７０１（以下、放熱用ボール７０１という）と
により構成される。ここで、図６において記載したＣ−
Ｃ´線上には、放熱用ポスト２０７の両脇にそれぞれ２
つのはんだボール２０３が開示されている。しかし、図
７においては、説明の都合上、放熱用ポスト２０７の両
脇のポスト２０２等の数をそれぞれ１つに限定して説明
する。
【００３１】第１の実施の形態と異なる点は、放熱用ポ
スト２０７の主表面２０７ａに、放熱用ボール７０１を
搭載したことである。
【００３２】次に、図８を用いて、第２の実施の形態の
樹脂封止型半導体装置の放熱経路を説明する。図８は、
この発明の第２の実施の形態の樹脂封止型半導体装置の
放熱経路を示す断面図である。ここで、第２の実施の形
態の樹脂封止型半導体装置は、はんだボール２０３及び
放熱用ボール７０１を介して、基板８０１と接続されて
いる。図中の矢印は、半導体素子２０１において発生さ
れた熱の伝わる経路を示す。図８に示されるように、半
導体素子２０１において発生された熱は、半導体素子２
０１の裏表面及び側面から半導体素子２０１の外部へ放
熱される。加えて、半導体素子２０１の主表面２０１ａ
において、発生された熱は、ポスト２０２及びはんだボ
ール２０３を介して基板８０１に伝わり、放熱されてい
る。さらに、半導体素子２０１の主表面２０１ａにおい
て、発生された熱は、放熱用ポスト２０７を介して、樹
脂封止型半導体装置と基板８０１との間にできた空間に
放熱される。さらになお、半導体素子２０１の主表面２
０１ａ側において発生された熱は、放熱用ポスト２０７
及び放熱用ボール７０１を介して基板８０１に放熱され
る。
【００３３】以上のように構成された第２の実施の形態
の樹脂封止型半導体装置は、半導体素子２０１において
発生された熱をポスト２０２、はんだボール２０３、放
熱用ポスト２０７を用いて放熱することができる。その
ため、第２の実施の形態の樹脂封止型半導体装置は、従
来の樹脂封止型半導体装置に比べ、発生された熱を効率
的に放熱することができる。
【００３４】更に、第２の実施の形態の樹脂封止型半導
体装置は、放熱用ボール７０１を介して基板８０１に放
熱する放熱経路を有していることより、従来の樹脂封止
型半導体装置に比べ、効率的に放熱することができる。
よって、第２の実施の形態の樹脂封止型半導体装置は、
従来の樹脂封止型半導体装置のパッケージよりも熱抵抗
が低減し、半導体素子の高温化が抑制されることによ
り、樹脂封止型半導体装置の長寿命化が可能となる。
【００３５】次に、第２の実施の形態の樹脂封止型半導
体装置の製造方法について説明する。ここで、主表面２
０１ａにトランジスタ等の回路が形成された半導体素子
２０１を準備する工程（図４（ａ）参照）から、封止樹
脂２０５の表面を全面エッチングすることによりポスト
２０２の第１の端面２０２ａ及び放熱用ポスト２０７の
主表面２０７ａを露出させる工程（図５（ｃ）参照）ま
では、第１の実施の形態の樹脂封止型半導体装置を製造
する方法と同じである。第１の実施の形態の樹脂封止型
半導体装置を製造する方法と異なるのは、図５（ｄ）に
示す工程の際、放熱用ポスト２０７の主表面２０７ａに
放熱用ボール７０１を搭載する。具体的には、ポスト２
０２の第１の端面２０２ａ及び放熱用ポスト２０７の主
表面２０７ａに、スクリーン印刷、はんだメッキ若しく
はスーパーソルダリング方法を用いて、はんだボール２
０３及び放熱用ボール７０１を搭載する。
【００３６】以上の製造方法によると、ポスト２０２に
はんだボール２０３を搭載する工程において放熱用ポス
ト２０７に放熱用ボール７０１を同時に搭載することが
できるので、放熱用ボール７０１を形成するための新た
な工程を必要とせず、作業効率が良い。
【００３７】なお、図６若しくは図７では、説明の都合
上、ポスト２０２、はんだボール２０３、再配線２０４
及びパッド２０６を各々２つずつしか開示していない
が、各々１つ若しくは２つ以上有していても、第２の実
施の形態の発明の効果を有することができる。
【００３８】（第３の実施の形態）以下、図面を用い
て、この発明の第３の実施の形態の樹脂封止型半導体装
置を説明する。
【００３９】初めに、図９を用いて、第３の実施の形態
の樹脂封止型半導体装置の構成を説明する。図９は、第
３の実施の形態の樹脂封止型半導体装置の断面図であ
る。
【００４０】ここで、第１または第２の実施の形態の樹
脂封止型半導体装置と同じ構成については、共通の番号
を付与し、重複する説明を省略する。
【００４１】第３の実施の形態の樹脂封止型半導体装置
は、半導体素子２０１と、ポスト２０２と、はんだボー
ル２０３と、再配線２０４と、絶縁膜２０８と、封止樹
脂２０５と、パッド２０６と、主表面２０７ａを有する
放熱用ポスト２０７と、放熱用ボール７０１と、ソルダ
ーレジスト層９０１とにより構成されている。
【００４２】ここで、第１及び第２の実施の形態の樹脂
封止型半導体装置と異なる点は、封止樹脂２０５の表面
及び放熱用ポスト２０７の主表面２０７ａ上にソルダー
レジスト層９０１が形成されている点である。
【００４３】以上のように構成された第３の実施の形態
の樹脂封止型半導体装置は、半導体素子２０１において
発生された熱をポスト２０２、はんだボール２０３、放
熱用ポスト２０７を用いて放熱することができる。その
ため、第３の実施の形態の樹脂封止型半導体装置は、従
来の樹脂封止型半導体装置に比べ、発生された熱を効率
的に放熱することができる。
【００４４】更に、第３の実施の形態の樹脂封止型半導
体装置は、放熱用ボール７０１を用いて放熱する放熱経
路を有していることより、従来の樹脂封止型半導体装置
に比べ、効率的に放熱することができる。なお、ソルダ
ーレジスト層９０１を設けても、半導体素子２０１の発
生する熱の放熱についてはその効率が落ちることはな
く、従来の樹脂封止型半導体装置に比べ、より良い放熱
効果が得られる。
【００４５】更になお、第３の実施の形態の樹脂封止型
半導体装置は、封止樹脂２０５上にソルダーレジスト層
９０１を形成したので、はんだボール２０３及び放熱用
ボール７０１をポスト２０２及び放熱用ポスト２０７そ
れぞれに安定して搭載することができる。また、はんだ
ボール２０３と放熱用ボール７０１との大きさとが異な
る場合においても、ソルダーレジスト層９０１がはんだ
ボール２０３及び放熱用ボール７０１を固定することが
できるので、同一工程においてはんだボール２０３及び
放熱用ボール７０１を搭載することができる。それによ
り、作業効率が良い。よって、第３の実施の形態の樹脂
封止型半導体装置は、従来の樹脂封止型半導体装置のパ
ッケージよりも熱抵抗が低減し、半導体素子の高温化が
抑制されることにより、樹脂封止型半導体装置の長寿命
化が可能となる。
【００４６】次に、図１０（ａ）〜（ｃ）を用いて、第
３の実施の形態の樹脂封止型半導体装置の製造方法につ
いて説明する。なお、ここでは、感光性のソルダーレジ
ストを用いた製造方法について説明するが、この発明に
おけるソルダーレジスト層９０１は、感光性ソルダーレ
ジストに限定されるものではない。ここで、主表面２０
１ａにトランジスタ等の回路が形成された半導体素子２
０１を準備する工程（図４（ａ）参照）から、封止樹脂
２０５の表面を全面エッチングすることによりポスト２
０２の第１の端面２０２ａ及び放熱用ポスト２０７の主
表面２０７ａを露出させる工程（図５（ｃ）参照）まで
は、第１及び第2の実施の形態の樹脂封止型半導体装置
を製造する方法と同じである。第１及び第2の実施の形
態の樹脂封止型半導体装置を製造する方法と異なるの
は、図５（ｄ）に示す工程に代わり、図１０（ａ）〜
（ｃ）に示す工程を行うことである。図５（ｃ）の工程
の後、図１０（ａ）に示すように、封止樹脂２０５の表
面とポスト２０２の第１の端面２０２ａ及び放熱用ポス
ト２０７の主表面２０７ａとの全面に、感光性ソルダー
レジスト９０１を塗布し、仮乾燥をさせる。
【００４７】次に、図１０（ｂ）に示すように、ポスト
２０２の第１の端面２０２ａの一部及び放熱用ポスト２
０７の主表面２０７ａの一部とを露出させるように、仮
乾燥された感光性ソルダーレジスト９０１の表面にマス
クをして露光し、現像する。ここで、マスクの大きさ
は、形成するはんだボール２０３および放熱用ボール７
０１の大きさする。そして、感光性ソルダーレジスト９
０１に開口部を形成する。
【００４８】次に、図１０（ｃ）に示すように、ポスト
２０２の第１の端面２０２ａ及び放熱用ポスト２０７の
主表面２０７ａの露出している部分に、スクリーン印
刷、はんだメッキ若しくはスーパーソルダリング方法を
用いて、はんだボール２０３及び放熱用ボール７０１を
搭載する。
【００４９】以上の製造方法によると、ポスト２０２に
はんだボール２０３を搭載する工程において放熱用ポス
ト２０７に放熱用ボール７０１を同時に搭載することが
できるので、放熱用ボール７０１を形成するための新た
な工程を必要とせず、作業効率が良い。
【００５０】なお、図９若しくは図１０では、説明の都
合上、ポスト２０２、はんだボール２０３、再配線２０
４及びパッド２０６を各々２つずつしか開示していない
が、各々１つ若しくは２つ以上有していても、第３の実
施の形態の樹脂封止の効果を有することができる。
【００５１】（第４の実施の形態）以下、図面を用い
て、この発明の第４の実施の形態の樹脂封止型半導体装
置を説明する。
【００５２】図１１（ａ）〜（ｂ）は、第１〜第３の実
施の形態の樹脂封止型半導体装置において形成された放
熱用ポスト２０７とポスト２０２（はんだボール２０３
との関係でも良い）との配置関係を示す。図１１に示す
ように、第４の実施の形態の樹脂封止型半導体装置にお
いては、放熱用ポスト２０７は、封止樹脂２０５のさま
ざまな場所に形成される。なお、図１１では、放熱用ポ
スト２０７上に、放熱用ボール７０１が搭載されていな
い。しかし、第２若しくは第３の実施の形態に示すよう
に、放熱用ボール７０１を搭載することも可能であるこ
とは、言うまでもない。
【００５３】図１１（ａ）においては、放熱用ポスト２
０７は半導体素子２０１の外縁に形成されている。図１
１（ａ）に示された第４の実施の形態の樹脂封止型半導
体装置は、放熱用ポスト２０７が半導体素子２０１のほ
ぼ中央に形成されることができない場合に有効である。
【００５４】図１１（ｂ）においては、放熱用ポスト２
０７は所定のポスト２０２に対して形成されている。図
１１（ｂ）に示された第４の実施の形態の樹脂封止型半
導体装置は、放熱したいポスト２０２に限定して放熱す
る場合に有効である。
【００５５】以上のように構成された第４の実施の形態
の樹脂封止型半導体装置は、半導体素子２０１において
発生された熱をポスト２０２、はんだボール２０３及び
放熱用ポスト２０７を用いて放熱することができる。そ
のため、第４の実施の形態の樹脂封止型半導体装置は、
従来の樹脂封止型半導体装置に比べ、発生された熱を効
率的に放熱することができる。よって、第４の実施の形
態の樹脂封止型半導体装置は、従来の樹脂封止型半導体
装置のパッケージよりも熱抵抗が低減し、半導体素子の
高温化が抑制されることにより、樹脂封止型半導体装置
の長寿命化が可能となる。
【００５６】
【発明の効果】以上のように構成された樹脂封止型半導
体装置は、半導体素子において発生された熱を、放熱用
ポスト及び／若しくは放熱用はんだボールを用いて、半
導体素子の外に放熱することができる。従って、従来の
樹脂封止型半導体装置のパッケージよりも熱抵抗が低減
し、半導体素子の高温化が抑制されることにより、樹脂
封止型半導体装置の長寿命化が可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の樹脂封止型半導
体装置を示す平面図である。
【図２】この発明の第１の実施の形態の樹脂封止型半導
体装置の構造を示す断面図である。
【図３】この発明の第１の実施の形態の樹脂封止型半導
体装置の放熱経路を説明する断面図である。
【図４】この発明の第１、第2及び第3の実施の形態の樹
脂封止型半導体装置の製造工程を示す断面図である。
【図５】この発明の第１、第2及び第3の実施の形態の樹
脂封止型半導体装置の製造工程を示す断面図である。
【図６】この発明の第２の実施の形態の樹脂封止型半導
体装置を示す平面図である。
【図７】この発明の第２の実施の形態の樹脂封止型半導
体装置の構造を示す断面図である。
【図８】この発明の第２の実施の形態の樹脂封止型半導
体装置の放熱経路を説明する断面図である。
【図９】この発明の第３の実施の形態の樹脂封止型半導
体装置の構造を示す断面図である。
【図１０】この発明の第３の実施の形態の樹脂封止型半
導体装置の製造工程を示す断面図である。
【図１１】この発明の第４の実施の形態の樹脂封止型半
導体装置の構造、特に、ポストと放熱用ポストとの配置
を説明する断面図である。
【図１２】ウエハと樹脂封止型半導体装置との関係を示
す全体斜視図である。
【図１３】従来の樹脂封止型半導体装置の構造を示す断
面図である。
【図１４】従来の樹脂封止型半導体装置の放熱経路を説
明する断面図である。
【符号の説明】
２０１・・・半導体素子、 ２０２・・・ポスト ２０３・・・はんだボール ２０７・・・放熱用ポスト ７０１・・・放熱用ボール ９０１・・・ソルダーレジスト層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 主表面に電極パッドを有する半導体素子
    と、 前記電極パッドの一部及び前記半導体素子の主表面上に
    形成される絶縁膜と、 前記電極パッドと接続され、前記絶縁膜上の一部に形成
    される配線と、 前記配線及び前記絶縁膜を封止する封止樹脂と、 前記配線上に形成され、一端は前記封止樹脂から露出さ
    れるポストと、 前記露出されたポストの一端に形成される球状電極と、 前記絶縁膜上に形成され、一端は前記封止樹脂から露出
    する放熱用ポストとを有することを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記露出された放熱用ポストの一端に放熱用ボールが搭載
    されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は２記載の半導体装置であっ
    て、前記放熱用ポストは、銅により形成されていること
    を特徴とする半導体装置。
  4. 【請求項４】 主表面に電極パッドが形成される半導体
    素子を準備する工程と、 前記電極パッドの一部及び前記半導体素子の主表面上
    に、絶縁膜を形成する工程と、 前記絶縁膜上の一部に、前記電極パッドと接続される配
    線を形成する工程と、 前記配線及び前記絶縁膜上にレジスト膜を供給する工程
    と、 前記配線の一部が露出するまで前記レジスト膜の一部を
    除去し、第１の開口部を形成する工程と、 前記絶縁膜の一部が露出するまで前記レジスト膜の一部
    を除去し、第２の開口部を形成する工程と、 前記第１の開口部にめっき液を充填し、ポストを形成す
    る工程と、 前記第２の開口部にめっき液を充填し、放熱用ポストを
    形成する工程と、 前記レジスト膜を前記再配線及び前記絶縁膜上から除去
    する工程と、 前記ポストの端面及び前記放熱用ポストの端面が露出す
    るように、前記配線及び前記絶縁膜を封止樹脂により封
    止する工程とを、備えることを特徴とする半導体装置の
    製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法で
    あって、前記第１の開口部及び第２の開口部を形成する
    工程を同時に行うことを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 請求項４または５記載の半導体装置の製
    造方法であって、前記ポスト及び前記放熱用ポストを形
    成する工程を同時に行うことを特徴とする半導体装置の
    製造方法。
JP2000104732A 2000-04-06 2000-04-06 半導体装置及びその製造方法 Expired - Fee Related JP3446826B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000104732A JP3446826B2 (ja) 2000-04-06 2000-04-06 半導体装置及びその製造方法
US09/783,013 US6627988B2 (en) 2000-04-06 2001-02-15 Semiconductor device and method for manufacturing the same
US10/445,067 US6929979B2 (en) 2000-04-06 2003-05-27 Method for packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000104732A JP3446826B2 (ja) 2000-04-06 2000-04-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001291793A true JP2001291793A (ja) 2001-10-19
JP3446826B2 JP3446826B2 (ja) 2003-09-16

Family

ID=18618225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104732A Expired - Fee Related JP3446826B2 (ja) 2000-04-06 2000-04-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6627988B2 (ja)
JP (1) JP3446826B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032453A (ja) * 2004-07-13 2006-02-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
JP2010514146A (ja) * 2006-08-11 2010-04-30 ヴィシャイ ジェネラル セミコンダクター エルエルシー 半導体装置及び放熱能力を向上させた半導体装置の製造方法
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
US10090235B2 (en) 2013-11-14 2018-10-02 Toshiba Memory Corporation Semiconductor device and semiconductor package
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
JP2004221302A (ja) * 2003-01-15 2004-08-05 Alps Electric Co Ltd 磁気検出素子
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
DE10352349B4 (de) * 2003-11-06 2006-11-16 Infineon Technologies Ag Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7086161B2 (en) * 2004-01-13 2006-08-08 Montana Black Gold Sight and sight pins for archery bow
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7817434B2 (en) * 2004-10-14 2010-10-19 Agere Systems Inc. Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
US7329948B2 (en) * 2004-10-15 2008-02-12 International Business Machines Corporation Microelectronic devices and methods
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
TWI287846B (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
WO2007120124A1 (en) * 2006-04-14 2007-10-25 Agere Systems Inc. Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
KR20140041975A (ko) * 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
US9324557B2 (en) * 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
KR102495582B1 (ko) 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법
US11171105B2 (en) * 2019-11-13 2021-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9302A (en) * 1852-10-05 Machine fob
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP3144377B2 (ja) * 1998-03-13 2001-03-12 日本電気株式会社 半導体装置の製造方法
JP3520764B2 (ja) 1998-04-22 2004-04-19 松下電器産業株式会社 半導体装置およびその製造方法
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JP3451020B2 (ja) 1998-08-24 2003-09-29 新光電気工業株式会社 半導体装置の製造方法
US6130477A (en) * 1999-03-17 2000-10-10 Chen; Tsung-Chieh Thin enhanced TAB BGA package having improved heat dissipation
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US6219243B1 (en) * 1999-12-14 2001-04-17 Intel Corporation Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP2006032453A (ja) * 2004-07-13 2006-02-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010514146A (ja) * 2006-08-11 2010-04-30 ヴィシャイ ジェネラル セミコンダクター エルエルシー 半導体装置及び放熱能力を向上させた半導体装置の製造方法
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
US10090235B2 (en) 2013-11-14 2018-10-02 Toshiba Memory Corporation Semiconductor device and semiconductor package
US10566274B2 (en) 2013-11-14 2020-02-18 Toshiba Memory Corporation Semiconductor device and semiconductor package including plural solder ball sets each corresponding to a pair of differential input and differential output signals
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JPWO2018181236A1 (ja) * 2017-03-31 2020-05-14 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US11257733B2 (en) 2017-03-31 2022-02-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
JP7213469B2 (ja) 2017-03-31 2023-01-27 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6627988B2 (en) 2003-09-30
US20010028110A1 (en) 2001-10-11
US6929979B2 (en) 2005-08-16
US20040009630A1 (en) 2004-01-15
JP3446826B2 (ja) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3446826B2 (ja) 半導体装置及びその製造方法
KR102372300B1 (ko) 스택 패키지 및 그 제조 방법
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
TW498403B (en) Semiconductor device and method for the fabrication thereof
US9922902B2 (en) Semiconductor device and semiconductor package
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
JPH08330313A (ja) 半導体装置およびその製造方法
JP4817796B2 (ja) 半導体装置及びその製造方法
JP2000077576A (ja) 半導体装置及びその製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
CN111710668A (zh) 半导体封装结构、其制作方法和电子设备
JP4084737B2 (ja) 半導体装置
JP2001077231A (ja) 半導体装置、半導体ウエハ及び半導体装置の製造方法
JP2000156460A (ja) 半導体装置
JP3459622B2 (ja) 電子部品の製造方法
JP2006324646A (ja) モジュール基板
JP3628991B2 (ja) 半導体装置及びその製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003060155A (ja) 半導体パッケージ及びその製造方法
JP2003017494A (ja) 半導体装置およびその製造方法
US20230260883A1 (en) Interposer, circuit device, method of manufacturing interposer, and method of manufacturing circuit device
JPH06104355A (ja) 冷却液封入型半導体装置
JP2001077236A (ja) 半導体装置及びその接合構造
JP2002064174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees