JP4341187B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4341187B2 JP4341187B2 JP2001034793A JP2001034793A JP4341187B2 JP 4341187 B2 JP4341187 B2 JP 4341187B2 JP 2001034793 A JP2001034793 A JP 2001034793A JP 2001034793 A JP2001034793 A JP 2001034793A JP 4341187 B2 JP4341187 B2 JP 4341187B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- reinforcing
- semiconductor device
- solder balls
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、CSP(Chip Size Package )の4隅に設けられた補強パッドに機械的応力が加わることに起因して生じるソルダボールのはんだ接合面の剥離を防止できるようにした半導体装置に関する。
【0002】
【従来の技術】
例えば、携帯電話機等の携帯機器製品においては、LSIとして実装効率に優れるCSPがプリント配線基板上にはんだ付けにより搭載されている。CSPを用いた場合、携帯機器製品の落下、キーの押下等があると、その際に、ねじれや曲がりによって、はんだ付け部分には機械的な応力が生じる。この機械的応力がプリント配線基板に加わることにより、CSPのコーナー部のはんだ接続部にストレスが発生する。これを防止するため、従来より、プリント配線基板上にCSPのコーナー部に対向する部位に銅箔のパターンによる補強パッド(PAD)を設け、コーナー部の強度を高める対策がとられている。
【0003】
図2は、従来の半導体装置を示す。
CSP1は、CSP本体部11と、その底面に所定間隔に設けられた複数のソルダボール12からなり、このソルダボール12をプリント配線基板10の導体パターン(図示せず)に半田接続することによって実装される。CSP本体部11は、例えば、LSIチップ(図示せず)のほか、このLSIチップが搭載された有機フレーム11aと、前記LSIチップを封止する封止樹脂11bを備えて構成されている。
【0004】
図3は、図2のCSP1のソルダボール形成面を示す。
CSP1の底面の四隅には、補強パッド13a,13b,13c,13dが設けられ、補強パッド13a〜13dのそれぞれには、複数のソルダボール12が搭載されている。
【0005】
図4は、図3の補強パッドの1つ(13a)の詳細構成を示す。
図4の(a)は、正四角形を成した補強パッド13aであり、その各コーナに4つのソルダボール12が配設されている。また、図4の(b)は、直角三角形を成した補強パッド13aであり、その各コーナに3つのソルダボール12が配設されている。他の補強パッド13b〜13dも、図3と同一の構造を有している。補強パッド13a〜13dは、ソルダボール12に対してはんだ付け面積の増加により強度を向上させる結果、補強パッド13b〜13dの周辺のはんだ付け部への応力を緩和することができる。
【0006】
また、特開2000−200854号公報では、CSPとプリント配線板との半田接続の信頼性を向上させ、また、はんだバンプにダメージを与えることなく搬送用トレイに収納できるようにするため、はんだバンプを設けないバンプ無しパッドをCSPのコーナ部に設けると共に、プリント配線板には前記バンプ無しパッドに対向する部位にCSP側に設けられているはんだバンプより大径のはんだボールを補強用として設けている。実装時に、CSPとプリント配線板を接合してリフローすると、補強用の大径のはんだボールは、他の小径のはんだボールに比べて接着面積が大きくなるため、実装強度が高められる。
【0007】
更に、特開平11−288978号公報では、マザー基板に半導体装置を実装する際の実装強度を向上させるため、インターポーザー基板の四隅に凹部を設け、この凹部に電極を形成し、この電極をマザー基板上に設けられたパッドに半田付けしている。
【0008】
【発明が解決しようとする課題】
しかし、従来の半導体装置によると、例えば、補強パッド13aの近傍に、図2に示すA方向から機械的応力がかかると、補強パッド13aに対して機械的応力(引張力)が加わる。特に、4隅補強パッド13aの端部に応力(図3の機械的応力B)が集中した場合、ソルダボール12の剥離(=はんだ接合面の剥離)が発生する。
【0009】
図5は、ソルダボール12とプリント配線基板10のパターン面との接続を示す。プリント配線基板10上には、銅配線10aと、その表面に形成されたニッケルメッキ10bからなるパターン面(導体)が設けられており、そのパターン面の所定位置にソルダボール12が接続されている。ニッケルメッキ10b上の化合物は、硬くて脆い組織であるため、この部分に図示の方向に機械的応力Cが加わったときに剥離部15が発生し、図4のように剥離14a,14bが発生する。このような剥離が発生すると、周辺のはんだ接合部に対する応力緩和の効果が期待できなくなり、周辺のはんだ接合部にストレスが及ぶようになる。この原因は、はんだ付け面積が全体に増加することによって補強パッド13a〜13dの強度が向上するが、一方で、鋭角になっている部分の面積は少ないため、この部分に応力が集中し、剥離が生じ易くなるためである。
【0010】
また、特開2000−200854号公報によると、CSPとプリント配線板の両方にはんだバンプを設ける必要があるため、工程が複雑になる。更に、特開平11−288978号公報によると、インターポーザー基板の四隅に別途電極を形成する必要があるほか、この電極とマザー基板上のパッドとの半田付け処理が必要になる。
【0011】
したがって、本発明の目的は、機械的応力が補強パッドの一部に集中しないようにし、補強パッドにおけるソルダボールの剥離を低減できるようにした半導体装置を提供する。
【0012】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、プリント配線基板等の被実装面との接続のための所定数のソルダボールを本体部の底面に備えると共に、前記本体部の各コーナ部に補強パッドが設けられ、この補強パッドの各々に複数のソルダボールが搭載されている半導体装置において、前記補強パッドは、十字形、X字形、L字形、又はV字形であり、前記複数のソルダボールの内の少なくとも外側に位置するソルダボールの搭載部分が、前記少なくとも外側のソルダボールのそれぞれの接触面の所定部分の外側を沿うように縁取りされ、丸みを持つ形状にされていることを特徴とする半導体装置を提供する。
【0013】
この構成によれば、補強パッド上の少なくとも外側のソルダボールの搭載部分が、これらソルダボールのそれぞれの接触面の外側を沿うように縁取りされ、丸みを持つ形状にされている。したがって、少なくとも外側のソルダボールのそれぞれの搭載面には鋭角な部分が生ぜず、補強パッドの一部に機械的応力が集中せずに分散されるため、補強パッドにおけるソルダボールの剥離を低減できるようになる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について図面を基に説明する。
図1は本発明による半導体装置の補強パッドの構成を示す。
図1の(a)は、正四角形状を成した補強パッド21であり、その各コーナに4つのソルダボール12が配設されている。また、図1の(b)は、直角三角形状を成した補強パッド22であり、その各コーナには3つのソルダボール12が配設されている。ここでは、各1個の補強パッド(21,22)の構成のみを示したが、図3に示したように、一個のCSPには、4個の補強パッドが必要である。
【0015】
補強パッド21の場合、4個のソルダボール12のそれぞれの搭載部の周辺形状がソルダボール12の外径に沿うように縁取りされて丸みを持っている。したがって、各ソルダボール搭載部は半円形もしくは楕円形を成し、補強パッドの全体の形状は十字形又はX形を成し、ソルダボール12に対しては鋭角部分を生じない形状になっている。したがって、4個のソルダボール12のそれぞれに対する応力は、従来のように1ヵ所に集中することがなく、各ソルダボール12の搭載面の周辺に分散されるため、はんだ接合面の剥離、すなわちソルダボール12の剥離を防止することができる。
【0016】
一方、補強パッド22においては、同様に3個のソルダボール12のそれぞれの搭載部の周辺形状は、ソルダボール12の外径サイズに沿って縁取りされており、両端部はソルダボール12の約半周にわたって円形に加工されている。補強パッド22の全体の形状は、L字形、V字形、又は“へ”の字形を成すようになる。このような形状により、3個のソルダボール12のそれぞれに対する応力は、従来のように1ヵ所に集中することはなく、各ソルダボール12の搭載面の周辺に分散される。したがって、はんだ接合面の剥離が防止される結果、ソルダボール12の剥離が防止されることになる。
【0017】
上記実施の形態においては、機械的外力によるはんだ接合面の剥離について説明したが、本発明は、温度変化等による生じる外力に対しても有効である。
【0018】
また、上記実施の形態においては、半導体装置として、CSPのみを示したが、本発明はCSPに限定されるものではなく、BGP(Ball Grid Array )、チップサイズパッケージ、チップスケールパッケージと呼ばれるようなフェースダウンボンディングによる半導体装置にも本発明を適用することができる。
【0019】
更に、上記実施の形態では、補強パッド21,22においてソルダボール12が4個と3個の例を示したが、2個、5個等、2個以上の個数にすることができる。いずれの場合も、各ソルダボールに対して補強パッドの周縁が半円形を成す様にし、鋭角部分を生じないようにすることで本発明が達成される。
【0020】
【発明の効果】
以上より明らかなように、本発明の半導体装置によれば、補強パッド上の少なくとも外側のソルダボールの搭載部の所定部分を、そのソルダボールのそれぞれの接触面の外側を沿うように縁取りして丸みを持つ形状にしたので、この部分には鋭角が生ぜず、補強パッドに付与される機械的応力が分散されるため、補強パッドにおけるソルダボールの剥離を低減できるようになる。この剥離を防止できることにより、補強パッド周辺のはんだ付け部への応力が緩和され、補強パッド本来の効果を持続できるようになる。
【図面の簡単な説明】
【図1】本発明の半導体装置における補強パッド部の構成を示す平面図である。
【図2】従来の半導体装置の出力要部を示す側面図である。
【図3】図2のCSPのソルダボール形成面を示す底面図である。
【図4】図3の補強パッドの1つの詳細構成を示す平面図である。
【図5】従来の半導体装置におけるソルダボールとプリント配線基板のパターン面の接続状態を示す断面図である。
【符号の説明】
1 CSP(Chip Size Package )
10 プリント配線基板
12 ソルダボール
21,22 補強パッド
Claims (3)
- プリント配線基板等の被実装面との接続のための所定数のソルダボールを本体部の底面に備えると共に、前記本体部の各コーナ部に補強パッドが設けられ、この補強パッドの各々に複数のソルダボールが搭載されている半導体装置において、
前記補強パッドは、十字形、X字形、L字形、又はV字形であり、前記複数のソルダボールの内の少なくとも外側に位置するソルダボールの搭載部分が、前記少なくとも外側のソルダボールのそれぞれの接触面の所定部分の外側を沿うように縁取りされ、丸みを持つ形状にされていることを特徴とする半導体装置。 - 前記補強パッドは、前記縁取りが、前記少なくとも外側のソルダボールのそれぞれの少なくとも半周に施されていることを特徴とする請求項1記載の半導体装置。
- 前記本体部は、CSP(Chip Size Package )であることを特徴とする請求項1記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001034793A JP4341187B2 (ja) | 2001-02-13 | 2001-02-13 | 半導体装置 |
US10/073,196 US6787924B2 (en) | 2001-02-13 | 2002-02-13 | Semiconductor device capable of preventing solder balls from being removed in reinforcing pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001034793A JP4341187B2 (ja) | 2001-02-13 | 2001-02-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002237549A JP2002237549A (ja) | 2002-08-23 |
JP4341187B2 true JP4341187B2 (ja) | 2009-10-07 |
Family
ID=18898335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001034793A Expired - Fee Related JP4341187B2 (ja) | 2001-02-13 | 2001-02-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6787924B2 (ja) |
JP (1) | JP4341187B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183849A (ja) * | 2003-12-24 | 2005-07-07 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに電子機器 |
JP2006303029A (ja) * | 2005-04-18 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置 |
JP2006303305A (ja) * | 2005-04-22 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置 |
JP4830609B2 (ja) * | 2006-04-24 | 2011-12-07 | 株式会社デンソー | 半導体装置 |
JP5350604B2 (ja) * | 2007-05-16 | 2013-11-27 | スパンション エルエルシー | 半導体装置及びその製造方法 |
JP2009182104A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 半導体パッケージ |
US7910838B2 (en) * | 2008-04-03 | 2011-03-22 | Advanced Interconnections Corp. | Solder ball interface |
US8513814B2 (en) | 2011-05-02 | 2013-08-20 | International Business Machines Corporation | Buffer pad in solder bump connections and methods of manufacture |
JP2013033821A (ja) | 2011-08-01 | 2013-02-14 | Seiko Epson Corp | 基板、電子デバイスおよび電子機器 |
US10104772B2 (en) | 2014-08-19 | 2018-10-16 | International Business Machines Incorporated | Metallized particle interconnect with solder components |
JP6963448B2 (ja) * | 2017-09-13 | 2021-11-10 | 太陽誘電株式会社 | 電子部品 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582735A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 大規模集積回路 |
DE69312411T2 (de) * | 1992-09-15 | 1997-11-27 | Texas Instruments Inc | Ballkontaktierung für Flip-Chip-Anordnungen |
JPH06180460A (ja) * | 1992-12-15 | 1994-06-28 | Seiko Epson Corp | 半導体チップ接続用基板構造 |
TW250620B (en) * | 1994-05-31 | 1995-07-01 | At & T Corp | Method for interconnecting an electronic device using a transferable soldercarrying medium |
US5468655A (en) * | 1994-10-31 | 1995-11-21 | Motorola, Inc. | Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules |
US5578527A (en) * | 1995-06-23 | 1996-11-26 | Industrial Technology Research Institute | Connection construction and method of manufacturing the same |
JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
JP3000975B2 (ja) * | 1997-10-20 | 2000-01-17 | 富士通株式会社 | 半導体素子の実装構造 |
JP3855478B2 (ja) | 1998-02-04 | 2006-12-13 | ソニー株式会社 | 半導体装置 |
US6324754B1 (en) * | 1998-03-25 | 2001-12-04 | Tessera, Inc. | Method for fabricating microelectronic assemblies |
JPH11297872A (ja) * | 1998-04-13 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置 |
JP3214479B2 (ja) | 1999-01-05 | 2001-10-02 | 日本電気株式会社 | 半導体構造及び電子部品実装方法 |
US6444563B1 (en) * | 1999-02-22 | 2002-09-03 | Motorlla, Inc. | Method and apparatus for extending fatigue life of solder joints in a semiconductor device |
JP3498634B2 (ja) * | 1999-05-31 | 2004-02-16 | 関西日本電気株式会社 | 半導体装置の製造方法 |
US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
JP3446826B2 (ja) * | 2000-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
-
2001
- 2001-02-13 JP JP2001034793A patent/JP4341187B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-13 US US10/073,196 patent/US6787924B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020109239A1 (en) | 2002-08-15 |
JP2002237549A (ja) | 2002-08-23 |
US6787924B2 (en) | 2004-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8014154B2 (en) | Circuit substrate for preventing warpage and package using the same | |
JP2988075B2 (ja) | 半導体装置 | |
US20020192855A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006060128A (ja) | 半導体装置 | |
JP4341187B2 (ja) | 半導体装置 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
KR20050030126A (ko) | 반도체 집적 회로 장치 및 전자 기기 | |
JP2007266150A (ja) | 熱伝導性接合材、半導体パッケージ、ヒートスプレッダ、半導体チップ、及び半導体チップとヒートスプレッダとを接合する接合方法 | |
TWI267971B (en) | Packing structure and method forming the same | |
US20050127487A1 (en) | Semiconductor package with improved solder joint reliability | |
JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH1187556A (ja) | 半導体装置 | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI495052B (zh) | 基板結構與使用該基板結構之半導體封裝件 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JPH09162240A (ja) | 半導体装置 | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP2004319779A (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
JP2004273617A (ja) | 半導体装置 | |
US8283779B2 (en) | Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same | |
JP2008141036A (ja) | プリント基板およびその製造方法 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JPH11204565A (ja) | 半導体装置 | |
JP2004063567A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |