JP3855478B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3855478B2 JP3855478B2 JP20226198A JP20226198A JP3855478B2 JP 3855478 B2 JP3855478 B2 JP 3855478B2 JP 20226198 A JP20226198 A JP 20226198A JP 20226198 A JP20226198 A JP 20226198A JP 3855478 B2 JP3855478 B2 JP 3855478B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- resin
- csp
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マザー基板に実装する半導体装置に関する。特には、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置に関する。
【０００２】
【従来の技術】
図６は、従来の半導体装置をマザー基板（実装基板）に実装した状態を示す断面図である。この半導体装置はＣＳＰ(Chip Size Package) である。
マザー基板１０１の上には半田バンプ１０３を介してＣＳＰ１０５が実装されている。このＣＳＰ１０５は、図示せぬインターポーザー基板と、その上に載置された半導体チップと、から構成されている。
【０００３】
図７は、図６に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うための型枠の一部を示す平面図である。この型枠１０７は、一つのＣＳＰを樹脂１０９で封止する封止枠１１０に囲まれた型１１１が縦横に複数並んで構成されている。
【０００４】
このような型枠１０７の型１１１それぞれに半導体チップが載置されたインターポーザー基板をセットし、型１１１の内に樹脂１０９を流し込むことにより、ＣＳＰの樹脂封止を行うものである。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、ＣＳＰ１０５の下面にのみ電極を形成しているので、マザー基板１０１にＣＳＰを実装する際、該電極とマザー基板１０１とを半田１０３により固定するだけである。このため、半田付けによる実装強度が十分ではなく、図６に示すようなマザー基板１０１の下方からのストレスやＣＳＰ１０５の側面からのストレスに弱い。つまり、このようなストレスが加えられると、マザー基板１０１からＣＳＰ１０５が外れてしまうことがある。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、インターポーザー基板と、インターポーザー基板の上面に載置された半導体チップと、インターポーザー基板の下面に設けられた電極と、インターポーザー基板の側面に設けられた電極とを有し、インターポーザー基板の下面に設けられた電極が半導体チップと電気的に接続され、インターポーザー基板の側面に設けられた電極が半導体チップと電気的に接続されていないことを特徴とする。
【０００８】
上記半導体装置では、インターポーザー基板の下面及び側面に、半田によってマザー基板に固定するための電極を設けているため、本半導体装置をマザー基板に実装する際、該電極とマザー基板とを半田付けすることにより固定することができる。このため、半導体装置を実装する際の実装強度を上げることができる。従って、マザー基板に半導体装置を実装した場合、ストレスに対して強くすることができ、実装した半導体装置が容易にマザー基板から外れることがない。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１（ａ）は、本発明の第１の実施の形態による半導体装置を示す側面構成図であり、図１（ｂ）は、図１（ａ）に示す半導体装置の平面構成図であり、図１（ｃ）は、図１（ｂ）に示す半導体装置の要部を示す斜視図である。この半導体装置はＣＳＰである。
【００１２】
図１（ａ）に示すように、インターポーザー基板１の上面には半田バンプ３を介して半導体チップ５が載置されている。この半導体チップ５の下面、側面の一部及びインターポーザー基板１の上面の一部は樹脂７により封止されている。また、インターポーザー基板１の下面には複数の電極９が形成されており、これら電極９はマザー基板（実装基板）に実装する際に半田付けするためのものである。
【００１３】
図１（ｂ）に示すように、インターポーザー基板１は平面形状が四角形をしている。インターポーザー基板１の側面の４つの角（端面）には、半田付けが可能な部材１１が形成されている。この部材１１は、例えば基板１の下面にある電極９と同じ材料により形成しても良い。
【００１４】
部材（電極）１１は、図１（ａ）の半導体装置（ＣＳＰ）をマザー基板に実装する際に該マザー基板上のパッド１３と半田付け１５をするためのものである。従って、電極１１は半導体チップ５に電気的に接続されていない。図１（ｂ）では、電極１１とマザー基板上のパッド１３との半田付け１５について１か所だけ図示しているが、マザー基板に実装する際には残りの３か所についても半田付けを行う。
【００１５】
上記実施の形態によれば、インターポーザー基板１の端面に部材（電極）１１を形成しているため、ＣＳＰをマザー基板に実装する際、インターポーザー基板１の下面の電極９だけでなく、端面の電極１１についても半田付け１５によりマザー基板に固定することができる。このため、ＣＳＰを実装する際の実装強度を上げることができる。つまり、マザー基板とＣＳＰの電極との半田付けの固着力を上げることができる。従って、マザー基板に半導体装置を実装した場合、従来の半導体装置に比べてストレスに対して強くすることができ、実装した半導体装置が容易にマザー基板から外れることがない。
【００１６】
また、電極１１をインターポーザー基板１の側面に形成しているので、ＣＳＰをマザー基板に実装した後に、電極１１とマザー基板のパッド１３とに必要に応じて半田付けを追加する追加半田を行うことができる。
【００１７】
尚、上記第１の実施の形態では、部材（電極）１１を半導体チップ５に電気的に接続していないが、電極１１を半導体チップ５に配線等を介して電気的に接続させることも可能である。
【００１８】
図２は、本発明の第２の実施の形態による半導体装置を示す平面構成図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。尚、この図では半導体チップを省略してある。
【００１９】
インターポーザー基板１の４つの側面の各中央近傍には、半田付けが可能な部材（電極）１１が形成されている。
【００２０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００２１】
図３は、本発明の第３の実施の形態による半導体装置を示す平面構成図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。尚、この図では半導体チップを省略してある。
【００２２】
インターポーザー基板１の４つの側面のうちの向い合う２つの側面全体には、半田付けが可能な部材（電極）１１が形成されている。
【００２３】
上記第３の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００２４】
尚、上記第３の実施の形態では、電極１１の全体に半田付け１５をしているが、電極１１の一部分に半田付けをすることも可能である。
【００２５】
図４（ａ）は、本発明の第４の実施の形態による半導体装置を示す側面構成図であり、図４（ｂ）は、図４（ａ）に示す半導体装置の平面構成図であり、図４（ｃ）は、図４（ｂ）に示す半導体装置の要部を示す斜視図である。この半導体装置はＣＳＰである。
【００２６】
図４（ａ）に示すように、ベース基板（インターポーザー基板）２１の上面には樹脂封止パッケージ２３が形成されている。この樹脂封止パッケージ２３の内部には半導体チップ（図示せず）が配置されている。即ち、半導体チップは樹脂２３により封止されている。また、ベース基板２１の下面には複数の半田バンプ２５が形成されており、これら半田バンプ２５は実装基板に実装する際にランドパッドに半田付けするためのものである。
【００２７】
図４（ｂ）に示すように、樹脂封止パッケージ２３及びベース基板２１は平面形状が四角形をしている。ベース基板２１の側面の４つの角（端面）には、半田付けが可能な部材（例えば電極）２７が形成されている。樹脂封止パッケージ２３の側面の４つの角（端面）には、樹脂を付けない部分２９が形成されている。即ち、図４（ｃ）に示すように、上記電極２７の直上には樹脂２３を付けない部分２９が形成されている。この部分２９は樹脂封止パッケージ２３の端面に凹部を設けたものである。これにより、電極２７は十分に露出される。
【００２８】
部材（電極）２７は、図４（ａ）のＣＳＰを実装基板に実装する際に該実装基板上のランドパッドと半田付けをするためのものである。従って、電極２７は半導体チップに電気的に接続されていない。
【００２９】
上記第４の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００３０】
さらに、パッケージ２３の端面即ち電極（部材）２７の直上に樹脂を付けない部分２９を形成することにより、電極２７を樹脂２３で塞ぐことがない。これにより、ＣＳＰを実装基板に実装する際、電極２７についても半田付けにより実装基板に固定することができる。
【００３１】
すなわち、ＣＳＰの半田付け強度を上げるためにベース基板２１の端面に電極２７を形成するが、従来の樹脂封止型のＣＳＰのようにパッケージの端面に樹脂を付けない部分を形成しないと、電極２７が樹脂２３で封止されてしまう。すると、ベース基板２１の端面に電極２７を形成しても、この電極２７を実装基板に半田付けする際に半田の乗りが悪くなり、電極２７を使用することができなくなる。従って、パッケージ２３の端面に部分的に樹脂を付けないようにすることによって、電極２７を半田付けできるようになり、電極２７に半田がよく乗るようになる。よって、ＣＳＰの樹脂封止型パッケージにおいてもコーナー電極２７の形成が可能となり、端面補強電極付ＣＳＰが実現できる。
【００３２】
尚、上記第４の実施の形態では、ベース基板２１の端面に部材（電極）２７を形成しているため、該部材２７の直上に位置する樹脂封止パッケージ２３の端面に樹脂を付けない部分２９を形成しているが、第２又は第３の実施の形態のようにベース基板の側面の端面以外の部分に部材（電極）を形成する場合は、その部材の直上に位置する樹脂封止パッケージの側面に樹脂を付けない部分を形成することとする。これにより、部材が樹脂で塞がれることはない。
【００３３】
図５（ａ）は、図４（ａ）に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うためのモールド成型型枠の一部を示す平面図であり、図５（ｂ）は、図５（ａ）に示すモールド成型型枠の要部を示す斜視図である。
【００３４】
このモールド成型型枠３１は、図５（ａ）に示すように、一つのＣＳＰを樹脂封止する封止枠３３に囲まれたモールド部３５が縦横に複数並んで構成されている。図５（ｂ）に示すように、封止枠３３においてモールド部３５の側面の角（端面）を形成する部分には、モールド部３５の内側に向いた丸みを有する凸部３７が形成されている。
【００３５】
このようなモールド成型型枠３１のモールド部３５それぞれに半導体チップが載置されたベース基板を挿入（セット）し、モールド部３５の内部に樹脂を流し込むことにより、ＣＳＰの樹脂封止を行うものである。この樹脂封止の際、封止枠３３に凸部３７を設けているため、パッケージの４コーナーに樹脂を付けない部分２９を形成することができる。
【００３６】
【発明の効果】
以上説明したように本発明によれば、インターポーザー基板の側面に、半田によってマザー基板に固定するための部材を設けている。したがって、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１の実施の形態による半導体装置を示す側面構成図であり、図１（ｂ）は、図１（ａ）に示す半導体装置の平面構成図であり、図１（ｃ）は、図１（ｂ）に示す半導体装置の要部を示す斜視図である。
【図２】本発明の第２の実施の形態による半導体装置を示す平面構成図である。
【図３】本発明の第３の実施の形態による半導体装置を示す平面構成図である。
【図４】図４（ａ）は、本発明の第４の実施の形態による半導体装置を示す側面構成図であり、図４（ｂ）は、図４（ａ）に示す半導体装置の平面構成図であり、図４（ｃ）は、図４（ｂ）に示す半導体装置の要部を示す斜視図である。
【図５】図５（ａ）は、図４（ａ）に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うためのモールド成型型枠の一部を示す平面図であり、図５（ｂ）は、図５（ａ）に示すモールド成型型枠の要部を示す斜視図である。
【図６】従来の半導体装置をマザー基板（実装基板）に実装した状態を示す断面図である。
【図７】図６に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うための型枠の一部を示す平面図である。
【符号の説明】
１…インターポーザー基板、３…半田バンプ、５…半導体チップ、７…樹脂、９…電極、１１…部材、１３…パッド、１５…半田付け、２１…ベース基板（インターポーザー基板）、２３…樹脂封止パッケージ、２５…半田バンプ、
２７…部材（電極）、２９…樹脂を付けない部分、３１…モールド成型型枠、
３３…封止枠、３５…モールド部、３７…凸部、１０１…マザー基板、
１０３…半田バンプ、１０５…ＣＳＰ、１０７…型枠、１０９…樹脂、
１１０…封止枠、１１１…型。
【発明の属する技術分野】
本発明は、マザー基板に実装する半導体装置に関する。特には、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置に関する。
【０００２】
【従来の技術】
図６は、従来の半導体装置をマザー基板（実装基板）に実装した状態を示す断面図である。この半導体装置はＣＳＰ(Chip Size Package) である。
マザー基板１０１の上には半田バンプ１０３を介してＣＳＰ１０５が実装されている。このＣＳＰ１０５は、図示せぬインターポーザー基板と、その上に載置された半導体チップと、から構成されている。
【０００３】
図７は、図６に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うための型枠の一部を示す平面図である。この型枠１０７は、一つのＣＳＰを樹脂１０９で封止する封止枠１１０に囲まれた型１１１が縦横に複数並んで構成されている。
【０００４】
このような型枠１０７の型１１１それぞれに半導体チップが載置されたインターポーザー基板をセットし、型１１１の内に樹脂１０９を流し込むことにより、ＣＳＰの樹脂封止を行うものである。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、ＣＳＰ１０５の下面にのみ電極を形成しているので、マザー基板１０１にＣＳＰを実装する際、該電極とマザー基板１０１とを半田１０３により固定するだけである。このため、半田付けによる実装強度が十分ではなく、図６に示すようなマザー基板１０１の下方からのストレスやＣＳＰ１０５の側面からのストレスに弱い。つまり、このようなストレスが加えられると、マザー基板１０１からＣＳＰ１０５が外れてしまうことがある。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、インターポーザー基板と、インターポーザー基板の上面に載置された半導体チップと、インターポーザー基板の下面に設けられた電極と、インターポーザー基板の側面に設けられた電極とを有し、インターポーザー基板の下面に設けられた電極が半導体チップと電気的に接続され、インターポーザー基板の側面に設けられた電極が半導体チップと電気的に接続されていないことを特徴とする。
【０００８】
上記半導体装置では、インターポーザー基板の下面及び側面に、半田によってマザー基板に固定するための電極を設けているため、本半導体装置をマザー基板に実装する際、該電極とマザー基板とを半田付けすることにより固定することができる。このため、半導体装置を実装する際の実装強度を上げることができる。従って、マザー基板に半導体装置を実装した場合、ストレスに対して強くすることができ、実装した半導体装置が容易にマザー基板から外れることがない。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１（ａ）は、本発明の第１の実施の形態による半導体装置を示す側面構成図であり、図１（ｂ）は、図１（ａ）に示す半導体装置の平面構成図であり、図１（ｃ）は、図１（ｂ）に示す半導体装置の要部を示す斜視図である。この半導体装置はＣＳＰである。
【００１２】
図１（ａ）に示すように、インターポーザー基板１の上面には半田バンプ３を介して半導体チップ５が載置されている。この半導体チップ５の下面、側面の一部及びインターポーザー基板１の上面の一部は樹脂７により封止されている。また、インターポーザー基板１の下面には複数の電極９が形成されており、これら電極９はマザー基板（実装基板）に実装する際に半田付けするためのものである。
【００１３】
図１（ｂ）に示すように、インターポーザー基板１は平面形状が四角形をしている。インターポーザー基板１の側面の４つの角（端面）には、半田付けが可能な部材１１が形成されている。この部材１１は、例えば基板１の下面にある電極９と同じ材料により形成しても良い。
【００１４】
部材（電極）１１は、図１（ａ）の半導体装置（ＣＳＰ）をマザー基板に実装する際に該マザー基板上のパッド１３と半田付け１５をするためのものである。従って、電極１１は半導体チップ５に電気的に接続されていない。図１（ｂ）では、電極１１とマザー基板上のパッド１３との半田付け１５について１か所だけ図示しているが、マザー基板に実装する際には残りの３か所についても半田付けを行う。
【００１５】
上記実施の形態によれば、インターポーザー基板１の端面に部材（電極）１１を形成しているため、ＣＳＰをマザー基板に実装する際、インターポーザー基板１の下面の電極９だけでなく、端面の電極１１についても半田付け１５によりマザー基板に固定することができる。このため、ＣＳＰを実装する際の実装強度を上げることができる。つまり、マザー基板とＣＳＰの電極との半田付けの固着力を上げることができる。従って、マザー基板に半導体装置を実装した場合、従来の半導体装置に比べてストレスに対して強くすることができ、実装した半導体装置が容易にマザー基板から外れることがない。
【００１６】
また、電極１１をインターポーザー基板１の側面に形成しているので、ＣＳＰをマザー基板に実装した後に、電極１１とマザー基板のパッド１３とに必要に応じて半田付けを追加する追加半田を行うことができる。
【００１７】
尚、上記第１の実施の形態では、部材（電極）１１を半導体チップ５に電気的に接続していないが、電極１１を半導体チップ５に配線等を介して電気的に接続させることも可能である。
【００１８】
図２は、本発明の第２の実施の形態による半導体装置を示す平面構成図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。尚、この図では半導体チップを省略してある。
【００１９】
インターポーザー基板１の４つの側面の各中央近傍には、半田付けが可能な部材（電極）１１が形成されている。
【００２０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００２１】
図３は、本発明の第３の実施の形態による半導体装置を示す平面構成図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。尚、この図では半導体チップを省略してある。
【００２２】
インターポーザー基板１の４つの側面のうちの向い合う２つの側面全体には、半田付けが可能な部材（電極）１１が形成されている。
【００２３】
上記第３の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００２４】
尚、上記第３の実施の形態では、電極１１の全体に半田付け１５をしているが、電極１１の一部分に半田付けをすることも可能である。
【００２５】
図４（ａ）は、本発明の第４の実施の形態による半導体装置を示す側面構成図であり、図４（ｂ）は、図４（ａ）に示す半導体装置の平面構成図であり、図４（ｃ）は、図４（ｂ）に示す半導体装置の要部を示す斜視図である。この半導体装置はＣＳＰである。
【００２６】
図４（ａ）に示すように、ベース基板（インターポーザー基板）２１の上面には樹脂封止パッケージ２３が形成されている。この樹脂封止パッケージ２３の内部には半導体チップ（図示せず）が配置されている。即ち、半導体チップは樹脂２３により封止されている。また、ベース基板２１の下面には複数の半田バンプ２５が形成されており、これら半田バンプ２５は実装基板に実装する際にランドパッドに半田付けするためのものである。
【００２７】
図４（ｂ）に示すように、樹脂封止パッケージ２３及びベース基板２１は平面形状が四角形をしている。ベース基板２１の側面の４つの角（端面）には、半田付けが可能な部材（例えば電極）２７が形成されている。樹脂封止パッケージ２３の側面の４つの角（端面）には、樹脂を付けない部分２９が形成されている。即ち、図４（ｃ）に示すように、上記電極２７の直上には樹脂２３を付けない部分２９が形成されている。この部分２９は樹脂封止パッケージ２３の端面に凹部を設けたものである。これにより、電極２７は十分に露出される。
【００２８】
部材（電極）２７は、図４（ａ）のＣＳＰを実装基板に実装する際に該実装基板上のランドパッドと半田付けをするためのものである。従って、電極２７は半導体チップに電気的に接続されていない。
【００２９】
上記第４の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００３０】
さらに、パッケージ２３の端面即ち電極（部材）２７の直上に樹脂を付けない部分２９を形成することにより、電極２７を樹脂２３で塞ぐことがない。これにより、ＣＳＰを実装基板に実装する際、電極２７についても半田付けにより実装基板に固定することができる。
【００３１】
すなわち、ＣＳＰの半田付け強度を上げるためにベース基板２１の端面に電極２７を形成するが、従来の樹脂封止型のＣＳＰのようにパッケージの端面に樹脂を付けない部分を形成しないと、電極２７が樹脂２３で封止されてしまう。すると、ベース基板２１の端面に電極２７を形成しても、この電極２７を実装基板に半田付けする際に半田の乗りが悪くなり、電極２７を使用することができなくなる。従って、パッケージ２３の端面に部分的に樹脂を付けないようにすることによって、電極２７を半田付けできるようになり、電極２７に半田がよく乗るようになる。よって、ＣＳＰの樹脂封止型パッケージにおいてもコーナー電極２７の形成が可能となり、端面補強電極付ＣＳＰが実現できる。
【００３２】
尚、上記第４の実施の形態では、ベース基板２１の端面に部材（電極）２７を形成しているため、該部材２７の直上に位置する樹脂封止パッケージ２３の端面に樹脂を付けない部分２９を形成しているが、第２又は第３の実施の形態のようにベース基板の側面の端面以外の部分に部材（電極）を形成する場合は、その部材の直上に位置する樹脂封止パッケージの側面に樹脂を付けない部分を形成することとする。これにより、部材が樹脂で塞がれることはない。
【００３３】
図５（ａ）は、図４（ａ）に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うためのモールド成型型枠の一部を示す平面図であり、図５（ｂ）は、図５（ａ）に示すモールド成型型枠の要部を示す斜視図である。
【００３４】
このモールド成型型枠３１は、図５（ａ）に示すように、一つのＣＳＰを樹脂封止する封止枠３３に囲まれたモールド部３５が縦横に複数並んで構成されている。図５（ｂ）に示すように、封止枠３３においてモールド部３５の側面の角（端面）を形成する部分には、モールド部３５の内側に向いた丸みを有する凸部３７が形成されている。
【００３５】
このようなモールド成型型枠３１のモールド部３５それぞれに半導体チップが載置されたベース基板を挿入（セット）し、モールド部３５の内部に樹脂を流し込むことにより、ＣＳＰの樹脂封止を行うものである。この樹脂封止の際、封止枠３３に凸部３７を設けているため、パッケージの４コーナーに樹脂を付けない部分２９を形成することができる。
【００３６】
【発明の効果】
以上説明したように本発明によれば、インターポーザー基板の側面に、半田によってマザー基板に固定するための部材を設けている。したがって、マザー基板に半導体装置を実装する際の実装強度を向上させた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１の実施の形態による半導体装置を示す側面構成図であり、図１（ｂ）は、図１（ａ）に示す半導体装置の平面構成図であり、図１（ｃ）は、図１（ｂ）に示す半導体装置の要部を示す斜視図である。
【図２】本発明の第２の実施の形態による半導体装置を示す平面構成図である。
【図３】本発明の第３の実施の形態による半導体装置を示す平面構成図である。
【図４】図４（ａ）は、本発明の第４の実施の形態による半導体装置を示す側面構成図であり、図４（ｂ）は、図４（ａ）に示す半導体装置の平面構成図であり、図４（ｃ）は、図４（ｂ）に示す半導体装置の要部を示す斜視図である。
【図５】図５（ａ）は、図４（ａ）に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うためのモールド成型型枠の一部を示す平面図であり、図５（ｂ）は、図５（ａ）に示すモールド成型型枠の要部を示す斜視図である。
【図６】従来の半導体装置をマザー基板（実装基板）に実装した状態を示す断面図である。
【図７】図６に示すＣＳＰを製造する際にＣＳＰの樹脂封止を行うための型枠の一部を示す平面図である。
【符号の説明】
１…インターポーザー基板、３…半田バンプ、５…半導体チップ、７…樹脂、９…電極、１１…部材、１３…パッド、１５…半田付け、２１…ベース基板（インターポーザー基板）、２３…樹脂封止パッケージ、２５…半田バンプ、
２７…部材（電極）、２９…樹脂を付けない部分、３１…モールド成型型枠、
３３…封止枠、３５…モールド部、３７…凸部、１０１…マザー基板、
１０３…半田バンプ、１０５…ＣＳＰ、１０７…型枠、１０９…樹脂、
１１０…封止枠、１１１…型。
Claims (3)
- インターポーザー基板と、
前記インターポーザー基板の上面に載置された半導体チップと、
前記インターポーザー基板の下面に設けられた電極と、
前記インターポーザー基板の側面に設けられた電極とを有し、
前記インターポーザー基板の下面に設けられた電極が前記半導体チップと電気的に接続され、前記インターポーザー基板の側面に設けられた電極が前記半導体チップと電気的に接続されていない
ことを特徴とする半導体装置。 - 前記半導体チップが、前記インターポーザー基板上に樹脂封止されていることを特徴とする請求項１に記載の半導体装置。
- 前記側面に設けられた電極の直上に、前記半導体チップを封止するための樹脂が設けられていないことを特徴とする請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20226198A JP3855478B2 (ja) | 1998-02-04 | 1998-07-16 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2347798 | 1998-02-04 | ||
| JP10-23477 | 1998-02-04 | ||
| JP20226198A JP3855478B2 (ja) | 1998-02-04 | 1998-07-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288978A JPH11288978A (ja) | 1999-10-19 |
| JP3855478B2 true JP3855478B2 (ja) | 2006-12-13 |
Family
ID=26360836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20226198A Expired - Lifetime JP3855478B2 (ja) | 1998-02-04 | 1998-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855478B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341187B2 (ja) | 2001-02-13 | 2009-10-07 | 日本電気株式会社 | 半導体装置 |
| JP2002252311A (ja) * | 2001-02-26 | 2002-09-06 | Kyocera Corp | 電子部品搭載用基板 |
| US9241408B2 (en) | 2010-12-28 | 2016-01-19 | Murata Manufacturing Co., Ltd. | Electronic component |
-
1998
- 1998-07-16 JP JP20226198A patent/JP3855478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11288978A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| US20020063326A1 (en) | Electronic part unit and circuit board apparatus | |
| US20050133896A1 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
| JP2000323623A (ja) | 半導体装置 | |
| JPH09260436A (ja) | 半導体装置 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP3855478B2 (ja) | 半導体装置 | |
| US20020140064A1 (en) | Semiconductor chip package and lead frame structure thereof | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| KR20010070124A (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6211499B2 (ja) | ||
| JP3274533B2 (ja) | 半導体素子 | |
| JP3825196B2 (ja) | 電子回路装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPS61237454A (ja) | 電子部品 | |
| JP4225794B2 (ja) | 半導体装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| KR100919985B1 (ko) | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| KR100705249B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| KR100483460B1 (ko) | 확장된 봉지부를 형성하는 탄성중합체를이용한 에프비지에이패키지 | |
| KR100206973B1 (ko) | 칩 사이즈 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |