KR100919985B1 - 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 - Google Patents

Abstract

본 발명은 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지를 개시한다. 본 발명에 따르면, 베이스 필름과; 상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 금속 패턴과; 상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와의 결합을 용이하게 하는 금속층;을 구비하고, 상기 금속층은 그 표면에 상기 반도체 칩의 탑재시 정렬을 위해 상기 금속층의 일부를 제거하여 형성한 정렬 표지(align mark)를 포함하는 반도체 팩키지용 필름 기판과 이를 이용한 반도체 팩키지가 제공된다.

Description

반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지{Film substrate for semiconductor package and semiconductor package using the same}

도 1a는 종래 기술에 따른 반도체 팩키지용 필름기판을 도시한 평면도,

도 1b는 도 1a의 단면 AA를 도시한 단면도,

도 1c는 도 1a의 필름기판에 반도체 칩이 장착된 모습을 도시한 단면도,

도 2a 내지 도 2c는 도 1의 반도체 팩키지용 필름기판을 제조하는 공정을 도시한 단면도,

도 3a는 본 발명에 따른 반도체 팩키지용 필름기판의 일 실시예를 도시한 평면도,

도 3b는 도 3a의 단면 BB를 도시한 단면도,

도 3c는 도 3a의 필름기판에 반도체 칩이 장착된 모습을 도시한 단면도,

도 4a 내지 도 4e는 본 발명에 따른 반도체 팩키지용 필름 기판의 실시예를 도시한 평면도,

도 5는 본 발명에 따른 필름기판의 또 다른 실시예를 도시한 평면도.

< 도면의 주요부분에 대한 부호의 간단한 설명.>

13,34 ; 반도체 칩 15, 36; 범프

11,31; 베이스 필름 12,32; 금속 패턴

33,43,63 ; 금속층

본 발명은 반도체 팩키지용 필름 기판과 이를 이용한 반도체 팩키지에 관한것으로, 더욱 상세하게는 반도체 칩과의 접착 성능이 개선된 반도체 팩키지용 필름 기판과 이를 이용한 반도체 팩키지에 관한 것이다.

통상적으로, 칩 스케일 반도체 팩키지의 발전 방향은 반도체 팩키지의 경박 단소화를 위해서 초소형 칩 스케일 구조를 지향하고 있다. 리이드 프레임을 활용한 칩 스케일 반도체 팩키지의 예를 들면, 팩키지의 외부로 연장되는 아우터 리이드 대신에 반도체 칩의 저부에 배치된 범프 또는 랜드가 외부 단자의 역할을 한다. 이와 같이 제작된 칩 스케일 반도체 팩키지는 동박 패턴이 형성된 필름 기판 상에 접합됨으로써 외부 회로에 연결될 수 있다. 즉, 소위 칩 온 필름(chip on film) 상에 반도체 칩을 접합시킴으로써 외부 회로와의 접속을 구현할 수 있는 것이다.

통상적인 칩 온 필름, 즉 COF 반도체 팩키지는 유연성을 갖는 베이스 필름에 형성된 소정의 동박 패턴에 반도체 칩을 장착함으로써 구성하는 팩키지를 말하며, 주로 LCD나 통신기기 등에 소요되는 디스플레이에 사용되는 팩키지이다.

도 1a에 도시된 것은 종래의 기술에 따른 반도체 팩키지용 필름기판의 평면도이다.

도면을 참조하면, 반도체 팩키지용 필름기판(10)은 폴리이미드(polyimide)가 노출된 이너 리드의 내부공간인 중심부(11)와 상기 중심부의 외곽에 형성된 금속 패턴(12)으로 구성되어 있다. 이러한 필름기판(10)은 폴리이미드와 금속의 이중층으로 이루어진 필름으로부터 금속층을 패턴 가공함으로써 형성하는 것이 일반적이며 상기 금속 패턴(12)은 장착되는 반도체 팩키지와 전기적으로 연결된다.

도 1b에는 도 1의 AA 단면을 도시하였다. 도면을 참조하면, 중심부(11)의 가장자리의 상부에 금속패턴(12)이 형성되어 돌출되어 있다.

도 1c에는 상기 반도체 팩키지용 필름 기판(10)에 반도체를 장착한 상태를 도시한 단면도를 도시하였다.

도면을 참조하면, 반도체 칩(13)은 패드(14)의 상면에 놓이며, 상기 패드(14)의 저면에는 범프(15)가 형성되어 있다. 상기 반도체 칩(13)은 상기 범프(15)를 통해서 상기 금속패턴(12)과 전기적으로 연결되게 된다. 이러한 연결상태는 접착제인 NCP(Non-Conductive Paste)에 의해 유지된다.

도 2a 내지 도 2c에는 상기 필름기판(10)을 제조하는 공정을 도시하였다.

도 2a를 참조하면, 필름 기판의 베이스 재료로 사용되는 폴리이미드 필름(21)의 구리층(22)이 형성된 것이 도시되어 있다. 구리층(22)은 폴리이미드 필름(21)의 일 표면상의 전면에 걸쳐서 형성된다. 통상 원재료에는 상기 폴리이미드 필름의 저면을 보호하는 PET 필름이 부착되어 있으나 이는 제조 공정 과정에서 제거되고 최종적으로는 구리층(22)과 폴리이미드 필름(21)만이 남게 된다.

상기 폴리이미드 필름(21)의 두께는 약 0.038mm 이며, 구리층(22)와 PET 필름의 두께는 약 0.008mm로 상기 구리층(22) 얇은 포일(foil)의 형태를 가진다.

도 2b에 도시된 것은 폴리이미드 필름(21)상의 동박을 소정의 패턴으로 에칭한 것을 도시한 것이다. 도 2a의 구리층(22)은 동박 패턴(22a)만을 남겨두고 모두 제거된다. 이러한 에칭은 에칭용 마스크를 구리층(22)의 표면에 덮어씌운 상태에서 에칭액을 분사함으로써 이루어진다.

도 2c에 도시된 것은 동박 패턴(22a)을 보호하기 위해서 솔더 레지스트층(23)을 동박 패턴(22a)상에 도포된 것을 나타낸다. 솔더 레지스트층(23)은 도 1에서 본딩부(15)와 접속 단자(16)를 제외한 모든 부분의 상부에 형성됨으로써 동박 패턴(22a)을 보호한다.

상기와 같이 구성된 반도체 팩키지에 있어서 반도체 칩과 폴리이미드간의 접착 유지능력이 문제가 된다. NCP와 폴리이미드간의 접착성능이 떨어지므로 반도체 팩키지의 접착이 떨어질 수 있으며, 이러한 접착 강도가 약할 경우 반도체 칩의 범프와 기판의 리이드 간의 전기적이 연결이 유지되지 못하여 반도체 팩키지가 제 성능을 발휘할 수 없으며, 이너 리드 부분에서의 금속과 폴리이미드 간의 열팽창계수의 차이로 인해 기판의 뒤틀림이 일어나 치수가 불안정한 문제가 발생한다.반도체 칩이 필름 기판 상에 범프를 통해서 접합되는 것을 개략적으로 도시한 사시도이다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 필름 기판의 중심부에 금속층을 형성하여 반도체 칩과 필름 기판간의 접착 성능을 개선할 수 있는 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명에 따른 반도체 팩키지용 필름 기판은, 베이스 필름과, 상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 금속 패턴과, 상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와의 결합을 용이하게 하는 금속층을 구비하고, 상기 금속층은 그 표면에 상기 반도체 칩의 탑재시 정렬을 위해 상기 금속층의 일부를 제거하여 형성한 정렬 표지(align mark)를 포함한다.

본 발명의 상기 금속층은 그 표면에 소정 형상의 개구를 가짐으로써 베이스 필름의 일부가 노출되도록 하는 것을 특징으로 한다.

삭제

본 발명에 따른 반도체 팩키지는, 베이스 필름과, 상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 금속 패턴과, 상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와의 결합을 용이하게 하는 금속층을 구비하는 반도체 팩키지용 필름 기판과, 상기 필름 기판에 탑재되어 상기 본딩재로 부착된 반도체 칩을 구비하고, 상기 금속층은 그 표면에 상기 반도체 칩의 탑재시 정렬을 위해 상기 금속층의 일부를 제거하여 형성한 정렬 표지(align mark)를 포함한다.

본 발명의 상기 금속층은 그 표면에 소정 형상의 개구를 가짐으로써 베이스 필름의 일부가 노출되도록 하는 것을 특징으로 한다.

삭제

이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하도록 한다.

도 3a와 도 3b에는 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예의 평면도와 도 3a의 단면 BB의 단면도가 도시되어 있다.

도면을 참조하면, 필름 기판(30)은 베이스 필름(31)과 상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 소정 형상의 금속 패턴(32)과, 상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와 결합을 용이하게 하는 금속층(33)을 구비한다.

상기 금속층(33)은 어느 금속으로도 형성할 수 있으나, 제작 용이성과 접착 성능을 고려할 때 구리로 형성하는 것이 바람직하며, 이 경우 본딩재인 NCP와의 접착력이 우수하여 반도체 칩과 기판간의 접착강도를 향상시킬 수 있다. 이러한 금속층(33)은 기존의 제조 공정에서 금속층(33)만을 삽입함으로써 형성할 수 있으므로 기존의 공정을 그대로 이용할 수 있다.

도 3c에는 본 발명에 따른 반도체 팩키지용 필름 기판(30)에 반도체 칩을 장착한 상태를 도시하고 있다.

반도체 칩(34)은 패드(35)의 상면에 위치하며, 범프(36)를 통해서 금속 패턴(32)과 전기적으로 연결된다. 또한 베이스 필름(31)의 중심부에는 금속층(33)이 형성되어 상기 반도체 칩(34)과 필름 기판(30)간의 접착을 용이하게 하며, 이러한 상태의 유지는 본딩재인 NCP(37)에 의해 이루어지게 된다.

상기 금속층은 다양한 형상으로 형성할 수 있는데, 요구되는 접착강도에 따 라 금속층의 형상을 달리할 수 있으며, 도 5a 내지 도 5e에는 대표적인 형상을 도시하였다.

도 4a에는 중심부의 전체를 덮는 형태의 금속층(43)이 도시되어 있으며, 이는 가장 큰 접착강도가 요구되는 경우에 사용될 수 있다. 도 4b 내지 도 4e에는 그 표면에 소정형상의 개구를 가짐으로써 베이스 필름(41)이 노출되도록 하는 경우를 도시하였으며, 접착강도에 직접적으로 기여하는 금속부(43a)와 베이스 필름이 노출되는 노출부(43b)로 나누어진다. 전체 금속층(43)에서 금속부(43a)가 차지하는 비율이 클수록 접착강도의 측면에서는 유리하다.

또한 도 5에는 반도체 칩을 탑재할 경우에 그 정렬(align)을 위해 정렬 표지(align mark)를 형성한 금속층을 도시하였다.

도면을 참조하면, 상기 정렬 표지(58)은 금속층(53)의 일부분을 제거함으로써 형성할 수 있는데, 도 5에는 네 개의 모퉁이에 각각 형성된 정렬 표지(58)를 도시하였다. 또한 이러한 정렬 표지(58)외에도 다양한 형태의 표지를 금속층(53)내에 형성할 수 있다.

상기와 같이 구성된 반도체 팩키지용 필름 기판에 반도체 칩을 장착하고 통상적인 방법에 의해 수지로 봉합함으로써 반도체 팩키지를 제작할 수 있다.

상술한 바와 같은 반도체 팩키지용 필름 기판을 사용함으로써 반도체 팩키지의 접착 성능을 향상시켜 반도체 팩키지의 신뢰성을 증진시킬 수 있으며, 반도체 팩키지의 뒤틀림이나 치수를 안정시킬 수 있어 반도체 팩키지의 품질을 향상시킬 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (6)

1. 베이스 필름과;

   상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 금속 패턴과;

   상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와의 결합을 용이하게 하는 금속층;을 구비하고,

   상기 금속층은 그 표면에 상기 반도체 칩의 탑재시 정렬을 위해 상기 금속층의 일부를 제거하여 형성한 정렬 표지(align mark)를 포함하는 반도체 팩키지용 필름 기판.
2. 제 1항에 있어서,

   상기 금속층은 그 표면에 소정 형상의 개구를 가짐으로써 베이스 필름의 일부가 노출되도록 하는 것을 특징으로 하는 반도체 팩키지용 필름 기판.
3. 삭제
4. 베이스 필름과, 상기 베이스 필름 상에 형성되어 반도체 칩과 전기적으로 연결되는 금속 패턴과, 상기 금속 패턴과 소정 간격 이격되어 형성되어 상기 반도체 칩과의 결합시 본딩재와의 결합을 용이하게 하는 금속층을 구비하는 반도체 팩키지용 필름 기판과;

   상기 필름 기판에 탑재되어 상기 본딩재로 부착된 반도체 칩;을 구비하고,

   상기 금속층은 그 표면에 상기 반도체 칩의 탑재시 정렬을 위해 상기 금속층의 일부를 제거하여 형성한 정렬 표지(align mark)를 포함하는 반도체 팩키지.
5. 제 4항에 있어서,

   상기 금속층은 그 표면에 소정 형상의 개구를 가짐으로써 베이스 필름의 일부가 노출되도록 하는 것을 특징으로 하는 반도체 팩키지.
6. 삭제

Images