JP2001148402A - 電子回路装置及び液晶表示装置 - Google Patents
電子回路装置及び液晶表示装置Info
- Publication number
- JP2001148402A JP2001148402A JP33145899A JP33145899A JP2001148402A JP 2001148402 A JP2001148402 A JP 2001148402A JP 33145899 A JP33145899 A JP 33145899A JP 33145899 A JP33145899 A JP 33145899A JP 2001148402 A JP2001148402 A JP 2001148402A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- underfill
- liquid crystal
- crystal display
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 金属共晶接続のフェイスダウン実装の生産性
向上。 【解決手段】 ポリイミドフィルム等の絶縁基板上にパ
ターンが形成してある回路基板のＩＣ接続用端子とＩＣ
のバンプをＡｕ−Ｓｎ共晶接続するとともにアンダーフ
ィルを同時に硬化する工程でのＳｎのブリッジ不良を解
決する。
向上。 【解決手段】 ポリイミドフィルム等の絶縁基板上にパ
ターンが形成してある回路基板のＩＣ接続用端子とＩＣ
のバンプをＡｕ−Ｓｎ共晶接続するとともにアンダーフ
ィルを同時に硬化する工程でのＳｎのブリッジ不良を解
決する。
Description
【０００１】
【産業上の利用分野】本発明は、携帯機器等や電子手帳
または、液晶表表示装置に使用されているドライバーＩ
Ｃやメモリー、コントローラ等のベアチップ実装方法に
関する。
または、液晶表表示装置に使用されているドライバーＩ
Ｃやメモリー、コントローラ等のベアチップ実装方法に
関する。
【０００２】
【従来の技術】従来、半導体ＩＣのベアチップ実装は、
接着を用いて接続する場合、ＩＣのパットにＡｕからな
るバンプをメッキで形成したメッキバンプや、ワイヤー
ボンディングを応用したスタッドバンプを用いて回路基
板に異方性導電膜を圧着するか、または銀ペーストをバ
ンプに転写して基板と接続し、その間にアンダーフィル
を充填し接続していた。
接着を用いて接続する場合、ＩＣのパットにＡｕからな
るバンプをメッキで形成したメッキバンプや、ワイヤー
ボンディングを応用したスタッドバンプを用いて回路基
板に異方性導電膜を圧着するか、または銀ペーストをバ
ンプに転写して基板と接続し、その間にアンダーフィル
を充填し接続していた。
【０００３】また、金属共晶接続を用いた場合、ＩＣの
バンプに半田を用い、基板の電極に半田付けしアンダー
フィルを充填する工法と、ＩＣのバンプにＡｕを用い基
板側の電極にＳｎメッキを行い、Ａｕ−Ｓｎ共晶接続を
行いアンダーフィルを充填していた。Ａｕ−Ｓｎ共晶接
続はボンディングヘッドにＩＣを吸着し、画像処理でた
とえばフィルム基板のパターンとＩＣのパターンを位置
補正して、加熱と加圧でＩＣをフィルム基板に圧着す
る。ボンディングヘッドはＩＣの吸着を解除して上昇
し、ボンディングは終了する。更にアンダーフィルをＩ
Ｃの側面に塗布し充填する。充填は数分から数十分で完
了し、オーブンでアンダーフィルを硬化する。
バンプに半田を用い、基板の電極に半田付けしアンダー
フィルを充填する工法と、ＩＣのバンプにＡｕを用い基
板側の電極にＳｎメッキを行い、Ａｕ−Ｓｎ共晶接続を
行いアンダーフィルを充填していた。Ａｕ−Ｓｎ共晶接
続はボンディングヘッドにＩＣを吸着し、画像処理でた
とえばフィルム基板のパターンとＩＣのパターンを位置
補正して、加熱と加圧でＩＣをフィルム基板に圧着す
る。ボンディングヘッドはＩＣの吸着を解除して上昇
し、ボンディングは終了する。更にアンダーフィルをＩ
Ｃの側面に塗布し充填する。充填は数分から数十分で完
了し、オーブンでアンダーフィルを硬化する。
【０００４】また、アンダーフィルをボンディングした
後に注入するにはボイドの管理とフィレットの管理が容
易ではない。そのためＩＣと接続するパターンの内側に
ダミーもしくは電気的に接続したべタパターンを配置
し、ボンディング時にべタパターン上にアンダーフィル
として使用する嫌気硬化性接着剤を塗布しボンディング
することで、べタパターン上のアンダーフィルを硬化し
た。接続後はバンプ周辺に更にフィレットの形状が一定
となる様に点塗布でアンダーフィルを更に追加して塗布
する。ボイドを完全になくすことはできないが、発生す
る一つ一つのボイドの大きさを小くすることができるた
め、リフローや信頼性面で問題となるものは発生せず歩
留まりと信頼性が安定した。
後に注入するにはボイドの管理とフィレットの管理が容
易ではない。そのためＩＣと接続するパターンの内側に
ダミーもしくは電気的に接続したべタパターンを配置
し、ボンディング時にべタパターン上にアンダーフィル
として使用する嫌気硬化性接着剤を塗布しボンディング
することで、べタパターン上のアンダーフィルを硬化し
た。接続後はバンプ周辺に更にフィレットの形状が一定
となる様に点塗布でアンダーフィルを更に追加して塗布
する。ボイドを完全になくすことはできないが、発生す
る一つ一つのボイドの大きさを小くすることができるた
め、リフローや信頼性面で問題となるものは発生せず歩
留まりと信頼性が安定した。
【０００５】
【発明が解決しようとする課題】しかし、アンダーフィ
ルをボンディング時に硬化する方式では、ＩＣをあらか
じめ約４００℃に加熱して、フレキシブル基板と位置合
わせし接続する。この時に、アンダーフィルの塗布の状
態によりＩＣとフレキシブル基板の間よりアンダーフィ
ルが噴出したり、Ｓｎが多くメッキされた場合など、フ
レキシブル基板上のべタパターンに接続されているＩＣ
と接続されたフレキシブル基板上のパターンでは、溶け
出したべタパターンのＳｎが塊となって、バンプ部に引
っかかりブリッジ（ショート）する現象が発生した。本
発明は、この問題を解決するものである。
ルをボンディング時に硬化する方式では、ＩＣをあらか
じめ約４００℃に加熱して、フレキシブル基板と位置合
わせし接続する。この時に、アンダーフィルの塗布の状
態によりＩＣとフレキシブル基板の間よりアンダーフィ
ルが噴出したり、Ｓｎが多くメッキされた場合など、フ
レキシブル基板上のべタパターンに接続されているＩＣ
と接続されたフレキシブル基板上のパターンでは、溶け
出したべタパターンのＳｎが塊となって、バンプ部に引
っかかりブリッジ（ショート）する現象が発生した。本
発明は、この問題を解決するものである。
【０００６】
【問題が解決するための手段】本問題を解決するため
に、少なくとも絶縁フィルムにパターンが形成してあ
り、そのパターンには半田もしくはＳｎメッキしたフレ
キシブル基板に、バンプを形成したＩＣを共晶接続によ
りフェイスダウンで接続するとともにアンダーフィルを
硬化した電子回路装置及び液晶表示装置において、フレ
キシブル基板にはＩＣと接続する第一のパターンを形成
しており、該パターンの中央には、隣接して第二のパタ
ーン、つまりべタパターンが配置されている。この第二
のパターンは、第一のパターンと一部分第三のパターン
によって接続してあり、その第三パターンに近接して第
二のパターンには、穴を設けることでＳｎの塊を第三の
パターンに流れ込まないようにし、上記ブリッジを防止
した。
に、少なくとも絶縁フィルムにパターンが形成してあ
り、そのパターンには半田もしくはＳｎメッキしたフレ
キシブル基板に、バンプを形成したＩＣを共晶接続によ
りフェイスダウンで接続するとともにアンダーフィルを
硬化した電子回路装置及び液晶表示装置において、フレ
キシブル基板にはＩＣと接続する第一のパターンを形成
しており、該パターンの中央には、隣接して第二のパタ
ーン、つまりべタパターンが配置されている。この第二
のパターンは、第一のパターンと一部分第三のパターン
によって接続してあり、その第三パターンに近接して第
二のパターンには、穴を設けることでＳｎの塊を第三の
パターンに流れ込まないようにし、上記ブリッジを防止
した。
【０００７】
【発明の実施の形態】以下に本発明の実施例１を図面に
基づいて説明する。図１は、本発明の電子回路装置の断
面図である。２５μｍの厚みのポリイミドフィルムなど
の絶縁性フィルム１上にＩＣ４と接続する第一のパター
ン２とべタパターンである第二のパターン３が形成して
あり、これらのパターン上にＳｎメッキをしてある。Ａ
ｕでバンプを形成してあるＩＣ４が第一のパターン２と
共晶接続してある。第二のパターン３とＩＣ４の間は、
嫌気硬化型接着剤でＩＣとフレキシブル基板を接続する
と共に硬化してある。フレキシブル基板のパターンは図
２のフレキシブル基板上面図のとおり第一のパターン２
とべタパターンである第二のパターン３は第三のパター
ン６により接続してある。この第三のパターン６と隣接
して、べタパターンである第二のパターン３には、パタ
ーンをエッチングすることにより窓７を形成してある。
ボンディング時に嫌気硬化型接着剤のアンダーフィル５
を第二のパターン３に線状に塗布しておき、ＩＣ４を加
熱してボンディングする。このときアンダーフィル５が
ＩＣ４によって広がるとともにＳｎが溶け出し第３のパ
ターン６まで押し広げられるとこの部分で第２のパター
ン３部分でブリッジが発生するが、本発明の窓７を形成
することで、第３のパターンに溶け出したＳｎがせき止
められるので、ブリッジの不良を改善できた。
基づいて説明する。図１は、本発明の電子回路装置の断
面図である。２５μｍの厚みのポリイミドフィルムなど
の絶縁性フィルム１上にＩＣ４と接続する第一のパター
ン２とべタパターンである第二のパターン３が形成して
あり、これらのパターン上にＳｎメッキをしてある。Ａ
ｕでバンプを形成してあるＩＣ４が第一のパターン２と
共晶接続してある。第二のパターン３とＩＣ４の間は、
嫌気硬化型接着剤でＩＣとフレキシブル基板を接続する
と共に硬化してある。フレキシブル基板のパターンは図
２のフレキシブル基板上面図のとおり第一のパターン２
とべタパターンである第二のパターン３は第三のパター
ン６により接続してある。この第三のパターン６と隣接
して、べタパターンである第二のパターン３には、パタ
ーンをエッチングすることにより窓７を形成してある。
ボンディング時に嫌気硬化型接着剤のアンダーフィル５
を第二のパターン３に線状に塗布しておき、ＩＣ４を加
熱してボンディングする。このときアンダーフィル５が
ＩＣ４によって広がるとともにＳｎが溶け出し第３のパ
ターン６まで押し広げられるとこの部分で第２のパター
ン３部分でブリッジが発生するが、本発明の窓７を形成
することで、第３のパターンに溶け出したＳｎがせき止
められるので、ブリッジの不良を改善できた。
【０００８】この窓は、寸法が端子方向に長くてもよ
く、また、第二のパターン３の外周を全体窓抜きしても
よい。更に図３に示すように２つでも良くＳｎの流れの
程度を低くできるものであれば良い。第３のパターン６
は、複数ある場合もあり、その場合は実施例の通り接続
されている部分に窓７を設置する。
く、また、第二のパターン３の外周を全体窓抜きしても
よい。更に図３に示すように２つでも良くＳｎの流れの
程度を低くできるものであれば良い。第３のパターン６
は、複数ある場合もあり、その場合は実施例の通り接続
されている部分に窓７を設置する。
【図１】本発明による実施例１のＩＣとフレキシブル基
板の接続の断面図である。
板の接続の断面図である。
【図２】本発明による実施例１のフレキシブル基板の上
面図である。
面図である。
【図３】本発明による実施例１の他のフレキシブル基板
の上面図である。
の上面図である。
【図４】従来技術のフレキシブル基板の上面図である。
１ 絶縁性フィルム ２ 第１のパターン ３ 第２のパターン ４ ＩＣ ５ アンダーフィル ６ 第三のパターン ７ 窓
───────────────────────────────────────────────────── フロントページの続き (72)発明者 皿田 孝史 千葉県千葉市美浜区中瀬１丁目８番地 株 式会社エスアイアイ・アールディセンター 内 Ｆターム(参考） 2H092 GA50 GA51 GA57 GA60 HA28 MA34 MA35 NA15 NA16 NA25 NA27 NA28 NA29 PA06 5E319 AC03 AC12 5E336 AA04 BB01 CC34 CC58 GG05 5F044 KK03 KK11 KK14 LL00 QQ03 RR18
Claims (1)
- 【請求項１】 少なくとも絶縁フィルムにパターンが形
成してあり、そのパターンに半田もしくはスズメッキし
たフレキシブル基板にバンプを形成したＩＣを共晶接続
によりフェイスダウンで接続するとともに、アンダーフ
ィルを硬化した電子回路装置及び液晶表示装置におい
て、 フレキシブル基板にはＩＣと接続する第一のパターンを
形成しており、該第一のパターンの中央に隣接して第二
のパターンを配置し、該第二のパターンは、該第一のパ
ターンと一部分第三のパターンによって接続され、該第
三パターンに近接して該第二のパターンにパターンの窓
抜きを設けてあることを特徴とする電子回路装置及び液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33145899A JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33145899A JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001148402A true JP2001148402A (ja) | 2001-05-29 |
| JP2001148402A5 JP2001148402A5 (ja) | 2005-10-27 |
| JP3926525B2 JP3926525B2 (ja) | 2007-06-06 |
Family
ID=18243881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33145899A Expired - Fee Related JP3926525B2 (ja) | 1999-11-22 | 1999-11-22 | 電子回路装置及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926525B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919985B1 (ko) * | 2002-10-22 | 2009-10-05 | 삼성테크윈 주식회사 | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 |
-
1999
- 1999-11-22 JP JP33145899A patent/JP3926525B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919985B1 (ko) * | 2002-10-22 | 2009-10-05 | 삼성테크윈 주식회사 | 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3926525B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JPH0432541B2 (ja) | ||
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP4129837B2 (ja) | 実装構造体の製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| JP2001148402A (ja) | 電子回路装置及び液晶表示装置 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP3983972B2 (ja) | 電子回路モジュール | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| KR100746632B1 (ko) | 플립칩 패키지 구조 및 패키징 방법 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH11176878A (ja) | 半導体装置、その製造方法および実装方法 | |
| US20100148364A1 (en) | Semiconductor device and method for producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070228 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |