JP3026204B1 - ベアチップ実装方法 - Google Patents

ベアチップ実装方法

Info

Publication number
JP3026204B1
JP3026204B1 JP27235598A JP27235598A JP3026204B1 JP 3026204 B1 JP3026204 B1 JP 3026204B1 JP 27235598 A JP27235598 A JP 27235598A JP 27235598 A JP27235598 A JP 27235598A JP 3026204 B1 JP3026204 B1 JP 3026204B1
Authority
JP
Japan
Prior art keywords
pattern
underfill
substrate
adhesive
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27235598A
Other languages
English (en)
Other versions
JP2000100862A (ja
Inventor
努 松平
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP27235598A priority Critical patent/JP3026204B1/ja
Application granted granted Critical
Publication of JP3026204B1 publication Critical patent/JP3026204B1/ja
Publication of JP2000100862A publication Critical patent/JP2000100862A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

【要約】 【課題】 金属共晶接続のフェイスダウン実装の生産性
を向上し、安価な電子回路モジュールや液晶表示装置を
提供する。 【解決手段】 ポリイミドフィルム等の絶縁基板上にパ
ターンが形成してある回路基板のIC接続用端子とIC
のバンプをボンディングするときにアンダーフィルを同
時に硬化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯機器等や、電
子手帳または、液晶表表示装置に使用されているドライ
バーICやメモリー,コントローラ等のベアチップ実装
方法に関する。
【0002】
【従来の技術】従来、半導体ICのベアチップ実装は、
接着を用いて接続する場合、ICのパットにAuからな
るバンプをメッキで形成したメッキバンプやワイヤーボ
ンディングを応用したスタッドバンプを用いて、回路基
板に異方性導電膜で圧着するか、または銀ペーストをバ
ンプに転写して基板と接続し、その間にアンダーフィル
を充填し接続していた。
【0003】また、金属共晶接続を用いた場合、ICの
バンプに半田を用い、基板の電極に半田付けしアンダー
フィルを充填する工法とICのバンプにAuを用い基板
側の電極にSnメッキを行ない、Au−Sn共晶接続を
行いアンダーフィルを充填していた。Au−Sn共晶接
続はボンディングヘッド5にIClを吸着し、画像処理
でたとえばポリイミドフィルム基板のパターン3とIC
lのパターンを位置補正して、加熱と加圧で圧着する。
ボンディングヘッドはICの吸着を解除して上昇し、
ボンディングは終了する。更にアンダーフィル4をIC
の側面に塗布し充填する。充填は数分から数十分で完了
し、オーブンでアンダーフィル4を硬化する。
【0004】
【発明が解決しようとする課題】金属共晶接続を用いた
実装方法では、接続後アンダーフィルをICの側面に塗
布し、ICと基板の間に充填する。アンダーフィルは塗
布してから充填できるまで数分から数10分かかる。ま
た、ICの側面の強度を確保するには更に外周にアンダ
ーフィルと同じ接着剤を塗布し硬化する必要がある。I
C実装は、位置合わせ数秒とボンディングを数秒でアン
ダーフィルの充填と比較しても短時間で済むが、アンダ
ーフィルの充填には上記の時間がかかり、生産性が悪い
問題があった。また、ICの共晶接続の場合ボンディン
グ工程で、ボンディングヘッドが上昇したときに、基板
の熱による変形が大きい場合、接続が外れる場合があっ
た。
【0005】その場合はボンディングヘッドを冷却して
からヘッドを上昇するため、更に生産性が悪かった。本
発明は、この問題を解決するものである。
【0006】
【課題を解決するための手段】前記課題を解決するため
に、少なくとも絶縁基板にパターンが形成してある回路
基板にICをフェイスダウン実装する方法において、回
路基板にはICと接続するパターンを形成しており、該
パターンにはSnまたは半田メッキが被覆している。I
Cにはそのパターンを接続するためのバンプが形成して
ある。アンダーフィルをICの回路面または、基板に塗
布し、ICを基板に熱圧着して、該バンプと該パターン
を金属共晶接続をすると共にアンダーフィルを硬化する
ことで、アンダーフィルの充填工程を短縮し、更にボン
ディングヘッドが上昇したときの基板の変形を押え込む
ことができるので安定した接続歩留まりを得た。
【0007】しかし、この方法では接続部にアンダーフ
ィルが介在して接続が悪い場合がある。その場合は、パ
ターンとバンプを接触してから、ボンディングヘッドの
温度を上げる必要がある。そのため、ボンディング時間
が長くなる問題がある。そこで、ICのバンプはペリフ
ェラルレイアウトの場合は、該アンダーフィルは熱圧着
したときに該バンプまで広がらない量とすることで、バ
ンプとパターンの接続部に影響を及ばすことなく接続
し、更に該バンプと該パターンを接続後、更にアンダー
フィルをICの側面から流し込み更に硬化することで、
IC全体に充填する時間より短時間でアンダーフィルを
充填することができた。
【0008】上記のように構成したICの実装方法で
は、生産性の高い工程を得ることができ、また、安定し
た接続が可能となる。
【0009】
【発明の実施の形態】以下に本発明の実施例を図面に基
づいて説明する。図1〜図3は本発明のIC実装方法の
第1の実施例の図である。図1は、IClをボンディン
グヘッド5に吸着し、ポリイミドフィルムの基板2のI
Clと接続するSnメッキをしたパターン3のセンター
にアンダーフィル4を塗布した工程である。アンダーフ
ィル4は熱硬化型接着剤である。IClと基板2の間に
カメラを移動しIClとパターン3の位置を画像処理に
より座標を演算し基板2をセットしたステージにより、
X,Y,Θを補正する。位置が補正できたところで、図
2のようにIClを基板にボンディングする。ボンディ
ングヘッド5は、500℃に加熱してあり、圧着は2秒
で行なう。IClのAuのバンプとパターン3に被覆し
たSnメッキが共晶接続する。この時アンダーフィル4
を同時に硬化する。
【0010】ここで、アンダーフィル4は、できるだけ
ボイドが発生しないように、溶剤や低分子成分を少なく
したようが良い。また、アンダーフィル4は硬化後ゴム
やゲル状が良い。ボンディングヘッドのIC吸着を解除
し、ヘッドを上昇して接続は図3のように完成する。ボ
ンディングヘッドはあらかじめ接続に使用する温度して
おかなければならないわけではなく、温度プロファイル
制御して接続しても良い。ここで用いるICのバンプレ
イアウトは、エリアレイアウトでもペリフェラルレイア
ウトでも良い。
【0011】このICを実装した基板を液晶パネル等に
実装して、液晶モジュールは完成する。図4〜図7は本
発明のIC実装方法の第2の実施例の図である。図4
は、バンプのレイアウトがペリフェラルレイアウトであ
るIClをボンディングヘッド5に吸着し、ポリイミド
フィルムからなる基板2のIClと接続するSnメッキ
をしたパターン3のセンターにダミーパターン6が形成
してあり、その上にアンダーフィル4を塗布してある。
アンダーフィル4は嫌気硬化型接着剤である。ダミーパ
ターン6は、GND等の信号に接続してもよい。ICl
と基板2の間にカメラを移動しIClとパターン3の位
置を画像処理により位置を演算し、基板2をセットした
ステージにより、X,Y,Θを補正する。位置が補正で
きたところで、図2のようにIClを基板2にボンディ
ングする。ボンディングヘッド5は、500℃に加熱し
てあり、圧着は2秒で行なう。IClのバンプとパター
ン3に被覆したSnメッキが共晶接続する。この時アン
ダーフィル4は、ダミーパターン6とIClの間にだけ
広がる量を塗布しており、IClがダミーパターンと数
ミクロンの間隔になった時点で、ほとんど温度に関係な
く嫌気硬化する。つまり、ダミーパターン6は嫌気硬化
を安定して行なうために配置しておく。ダミーパターン
6がなくても安定して硬化する場合は、ダミーパターン
6はなくても良い。
【0012】また、アンダーフィル4は熱硬化でも良
い。アンダーフィル4は硬化後ゴムやゲル状が良い。ボ
ンディングヘッド5のIC吸着を解除し、ボンディング
ヘッド5を上昇して接続する。更にバンプの周辺とIC
lの側面に第2のアンダーフィル7を図6のようにIC
lの側面に8個所塗布し放置する。塗布方法はこれに限
ったものではなく、数箇所でも線引きで塗布しても良
い。放置時間は数分で、図7のように第2のアンダーフ
ィル7を充填できる。第2のアンダーフィル7はアンダ
ーフィル4に熱硬化触媒を添加したもので、オーブンで
120℃l時間かけて硬化する。IClのバンプとパタ
ーン3の接続時に、その間にアンダーフィルがないので
一層安定した接続ができる。また、アンダーフィル7を
UV硬化と熱硬化併用型の接着剤でも良く、アンダーフ
ィル7が充填できたところで一度UV硬化で表面を固め
てから、更に熱で光の当たらない部分を硬化してもよ
い。
【0013】このICを実装した基板を液晶パネル等に
実装して、液晶モジュールは完成する。
【0014】
【発明の効果】本発明は以上説明したように、アンダー
フィルを容易に短時間で充填できることから生産性が高
く、安価で接続歩留まりの良いIC実装が可能となっ
た。
【図面の簡単な説明】
【図1】本発明による第1の実施例のICと基板の位置
合わせの側面図
【図2】本発明による第1の実施例のICと基板をボン
ディングしたときの側面図
【図3】本発明による第1の実施例のICと基板の接続
完成品の側面図
【図4】本発明による第2の実施例のICと基板の位置
合わせの側面図
【図5】本発明による第2の実施例のICと基板をボン
ディングしたときの側面図
【図6】本発明による第2の実施例のICの側面に第2
のアンダーフィルを塗布した上面図
【図7】本発明による第2の実施例の第2のアンダーフ
ィルを充填した側面図
【図8】従来技術のICと基板の位置合わせの側面図
【図9】従来技術の接続後にアンダーフィルを塗布した
側面図
【図10】従来技術のアンダーフィルを充填した側面図
【符号の説明】
1 IC 2 基板 3 パターン 4 アンダーフィル 5 ボンディングヘッド 6 ダミーパターン 7 第2のアンダーフィル

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に、表面にSn又は半田メッ
    キされ、ICの外周に設けられたバンプと接続するパタ
    ーンを有する回路基板に前記ICをフェイスダウン実
    装するベアチップ実装方法において、前記基板上のパターンに囲まれ、前記IC搭載位置の中
    央部に、前記パターンから隙間を設けた位置にダミーパ
    ターンを形成し、 前記ダミーパターンに上に、アンダーフィルとなる第1
    の接着剤を、前記ICを前記基板にフェイスダウン実装
    した時に、前記バンプまで広がらないような量を塗布
    し、 前記ICを加熱したボンディングヘッドに吸着し、 前記ボンディングヘッドの熱により前記ICのバンプと
    前記パターンとを圧着して共晶接合し、そして同時に前
    記第1の接着剤を硬化させ、 更に、前記ICの側面に第2の接着剤を塗布し、硬化さ
    せることを特徴と するベアチップ実装方法。
  2. 【請求項2】 前記第1の接着剤は嫌気性接着剤である
    請求項1記載のベアチップ実装方法。
JP27235598A 1998-09-25 1998-09-25 ベアチップ実装方法 Expired - Lifetime JP3026204B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27235598A JP3026204B1 (ja) 1998-09-25 1998-09-25 ベアチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27235598A JP3026204B1 (ja) 1998-09-25 1998-09-25 ベアチップ実装方法

Publications (2)

Publication Number Publication Date
JP3026204B1 true JP3026204B1 (ja) 2000-03-27
JP2000100862A JP2000100862A (ja) 2000-04-07

Family

ID=17512734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27235598A Expired - Lifetime JP3026204B1 (ja) 1998-09-25 1998-09-25 ベアチップ実装方法

Country Status (1)

Country Link
JP (1) JP3026204B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439863B2 (ja) * 2008-03-26 2014-03-12 日立化成株式会社 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP2009260232A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP2010040566A (ja) * 2008-07-31 2010-02-18 Dainippon Printing Co Ltd 電子回路基板の製造方法
US8895359B2 (en) 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
CN102349141B (zh) * 2009-03-12 2015-07-01 纳美仕股份有限公司 电子元件的安装方法及安装基板
WO2021065518A1 (ja) 2019-09-30 2021-04-08 昭和電工マテリアルズ株式会社 半導体用接着剤及びその製造方法、並びに、半導体装置及びその製造方法
JPWO2022209875A1 (ja) 2021-03-30 2022-10-06

Also Published As

Publication number Publication date
JP2000100862A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JPS60262430A (ja) 半導体装置の製造方法
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
KR100581246B1 (ko) 반도체 장치의 실장 방법
EP0969503A2 (en) Electronic circuit device
JP3026204B1 (ja) ベアチップ実装方法
JPS63160352A (ja) 半導体装置の実装方法
JP2005026577A (ja) 電子部品の実装方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH0863567A (ja) Icカード用モジュール
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP2833272B2 (ja) Ic実装方法
JPH10270499A (ja) Icチップ搭載基板
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
JP2005038913A (ja) 電子部品の実装方法
JPH04326747A (ja) 部品実装方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JPH04246839A (ja) Ic実装方法
JP2002299810A (ja) 電子部品の実装方法
JP2870251B2 (ja) マルチチップモジュールの製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term