JP2005038913A - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP2005038913A JP2005038913A JP2003197556A JP2003197556A JP2005038913A JP 2005038913 A JP2005038913 A JP 2005038913A JP 2003197556 A JP2003197556 A JP 2003197556A JP 2003197556 A JP2003197556 A JP 2003197556A JP 2005038913 A JP2005038913 A JP 2005038913A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- component
- mounting
- semiconductor component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】実装工程を大幅に削減して受動部品と半導体部品とを近接して実装できる電子部品の実装方法を提供することを目的とするものである。
【解決手段】回路基板１の上に設けた電極の所定位置に半田ペースト７を塗布して半田をプリコートする工程と、この半田をプリコートした回路基板１の上に熱硬化性接着剤１３を塗布する工程と、電極と半導体部品２に設けた突起状電極１４とを対向させて位置合わせして仮止めする工程と、半田をプリコートした電極に受動部品を実装する工程と、リフローにより突起状電極１４、プリコートした半田および熱硬化性接着剤１３とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品９，１０と半導体部品２を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品９，１０と半導体部品２をより近接して接続することが可能となる。
【選択図】 図１
【解決手段】回路基板１の上に設けた電極の所定位置に半田ペースト７を塗布して半田をプリコートする工程と、この半田をプリコートした回路基板１の上に熱硬化性接着剤１３を塗布する工程と、電極と半導体部品２に設けた突起状電極１４とを対向させて位置合わせして仮止めする工程と、半田をプリコートした電極に受動部品を実装する工程と、リフローにより突起状電極１４、プリコートした半田および熱硬化性接着剤１３とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品９，１０と半導体部品２を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品９，１０と半導体部品２をより近接して接続することが可能となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体部品と受動部品とを回路基板に混載して実装する電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器には携帯機器等に代表される薄型化、小型化の要求が高まっている。一方、携帯機器の部品構成において、回路基板上に個別部品を実装する構成に対し、小型基板に半導体部品やチップ状の受動部品を高密度に実装して一定の機能にまとめた機能モジュールを使用する構成が拡大している。そのため機能モジュールにおける小型化が強く要望されている。従来、機能モジュールの形成において、半導体部品およびＬＣＲに代表される受動部品を半田実装することが一般的であったが、近年、より小型化を目的として素子状の半導体部品を回路基板にアクティブ面を向けて直接フェースダウン実装するいわゆるベアチップのフリップチップ実装方式の導入が増大してきている。
【０００３】
フリップチップ実装方式の代表的なものは、熱硬化性接着剤を用いた樹脂封止実装方法であり、半導体部品のベアチップの接続パッド上に金線ボールボンディング法やメッキ法を用い高さ数十μｍの突起状電極を形成し、接着剤シートあるいは接着剤ペーストを介して、前記半導体部品のベアチップの突起状電極面を回路基板面に対向させ、熱加圧により接着剤を硬化させ接続を完了する。前記接着剤シートにおいて、樹脂中に導電性粒子を混練した異方導電性接着剤シートも同様に使用されている。
【０００４】
また、機能モジュールは半導体部品と受動部品で構成されるが、受動部品は従来どおり半田実装されるため、１枚の回路基板上に半田実装と樹脂封止実装法等のフリップチップ実装が混在した機能モジュールも生産されている。
【０００５】
従来の電子部品の実装方法としては、図４に示すものがある。
【０００６】
図４（ａ）、（ｂ）は従来の電子部品の実装における実装工程を示す説明図である。
【０００７】
フレキシブルフィルムからなる回路基板１に半導体部品２を実装した後、半田ペースト７の印刷を行う際に半導体部品２の実装領域に対応する部分に凸状部を有するスクリーンマスク６をフレキシブルフィルムからなる回路基板１の上に搭載し、凸状部対応部分と他の本体部分とが独立して変形可能に形成されたスキージ８をスクリーンマスク６に当接させ、このスキージ８によりスクリーンマスク６の上に供給した半田ペースト７を掻き取る。その後表面実装タイプの受動部品を半田ペースト７の印刷の部分に搭載し、リフロー工程によって半田ペースト７を溶かして受動部品を実装する。
【０００８】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００９】
【特許文献１】
特開２００１−４４２３９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では１枚の回路基板１の上に半田実装と接着封止実装法のフリップチップ実装が混在した電子部品の実装において、半導体部品２は樹脂封止によるフリップチップ実装、また受動部品は半田実装を行うため工数が多くなると共に印刷用メタルマスクを使用する必要があり、エンボスのスクリーンマスク６の凹凸部の影響により半導体部品２と受動部品とを近接して実装することが困難であった。
【００１１】
本発明は実装工程を大幅に削減して受動部品と半導体部品とを近接して実装できる電子部品の実装方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
この課題を解決するために、以下の構成を有するものである。
【００１３】
本発明の請求項１に記載の発明は、回路基板上に設けた電極の所定位置に半田ペーストを塗布して半田をプリコートする工程と、この半田をプリコートした回路基板上に熱硬化性接着剤を塗布する工程と、前記電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程と、前記半田をプリコートした電極に受動部品を実装する工程と、リフローにより前記突起状電極、プリコートした半田および熱硬化性接着剤とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１４】
請求項２に記載の発明は、電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を超音波により固定するようにした請求項１に記載の電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１５】
請求項３に記載の発明は、電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を熱加工により接続および固定するようにした請求項１に記載の電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１６】
【発明の実施の形態】
本発明の実施の形態における電子部品の実装方法について図を用いて説明する。
【００１７】
（実施の形態１）
図１（ａ）〜（ｆ）は本発明の実施の形態１における電子部品の実装工程を示す説明図である。
【００１８】
図１（ａ）に示すように、回路基板１の上に半導体部品２の実装用ランド１２と受動部品の実装用ランド５とが形成され、メタルマスク印刷法によって半田ペースト７を受動部品９，１０の実装用ランド５にだけ印刷する。そして熱風炉等により回路基板１を加熱し、半田融点以上に上昇させて半田ペースト７をリフローし、回路基板１の上に半田をプリコートを形成する。
【００１９】
次に、図１（ｂ）に示すように半田をプリコートが形成された回路基板１の上の所定領域にディスペンサーを用いて熱硬化性接着剤１３を塗布する。そして図１（ｃ）に示すように半導体部品２に設けた半田からなる突起状電極１４を回路基板１に形成した半導体部品２の実装用ランド１２と対向させ、位置合わせして図１（ｄ）に示すように仮止めする。
【００２０】
この仮止めはパルスヒート付きのボンディングツール１５により温度８０℃程度で所定の圧力を加えて熱硬化性接着剤１３が硬化しない程度の条件で仮止めする。
【００２１】
そして、図１（ｅ）に示すように熱硬化性接着剤１３をコートした回路基板１の上のリコートした半田ペースト７の上に受動部品９，１０をマウントし、受動部品９，１０および半導体部品２が実装された回路基板１をリフローすることにより、プリコートした半田ペースト７および半田からなる突起状電極１４とが溶融して接続されると同時に熱硬化性接着剤１３が硬化して受動部品９，１０および半導体部品２が固定される。
【００２２】
以上の電子部品の実装方法により工程の大幅な削減と、受動部品と半導体部品との近接した実装ができる。ここで熱硬化性接着剤１３の硬化反応がリフローだけで不十分な場合は、さらに温度１５０℃程度で約１時間のポストベークを行っても良い。これにより熱硬化性接着剤１３は十分硬化反応が進みより安定した接続を得ることが可能となる。
【００２３】
（実施の形態２）
以下、実施の形態２について図を用いて説明する。実施の形態２においては実施の形態１と図１（ａ）〜（ｂ）までの同工程の説明は省略し、異なる点について説明する。
【００２４】
図２（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図である。
【００２５】
図２（ｃ）に示すように、半田ペースト７と熱硬化性接着剤１３が塗布された回路基板１の半導体部品２の実装用ランド１２と半導体部品２の突起状の金バンプ３とを対向させ、位置合わせして超音波を用いて接続した。超音波での接合には超音波発振器の付いたフリップチップマウンターを使用し、ボンディングツール１５により１バンプ当たり０．４９Ｎの荷重で加圧しながら、超音波を０．５秒間印加することで、回路基板１に金メッキで形成された半導体部品２の実装用ランド１２と半導体部品に形成された金バンプ３とが金属接合され、導通が保たれる。また図２（ｄ）に示すように、ステージ温度を１００℃まで上昇させることにより接続をより確実なものとした。
【００２６】
そして、図２（ｅ）に示すように、受動部品９，１０と半導体部品２が実装された回路基板１を図２（ｆ）に示すように、リフローすることにより半田ペースト７を完全硬化させると同時に、熱硬化性接着剤１３を完全硬化させた。なお、この時のリフロー温度は２４５℃をピーク温度とした。この時の状態を図２（ｆ）に示す。また、熱硬化性接着剤１３の硬化反応が、このリフローだけでは不十分な場合は、さらに温度１５０℃１時間のポストベークを行ってもよい。これにより熱硬化性接着剤１３は十分硬化反応が進み、より安定した接続を得ることが可能となる。
【００２７】
（実施の形態３）
以下、実施の形態３について図を用いて説明する。実施の形態３においては実施の形態１と図１（ａ）〜（ｂ）までの同工程の説明は省略し、異なる点について説明する。
【００２８】
図３（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図である。
【００２９】
図３（ｃ）に示すように、半田ペースト７と熱硬化性接着剤１３が塗布された回路基板１の半導体部品２の実装用ランド１２と半導体部品２の突起状の金バンプ３とを対向させ、位置合わせし、仮止めした。位置合わせにはフリップチップマウンターを使用し、パルスヒート付きのボンディングツール１５により８０℃の温度と１バンプ当たり０．０４９Ｎの圧力を加え、熱硬化性接着剤１３が硬化しない程度の条件で仮止めした。そして図３（ｄ）に示すように、パルスヒート付きのボンディングツール１５により１８０℃の温度と１バンプ当たり０．４９Ｎの圧力条件で２０秒間熱加圧し、半導体部品２の下の熱硬化性接着剤１３を完全硬化させた。
【００３０】
次に、図３（ｅ）に示すように、半田ペースト７と熱硬化性接着剤１３が配置された回路基板１の上の受動部品の実装用ランド１２に受動部品９，１０をマウントし、図３（ｆ）に示すように、受動部品９，１０をマウントした回路基板１をリフローすることにより、受動部品９，１０の下の熱硬化性接着剤１３を完全硬化させるとともに半田ペースト７を完全硬化させた。なお、この時のリフロー温度は２４５℃をピーク温度とした。
【００３１】
【発明の効果】
以上のように本発明によれば、回路基板上に設けた電極の所定位置に半田ペーストを塗布して半田をプリコートする工程と、この半田をプリコートした回路基板上に熱硬化性接着剤を塗布する工程と、前記電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程と、前記半田をプリコートした電極に受動部品を実装する工程と、リフローにより前記突起状電極、プリコートした半田および熱硬化性接着剤とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の実施の形態１における電子部品の実装工程を示す説明図
【図２】（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図
【図３】（ａ）〜（ｆ）は本発明の実施の形態３における電子部品の実装工程を示す説明図
【図４】（ａ）（ｂ）は従来の電子部品の実装における実装工程を示す説明図
【符号の説明】
１ 回路基板
２ 半導体部品
３ 金バンプ
４ 接着剤シート
５ 受動部品の実装用ランド
６ エンボス加工の印刷メタルマスク
７ 半田ペースト
８ スキージ
９ 受動部品
１０ 受動部品
１１ 受動部品ｃ
１２ 半導体部品の実装用ランド
１３ 熱硬化性接着剤
１４ 突起状電極
１５ ボンディングツール
【発明の属する技術分野】
本発明は半導体部品と受動部品とを回路基板に混載して実装する電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器には携帯機器等に代表される薄型化、小型化の要求が高まっている。一方、携帯機器の部品構成において、回路基板上に個別部品を実装する構成に対し、小型基板に半導体部品やチップ状の受動部品を高密度に実装して一定の機能にまとめた機能モジュールを使用する構成が拡大している。そのため機能モジュールにおける小型化が強く要望されている。従来、機能モジュールの形成において、半導体部品およびＬＣＲに代表される受動部品を半田実装することが一般的であったが、近年、より小型化を目的として素子状の半導体部品を回路基板にアクティブ面を向けて直接フェースダウン実装するいわゆるベアチップのフリップチップ実装方式の導入が増大してきている。
【０００３】
フリップチップ実装方式の代表的なものは、熱硬化性接着剤を用いた樹脂封止実装方法であり、半導体部品のベアチップの接続パッド上に金線ボールボンディング法やメッキ法を用い高さ数十μｍの突起状電極を形成し、接着剤シートあるいは接着剤ペーストを介して、前記半導体部品のベアチップの突起状電極面を回路基板面に対向させ、熱加圧により接着剤を硬化させ接続を完了する。前記接着剤シートにおいて、樹脂中に導電性粒子を混練した異方導電性接着剤シートも同様に使用されている。
【０００４】
また、機能モジュールは半導体部品と受動部品で構成されるが、受動部品は従来どおり半田実装されるため、１枚の回路基板上に半田実装と樹脂封止実装法等のフリップチップ実装が混在した機能モジュールも生産されている。
【０００５】
従来の電子部品の実装方法としては、図４に示すものがある。
【０００６】
図４（ａ）、（ｂ）は従来の電子部品の実装における実装工程を示す説明図である。
【０００７】
フレキシブルフィルムからなる回路基板１に半導体部品２を実装した後、半田ペースト７の印刷を行う際に半導体部品２の実装領域に対応する部分に凸状部を有するスクリーンマスク６をフレキシブルフィルムからなる回路基板１の上に搭載し、凸状部対応部分と他の本体部分とが独立して変形可能に形成されたスキージ８をスクリーンマスク６に当接させ、このスキージ８によりスクリーンマスク６の上に供給した半田ペースト７を掻き取る。その後表面実装タイプの受動部品を半田ペースト７の印刷の部分に搭載し、リフロー工程によって半田ペースト７を溶かして受動部品を実装する。
【０００８】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００９】
【特許文献１】
特開２００１−４４２３９号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では１枚の回路基板１の上に半田実装と接着封止実装法のフリップチップ実装が混在した電子部品の実装において、半導体部品２は樹脂封止によるフリップチップ実装、また受動部品は半田実装を行うため工数が多くなると共に印刷用メタルマスクを使用する必要があり、エンボスのスクリーンマスク６の凹凸部の影響により半導体部品２と受動部品とを近接して実装することが困難であった。
【００１１】
本発明は実装工程を大幅に削減して受動部品と半導体部品とを近接して実装できる電子部品の実装方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
この課題を解決するために、以下の構成を有するものである。
【００１３】
本発明の請求項１に記載の発明は、回路基板上に設けた電極の所定位置に半田ペーストを塗布して半田をプリコートする工程と、この半田をプリコートした回路基板上に熱硬化性接着剤を塗布する工程と、前記電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程と、前記半田をプリコートした電極に受動部品を実装する工程と、リフローにより前記突起状電極、プリコートした半田および熱硬化性接着剤とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１４】
請求項２に記載の発明は、電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を超音波により固定するようにした請求項１に記載の電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１５】
請求項３に記載の発明は、電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を熱加工により接続および固定するようにした請求項１に記載の電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【００１６】
【発明の実施の形態】
本発明の実施の形態における電子部品の実装方法について図を用いて説明する。
【００１７】
（実施の形態１）
図１（ａ）〜（ｆ）は本発明の実施の形態１における電子部品の実装工程を示す説明図である。
【００１８】
図１（ａ）に示すように、回路基板１の上に半導体部品２の実装用ランド１２と受動部品の実装用ランド５とが形成され、メタルマスク印刷法によって半田ペースト７を受動部品９，１０の実装用ランド５にだけ印刷する。そして熱風炉等により回路基板１を加熱し、半田融点以上に上昇させて半田ペースト７をリフローし、回路基板１の上に半田をプリコートを形成する。
【００１９】
次に、図１（ｂ）に示すように半田をプリコートが形成された回路基板１の上の所定領域にディスペンサーを用いて熱硬化性接着剤１３を塗布する。そして図１（ｃ）に示すように半導体部品２に設けた半田からなる突起状電極１４を回路基板１に形成した半導体部品２の実装用ランド１２と対向させ、位置合わせして図１（ｄ）に示すように仮止めする。
【００２０】
この仮止めはパルスヒート付きのボンディングツール１５により温度８０℃程度で所定の圧力を加えて熱硬化性接着剤１３が硬化しない程度の条件で仮止めする。
【００２１】
そして、図１（ｅ）に示すように熱硬化性接着剤１３をコートした回路基板１の上のリコートした半田ペースト７の上に受動部品９，１０をマウントし、受動部品９，１０および半導体部品２が実装された回路基板１をリフローすることにより、プリコートした半田ペースト７および半田からなる突起状電極１４とが溶融して接続されると同時に熱硬化性接着剤１３が硬化して受動部品９，１０および半導体部品２が固定される。
【００２２】
以上の電子部品の実装方法により工程の大幅な削減と、受動部品と半導体部品との近接した実装ができる。ここで熱硬化性接着剤１３の硬化反応がリフローだけで不十分な場合は、さらに温度１５０℃程度で約１時間のポストベークを行っても良い。これにより熱硬化性接着剤１３は十分硬化反応が進みより安定した接続を得ることが可能となる。
【００２３】
（実施の形態２）
以下、実施の形態２について図を用いて説明する。実施の形態２においては実施の形態１と図１（ａ）〜（ｂ）までの同工程の説明は省略し、異なる点について説明する。
【００２４】
図２（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図である。
【００２５】
図２（ｃ）に示すように、半田ペースト７と熱硬化性接着剤１３が塗布された回路基板１の半導体部品２の実装用ランド１２と半導体部品２の突起状の金バンプ３とを対向させ、位置合わせして超音波を用いて接続した。超音波での接合には超音波発振器の付いたフリップチップマウンターを使用し、ボンディングツール１５により１バンプ当たり０．４９Ｎの荷重で加圧しながら、超音波を０．５秒間印加することで、回路基板１に金メッキで形成された半導体部品２の実装用ランド１２と半導体部品に形成された金バンプ３とが金属接合され、導通が保たれる。また図２（ｄ）に示すように、ステージ温度を１００℃まで上昇させることにより接続をより確実なものとした。
【００２６】
そして、図２（ｅ）に示すように、受動部品９，１０と半導体部品２が実装された回路基板１を図２（ｆ）に示すように、リフローすることにより半田ペースト７を完全硬化させると同時に、熱硬化性接着剤１３を完全硬化させた。なお、この時のリフロー温度は２４５℃をピーク温度とした。この時の状態を図２（ｆ）に示す。また、熱硬化性接着剤１３の硬化反応が、このリフローだけでは不十分な場合は、さらに温度１５０℃１時間のポストベークを行ってもよい。これにより熱硬化性接着剤１３は十分硬化反応が進み、より安定した接続を得ることが可能となる。
【００２７】
（実施の形態３）
以下、実施の形態３について図を用いて説明する。実施の形態３においては実施の形態１と図１（ａ）〜（ｂ）までの同工程の説明は省略し、異なる点について説明する。
【００２８】
図３（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図である。
【００２９】
図３（ｃ）に示すように、半田ペースト７と熱硬化性接着剤１３が塗布された回路基板１の半導体部品２の実装用ランド１２と半導体部品２の突起状の金バンプ３とを対向させ、位置合わせし、仮止めした。位置合わせにはフリップチップマウンターを使用し、パルスヒート付きのボンディングツール１５により８０℃の温度と１バンプ当たり０．０４９Ｎの圧力を加え、熱硬化性接着剤１３が硬化しない程度の条件で仮止めした。そして図３（ｄ）に示すように、パルスヒート付きのボンディングツール１５により１８０℃の温度と１バンプ当たり０．４９Ｎの圧力条件で２０秒間熱加圧し、半導体部品２の下の熱硬化性接着剤１３を完全硬化させた。
【００３０】
次に、図３（ｅ）に示すように、半田ペースト７と熱硬化性接着剤１３が配置された回路基板１の上の受動部品の実装用ランド１２に受動部品９，１０をマウントし、図３（ｆ）に示すように、受動部品９，１０をマウントした回路基板１をリフローすることにより、受動部品９，１０の下の熱硬化性接着剤１３を完全硬化させるとともに半田ペースト７を完全硬化させた。なお、この時のリフロー温度は２４５℃をピーク温度とした。
【００３１】
【発明の効果】
以上のように本発明によれば、回路基板上に設けた電極の所定位置に半田ペーストを塗布して半田をプリコートする工程と、この半田をプリコートした回路基板上に熱硬化性接着剤を塗布する工程と、前記電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程と、前記半田をプリコートした電極に受動部品を実装する工程と、リフローにより前記突起状電極、プリコートした半田および熱硬化性接着剤とを同時に硬化させて接続する工程とからなる電子部品の実装方法であり、受動部品と半導体部品を同一の材料にて接続固定するため、製造工程における工数を大幅に削減できるとともに、受動部品と半導体部品をより近接して接続することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の実施の形態１における電子部品の実装工程を示す説明図
【図２】（ａ）〜（ｆ）は本発明の実施の形態２における電子部品の実装工程を示す説明図
【図３】（ａ）〜（ｆ）は本発明の実施の形態３における電子部品の実装工程を示す説明図
【図４】（ａ）（ｂ）は従来の電子部品の実装における実装工程を示す説明図
【符号の説明】
１ 回路基板
２ 半導体部品
３ 金バンプ
４ 接着剤シート
５ 受動部品の実装用ランド
６ エンボス加工の印刷メタルマスク
７ 半田ペースト
８ スキージ
９ 受動部品
１０ 受動部品
１１ 受動部品ｃ
１２ 半導体部品の実装用ランド
１３ 熱硬化性接着剤
１４ 突起状電極
１５ ボンディングツール
Claims (3)
- 回路基板上に設けた電極の所定位置に半田ペーストを塗布して半田をプリコートする工程と、この半田をプリコートした回路基板上に熱硬化性接着剤を塗布する工程と、前記電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程と、前記半田をプリコートした電極に受動部品を実装する工程と、リフローにより前記突起状電極、プリコートした半田および熱硬化性接着剤とを同時に硬化させて接続する工程とからなる電子部品の実装方法。
- 電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を超音波により固定するようにした請求項１に記載の電子部品の実装方法。
- 電極と半導体部品に設けた突起状電極とを対向させて位置合わせして仮止めする工程を熱加工により接続および固定するようにした請求項１に記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197556A JP2005038913A (ja) | 2003-07-16 | 2003-07-16 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197556A JP2005038913A (ja) | 2003-07-16 | 2003-07-16 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038913A true JP2005038913A (ja) | 2005-02-10 |
Family
ID=34207646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003197556A Pending JP2005038913A (ja) | 2003-07-16 | 2003-07-16 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098294A1 (ja) * | 2005-03-14 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 |
-
2003
- 2003-07-16 JP JP2003197556A patent/JP2005038913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098294A1 (ja) * | 2005-03-14 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
| JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
| KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
| US7242433B2 (en) | Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| JP3625268B2 (ja) | 半導体装置の実装方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| JP4129837B2 (ja) | 実装構造体の製造方法 | |
| KR20040014166A (ko) | 회로장치의 연결 방법 및 이 회로장치의 어셈블리 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP2005026577A (ja) | 電子部品の実装方法 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP2005038913A (ja) | 電子部品の実装方法 | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JP4483131B2 (ja) | 実装構造体及びその実装方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2002299810A (ja) | 電子部品の実装方法 | |
| KR100653075B1 (ko) | 플립칩 혼재실장 회로기판의 제조방법 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JP2003092311A (ja) | 突起電極付ｉｃチップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060821 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |