JP4483131B2 - 実装構造体及びその実装方法 - Google Patents
実装構造体及びその実装方法 Download PDFInfo
- Publication number
- JP4483131B2 JP4483131B2 JP2001160282A JP2001160282A JP4483131B2 JP 4483131 B2 JP4483131 B2 JP 4483131B2 JP 2001160282 A JP2001160282 A JP 2001160282A JP 2001160282 A JP2001160282 A JP 2001160282A JP 4483131 B2 JP4483131 B2 JP 4483131B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- mounting structure
- pad
- forming body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13561—On the entire surface of the core, i.e. integral coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13565—Only outside the bonding interface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13575—Plural coating layers
- H01L2224/1358—Plural coating layers being stacked
- H01L2224/13582—Two-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/384—Bump effects
- H01L2924/3841—Solder bridging
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は電子部品と回路基板との実装構造体、特にバンプを介して半導体素子を回路基板に実装して得られる実装構造体およびその実装方法に関するものである。
【0002】
【従来の技術】
電子機器の小型化、高性能化に伴い電子部品の実装構造体は、接続距離を短くできるフリップチップ実装法が多く用いられている。図9を用いて従来の実装構造体(特公平6−3820号公報)について説明する。
【0003】
回路形成面に複数のパッド2が設けられている電子部品(以下半導体素子という)1はそのパッド2に金バンプ5がバンプボンディング機により形成されている。金バンプ5は通常金線を用いて超音波振動装置、加熱装置、加圧装置、金線の間歇連続送り装置等よりなるバンプボンディング機を用いて形成されるのが一般的である。
【0004】
次にこのように複数の金バンプ5が形成された半導体素子1の金バンプ5に一定量の導電性接着剤6を所定の方法で付着させた後、金バンプ5を回路基板3の一面に形成されている端子電極4に位置合わせして接合し、加熱して導電性接着剤6を乾燥硬化させて電気的に接続することにより実装構造体が形成される。
【0005】
【発明が解決しようとする課題】
しかしながら上記のような構成では、乾燥硬化時の急速な加熱により溶剤の膨張蒸発による導電性接着剤6の飛散、硬化の異常反応、温度や時間の不足による接続強度不足を生じ、接続信頼性が低下するという課題がある。また高価な金線を用いるため、金バンプ5はその大きさからパッドの微小間隔部への使用に制限される。また濡れ性の良いはんだは金バンプ5に沿って濡れ上がり金バンプ5どうしの短絡が発生する。また場合によっては金バンプ5を経て半導体素子1の回路と接触してはんだの主成分である錫が半導体素子に侵入し回路機能に損傷などの悪影響を及ぼす可能性もある。しかもパッドの微小間隔部はこのような問題を生じやすく使用が難しい。
【0006】
本発明は上記の課題を解決するものであり、バンプにバンプ阻止帯の形成やバンプ阻止材を塗布または装着することにより半導体素子等の電子部品と回路基板とのはんだづけにおいて、良好な接続を可能にすることができ、したがって安価で接続信頼性に優れた実装構造体を提供することを目的とするものである。
【0007】
【課題を解決するための手段】
上記目的を達成するために本発明は、パッドが形成された半導体素子と端子電極が形成された回路基板とをはんだづけ領域とはんだが半導体素子の方に進行することを防止するためのはんだ阻止帯または、はんだ阻止材とがそれぞれ形成されたバンプを用いて電気的に接続した構造を有するものであり、これらにより得られた実装構造体の接続信頼性を向上させることができる。
【0008】
【発明の実施の形態】
本発明の請求項1記載の発明は、表面にパッドが形成された電子部品の前記パッド上に表面にはんだづけ領域と、はんだ阻止帯とを備えたバンプを形成したこととしたものであり、はんだを用いて電子部品と回路基板や他の部品とを接続するときに溶けたはんだがはんだ濡れ性により、はんだづけ材料を伝い電子部品の回路にいたり電子部品回路が損傷することや、バンプが複数の場合には電気的短絡を生じることをバンプのはんだ阻止帯により防止し接続の品質、信頼性を向上させるという作用を有するものである。
【0010】
本発明の請求項2記載の発明は、表面に複数のパッドが形成された電子部品と表面に複数の端子電極が形成された回路基板とを備え、前記電子部品と前記回路基板とが表面にはんだづけ領域とはんだ阻止帯とを備えた複数のバンプを介して電気的に接続されるとしたものであり、バンプに電子部品のパッドと回路基板の端子電極間ではんだづけできないはんだ阻止帯をもうけることにより、端子電極とバンプとをはんだにより接合するときに溶けたはんだがはんだ濡れ性により、はんだづけ材料を伝い電子部品の回路に至り電気的短絡や回路を損傷することを防止し接続の品質、信頼性を向上させるという作用を有するものである。
【0011】
本発明の請求項4記載の発明は、電子部品を半導体素子としたものであり、半導体素子はバンプ形成を最も必要とするものの1つでありバンプと端子電極の間ではんだづけできないはんだ阻止帯をもうけるか、はんだ阻止材を塗布または装着することにより、端子電極とバンプをはんだにより接合することが可能となり半導体素子による実装構造体形成が容易になるという作用を有するものである。
【0012】
特に半導体素子にはんだの主成分である錫が侵入することによる回路機能の損傷を防止できる。
【0013】
本発明の請求項5記載の発明は、バンプをアルミニウムまたはアルミニウムを主成分とする金属材料から構成したものであり、軟らかく、はんだのつかない性質を有し、またバンプ形状の形成は小さい力で行うことができるため電子部品の損傷を防止すると共に、バンプにはんだづけ材料による被覆のない部分を設けることにより容易にはんだ阻止帯を形成できるという作用を有するものである。
【0014】
本発明の請求項6記載の発明は、バンプ形成体のアルミニウムまたはアルミニウムを主成分とする金属材料の代わりに導電性樹脂を用いるものであり、樹脂ははんだがつかず、また加熱により軟らかくなり変形させやすく小さい力でバンプ形成ができるため半導体素子の損傷を防止できるという作用を有するものである。
【0018】
本発明の請求項10記載の発明は、バンプが球状体、半球状体、太鼓状体、柱状体のうちいずれかのバンプ形成体を用いて形成されることとしたものであり、球状体は吸着位置に制限がなく、半球状体、柱状体でパッドへの接合部を有するものはパッドと同系材質のため金属間接合が容易であり、太鼓状体、柱状体は細長くすることにより小さいパッドと小さいパッド間隔に対応しやすく、バンプ形成されるパッドおよび端子電極の大きさ、バンプ形成機、実装構造体に求められる特性、機能にあわせ、最も適したバンプ形成体を選択できるため、より信頼性の高い接続ができるという作用を有する。
【0019】
本発明の請求項11記載の発明は、アルミニウムまたはアルミニウムを主成分とする金属材料の少なくとも一部分にはんだづけ材料を被覆したバンプ形成体をバンプ形成ノズルで吸着して電子部品のパッドに位置合わせする工程と、前記バンプ形成体を吸着したまま前記バンプ形成ノズルを下降させて前記バンプ形成体を前記電子部品のパッド上に押しつけながら超音波振動を加えることにより、はんだづけ材料の一部を剥離してはんだ阻止帯を形成すると同時に、前記パッドとの接続を行う工程とを備えたこととしたものであり、各工程を連続して行える設備と軟らかい塑性変形しやすい材料のバンプ形成体を用いることにより任意の形状の量産性のよいバンプ形成が容易にできるという作用を有するものである。
【0020】
本発明の請求項12記載の発明は、バンプ形成体とパッドとが前記バンプ形成体のはんだづけ材料で被覆されていない部分を用いて接続されることとしたものであり、電子部品のなかでも半導体素子のパッドはアルミニウム系の材料が多く、バンプ形成体もはんだづけ材料で被覆されていないアルミニウムまたはアルミニウムを主成分とする金属材料部分を用いて接続することにより、同じ材料系の接続となり接続条件の許容範囲を広くできて接続の品質向上をはかれるという作用を有するものである。
【0021】
本発明の請求項13記載の発明は、バンプ形成体とパッドとが前記バンプ形成体のはんだづけ材料で被覆された部分を用いて接続されることとしたものでありバンプ形成体にはんだづけ材料が全体に被覆されていればバンプ形成体のどの部分でも接続できるため作業性向上がはかれるという作用を有するものである。
【0022】
以下本発明の実施の形態について、図面を用い同一部分については同一番号を付与して説明する。
【0023】
(実施の形態1)
図1(a)は本発明の第1の実施形態における半導体素子等よりなる電子部品(以下半導体素子という)とバンプ14による実装構造体の一部断面を示すものであり、図に示すように半導体素子1はその表面に複数のパッド2を備え、パッド2上にバンプ形成体20でバンプ14が形成されている。バンプ形成体20はアルミニウムまたはアルミニウムを主成分とする金属材料10にはんだづけ材料11で被覆して形成されている。バンプ14は略三角形で底辺10aと頂点10bにはんだづけ材料11を備え、底辺10aと頂点10bの間にはんだづけ材料11のないはんだ阻止帯12を形成している。底辺10aにおいてパッド2とはんだづけ材料11が金属間接合され、半導体素子1と電気的接続をしている。
【0024】
バンプ14の形成方法について図3を用いて説明する。図3は半導体素子1のパッド2にバンプ形成体20を用いてバンプ14を形成する工程を示す。
【0025】
バンプ14の形成に用いるバンプ形成体20(20a、20e)は図2(a)、図2(e)に示す球状体または柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料10にはんだづけ材料11を全面に被覆して構成されているが、説明に用いるバンプ形成体20は図2(a)の球状体を用いて行う。以下バンプ14の形成工程順に説明をする。まず図3(a)において別途形成されたアルミニウムまたはアルミニウムを主成分とする金属材料10にはんだづけ材料11を被覆したバンプ形成体20(20a)をバンプ形成ノズル30の吸着穴31により吸着して、半導体素子1のパッド2の上方に位置合わせし、図3(b)でバンプ形成体20(20a)を吸着したままバンプ形成ノズル30を下降させ、バンプ形成体20(20a)をパッド2に押しつけ加圧する。加圧しながらバンプ形成ノズル30を介して超音波振動をバンプ形成体20(20a)に加える。
【0026】
加圧、超音波振動により図3(c)においてバンプ形成体20(20a)は略三角形に塑性変形しその過程においてはんだづけ材料11はバンプ形成ノズル30との接触部であるバンプ形成部33の角部32との摩擦により破られアルミニウムまたはアルミニウムを主成分とする金属材料10が露出してはんだ阻止帯12を形成することができる。同時にパッド2との間においては、はんだづけ材料11とパッド2が金属間接合する。なお本実施形態では加圧と超音波振動を併用したが、加圧だけではんだ阻止帯12を形成することも可能である。また複数のバンプ14を形成した半導体素子1を用いて説明したがバンプ14は単体であってもよい。
【0027】
バンプ14の形成とパッド2との接合ができると図3(d)に示すようにバンプ形成ノズル30が上昇しパッド2にバンプ14が形成される。この図3(a)、図3(b)、図3(c)、図3(d)の工程を繰り返して半導体素子1に複数のバンプ14を形成することができる。なお略三角形以外の多角形状体として図5、特に図5(a)、(c)に示す様な塔型、凸型等の形状も考えられる。この場合バンプ形成ノズル30のバンプ形成部33の形状を変更することにより形成する。
【0028】
(実施の形態2)
図1(b)は本発明の第2の実施形態における半導体素子1とバンプ15による実装構造体の一部断面を示すものであり図に示すように半導体素子1はその表面に複数のパッド2を備え、パッド2上にバンプ形成体20でバンプ15が形成されている。バンプ形成体20はアルミニウムまたはアルミニウムを主成分とする金属材料10の一面を除いてはんだづけ材料11で被覆して形成されている。
【0029】
バンプ15は略三角形で側面(10c)と頂点(10b)にはんだづけ材料11を備え、底辺(10a)と頂点(10b)の間にはんだづけ材料11のないはんだ阻止帯12を形成している。底辺においてパッド2とパッドへの接合部21であるアルミニウムまたはアルミニウムを主成分とする金属材料10が金属間接合され、半導体素子1と電気的接続をしている。
【0030】
バンプ15の形成方法について図4を用いて説明する。図4は半導体素子1のパッド2にバンプ形成体20を用いてバンプ15を形成する工程断面図である。
【0031】
バンプ15の形成に用いるバンプ形成体20(20b,20f)は図2(b)、図2(f)に示す半球状体または柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料10の一面をパッドへの接合部21とし、パッドへの接合部21以外をはんだづけ材料11を被覆して構成されているが、説明は図2(b)の半球状体のバンプ形成体20(20b)を用いて行う。以下、バンプ15の形成工程順に説明をする。まず図4(a)において別途形成されたアルミニウムまたはアルミニウムを主成分とする金属材料10の一面をパッドへの接合部21とする半球状体のバンプ形成体20(20b)のはんだづけ材料11の部分をバンプ形成ノズル30の吸着穴31により吸着して、パッドへの接合部21と半導体素子1のパッド2を対面させてパッド2の上方に位置合わせし、図4(b)においてバンプ形成体20(20b)を吸着したままバンプ形成ノズル30を下降させ、バンプ形成体20(20b)をパッド2に押しつけ加圧する。加圧しながらバンプ形成ノズル30を介して超音波振動をバンプ形成体20(20b)に加える。加圧、超音波振動により図4(c)においてバンプ形成体20(20b)は略三角形に塑性変形しその過程においてはんだづけ材料11はバンプ形成ノズル30との接触部であるバンプ形成部33の角部32との摩擦により破られアルミニウムまたはアルミニウムを主成分とする金属材料10が露出してはんだ阻止帯12を形成することができる。
【0032】
同時にパッド2との間においては、パッドへの接合部21のアルミニウムまたはアルミニウムを主成分とする金属材料10とパッド2が金属間接合する。バンプ15の形成とパッド2との接合ができると図4(d)に示すようにバンプ形成ノズル30が上昇しパッド2にバンプ15が形成される。この図4(a)、図4(b)、図4(c)、図4(d)の工程を繰り返して半導体素子1に複数のバンプ15を形成することができる。なお略三角形以外の多角形状体として図5、特に図5(b)、(d)に示す様な塔型、凸型等の形状も考えられる。この場合バンプ形成ノズル30のバンプ形成部33の形状を変更することにより形成する。
【0033】
(実施の形態3)
図1(c)は本発明の第3の実施形態における半導体素子1とバンプ16による実装構造体の一部断面を示すものであり図に示すように半導体素子1はその表面に複数のパッド2を備え、パッド2上にバンプ形成体20を用いてバンプ16を形成しパッド2に近い部分にはんだ阻止材12aを塗布または装着したものである。
【0034】
バンプ形成体20はアルミニウムまたはアルミニウムを主成分とする金属材料10にはんだづけ材料11で被覆して形成されている。バンプ16は全面にはんだづけ材11で被覆され、パッド2とバンプ16との接続部と、凸型の頂点との間にはんだ阻止材12aを塗布または装着している。
【0035】
バンプ16の形成方法について図3を用い図3中の略三角形を凸型ではんだ阻止帯のないものとして説明する。
【0036】
バンプ16の形成に用いるバンプ形成体20(20a,20b,20e,20f)は図2(a)球状体、図2(b) 半球状体、図2(e)、図2(f)に示す柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料10をはんだづけ材料11で被覆して構成されているが説明は図2(a)の球状体のバンプ形成体20(20a)を用いて行う。以下バンプ16の形成工程順に説明をする。まず図3(a)において別途形成された球状体のバンプ形成体20(20a)をバンプ形成ノズル30の吸着穴31により吸着して、パッド2の上方に位置合わせし、図3(b)においてバンプ形成体20(20a)を吸着したままバンプ形成ノズル30を下降させ、バンプ形成体20(20a)をパッド2に押しつけ加圧する。加圧しながらバンプ形成ノズル30を介して超音波振動をバンプ形成体20(20a)に加える。加圧、超音波振動により図3(c)においてバンプ形成体20(20a)は凸型に塑性変形すると同時にパッド2との間においては、はんだづけ材料11とパッド2とが金属間接合する。
【0037】
バンプ16の形成とパッド2との接合ができると図3(d)に示すようにバンプ形成ノズル30が上昇しパッド2にバンプ16が形成される。この図3(a)、図3(b)、図3(c)、図3(d)の工程を繰り返して半導体素子1に複数のバンプ16を形成することができる。このようにアルミニウムまたはアルミニウムを主成分とする金属材料10をはんだづけ材料11で覆った凸型のバンプ16にはんだ阻止材12aを塗布または別途形成したはんだ阻止材12aを装着して構成される。また図1(d)は図2(b)半球体、図2(f)柱状体のバンプ形成体20を用い同様に形成することができる。
【0038】
なお図1(d)、(e)に示すようにバンプ16はバンプ形成体20が図2(i)球状体、図2(j)柱状体のはんだづけ可能な金属である金、銀、銅、錫、ニッケルのいずれかまたは少なくともいずれかの金属を主成分とする合金材料だけで形成することもできる。
【0039】
このようにはんだ阻止材12aを別途設けることにより、第1、第2の実施形態のようにバンプ形成ノズル30を用いたバンプ形成体20の変形を行うことなく、簡単にはんだ阻止部を設けることができる。また種々の形状、大きさのはんだ阻止材12aを形成でき、はんだ材料の量やバンプの形状、寸法(大きさ、高さ)などに応じたはんだ阻止材12aを形成できる。
【0040】
(実施の形態4)
図1(f)は本発明の第4の実施形態におけるバンプ14を有する半導体素子1と回路基板3による実装構造体の一部断面を示すものである。
【0041】
複数のバンプ14が形成された半導体素子1と回路基板3を接続材料としてクリームはんだ13を用いて接続する。接続は回路基板3の端子電極4に所定量のクリームはんだ13を塗布し、その上にバンプ14を対面させて位置合わせした半導体素子1を設置し、加熱して回路基板3と半導体素子1を接続して実装構造体を形成することができる。
【0042】
半導体素子1と回路基板3の接続について図6を用いて工程を追って説明する。
【0043】
本実施形態における半導体素子1は第1の実施形態で説明した図1(a)に記載のものである。図6(a)において回路基板3の端子電極4にクリームはんだ13を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。図6(b)においてクリームはんだ13が塗布された回路基板3の上方に半導体素子1に形成されたバンプ14を回路基板3の端子電極4と対面させて位置決めする。図6(c)において半導体素子1のバンプ14がクリームはんだ13の中に入り端子電極4に接するまで下降させ設置する。設置後、図6(d)においてクリームはんだ13の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ13aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ13を端子電極4に塗布する方法で説明したがバンプ14にクリームはんだ13を付着させて端子電極4に設置する方法もある。
【0044】
溶融したクリームはんだ13は、はんだ濡れ性によりはんだづけ材料11に沿って進行するが、はんだ阻止帯12によりクリームはんだ13の半導体素子1への進行が阻止され、半導体素子1の回路が損傷することや、バンプが複数の場合には電気的短絡を生じることを防止し接続の品質、信頼性を向上させる。
【0045】
また図7(a)に示すようにクリームはんだ13の塗布量をはんだ阻止帯12の範囲内にすることによりはんだ濡れ性による進行がはんだ阻止帯12で止められ半導体素子1に至ることはない。
【0046】
(実施の形態5)
図1(g)は本発明の第5の実施形態におけるバンプ15を有する半導体素子1と回路基板3による実装構造体の一部断面を示すものである。
【0047】
複数のバンプ15が形成された半導体素子1と回路基板3を接続材料としてクリームはんだ13を用いて接続する。接続は回路基板3の端子電極4に所定量のクリームはんだ13を塗布し、その上にバンプ15を対面させて位置合わせした半導体素子1を設置し、加熱して回路基板3と半導体素子1を接続して実装構造体を形成することができる。
【0048】
半導体素子1と回路基板3の接続について図6を用いて工程を追って説明するが図6のバンプ14と本実施の形態におけるバンプ15を置き換えて説明をする。
【0049】
また本実施形態における半導体素子1は第2の実施形態で説明した図1(b)に記載のものである。
【0050】
図6(a)において回路基板3の端子電極4にクリームはんだ13を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。
【0051】
図6(b)においてクリームはんだ13が塗布された回路基板3の上方に半導体素子1に形成されたバンプ15を回路基板3の端子電極4と対面させて位置決めし、図6(c)において半導体素子1のバンプ15がクリームはんだ13の中に入り端子電極4に接するまで下降させ設置する。設置後、図6(d)においてクリームはんだ13の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ13aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ13を端子電極4に塗布する方法で説明したがバンプ15にクリームはんだ13を付着させて端子電極4に設置する方法もある。
【0052】
溶融したクリームはんだ13は、はんだ濡れ性によりはんだづけ材料11に沿って進行するが、はんだ阻止帯12によりクリームはんだ13の半導体素子1への進行が阻止され、半導体素子1の回路が損傷することや、バンプが複数の場合には電気的短絡を生じることを防止し接続の品質、信頼性を向上させる。
【0053】
また図7(a)に示すようにクリームはんだ13の塗布量をはんだ阻止帯12の範囲内にすることによりはんだ濡れ性による進行が止められ半導体素子1に至ることはない。
【0054】
(実施の形態6)
図1(h)、図1(i)、図1(j)は本発明の第6の実施形態におけるバンプ16を有する半導体素子1と回路基板3による実装構造体の一部断面を示すものである。
【0055】
複数のバンプ16が形成された半導体素子1と回路基板3を接続材料としてクリームはんだ13を用いて接続する。接続は端子電極4に所定量のクリームはんだ13を塗布し、その上にバンプ16を対面させて位置合わせした半導体素子1を設置し、加熱して回路基板3と半導体素子1を接続して実装構造体を形成することができる。
【0056】
半導体素子1と回路基板3の接続について図6を用いて工程を追って説明するが図6のバンプ14と本実施の形態におけるバンプ16を置き換えて説明をする。
【0057】
本実施形態における半導体素子1は第3の実施形態で説明した図1(c)〜(e)に記載のものである。図6(a)において回路基板3の端子電極4にクリームはんだ13を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。塗布量ははんだ阻止材料12aの範囲内もしくははんだ阻止材12aまでになるようにする。
【0058】
図6(b)においてクリームはんだ13が塗布された回路基板3の上方に半導体素子1に形成されたバンプ16を回路基板3の端子電極4と対面させて位置決めし、図6(c)において半導体素子1のバンプ16がクリームはんだ13の中に入り端子電極4に接するまで下降させ設置する。設置後図6(d)においてクリームはんだ13の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ13aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ13を端子電極4に塗布する方法で説明したがバンプ16にクリームはんだ13を付着させて端子電極4に設置する方法もある。
【0059】
溶融したクリームはんだ13は、はんだ濡れ性によりはんだづけ材料11に沿って進行するが、図7(b)に示すようにクリームはんだ13の塗布量をはんだ阻止材12a上またははんだ阻止材12aとバンプ16の凸型の先端との範囲内にすることによりはんだ濡れ性による進行が止められ半導体素子1に至ることはない。
【0060】
(実施の形態7)
本発明のバンプ形成体20について図2を用いて説明をする。バンプ形成体20はアルミニウムまたはアルミニウムを主成分とする金属材料10とはんだづけ材料11で構成されている。はんだづけ材料11は金、銀、銅、錫、ニッケルを用いアルミニウムまたはアルミニウムを主成分とする金属材料10に、ニッケルを下地とするニッケル−金、ニッケル−銀、ニッケル−銅、ニッケル−錫のメッキを行いバンプ形成体20とする。なお乾式メッキのスパッタリング法、真空蒸着法による場合は金、銀、銅、錫のいずれか1種類だけのこともある。
【0061】
はんだづけ材料11の被覆はアルミニウムまたはアルミニウムを主成分とする金属材料10に全面被覆された図2(a)、(e)、バンプへの接合部21の一面を除いて被覆された図2(b)、(f)、片面または球状体の一部分を被覆された図2(c)、(g)、両面に被覆された図2(d)、(h)に分けられるが、全面被覆された図2(a)、(e)以外は部分的にはんだづけ材料11を被覆するか、全面被覆後部分的に除去して形成するかは任意である。図2(c)、(d)、(g)、(h)はバンプ形成後溶融はんだの進行を止めるはんだ阻止帯を形成するはんだ阻止帯形成部22を有しているためバンプ形成時にはんだ阻止帯12を再度形成する必要はない。すなわちはんだ阻止帯12を形成するためにわざわざ変形動作をすることなく、そのままの状態で接合することが可能となる。また形状については図2(a)、(c)の球状体、図2(b)の半球状体、図2(e)、(f)、(g)、(h)の柱状体、図2(d)の太鼓状体に分類することができる。
【0062】
なおバンプ形成にパッド2との接合をはんだづけ材料11を用いて行う図2(a)、(d)、(e)、(h)のバンプ形成体20についてはアルミニウムまたはアルミニウムを主体とする金属材料10の代わりに導電性樹脂のように導電性は有するがはんだのつかない材料を用いることもできる。またはんだ阻止材12aを用いる場合には図2(i)、図2(j)のような球状体、柱状体のはんだづけ材料11のみで形成されたバンプ形成体20を用いることもできる。
【0063】
(実施の形態8)
図8に示すのははんだ阻止帯形成部22を有するバンプ形成体20(20c,20d,20g,20h)を用いた実装構造体の一部断面図である。アルミニウムまたはアルミニウムを主成分とする金属材料10とはんだづけ材料11で構成され、アルミニウムまたはアルミニウムを主成分とする金属材料10により形成されるはんだ阻止帯形成部22を有するバンプ形成体20を用いて形成される実装構造体であり、いずれもバンプ形成はバンプ形成ノズルを用い加圧と超音波振動により半導体素子1のパッド2と接合される。また回路基板3の端子電極4とはクリームはんだで電気的、機械的に接続されて実装構造体を形成するものである。この実装構造体について図8の実装構造体の断面図を用いて説明をする。
【0064】
図8(a)はバンプ形成体20(20c)として図2(c)の球状体のアルミニウムまたはアルミニウムを主成分とする金属材料10に半円状にはんだづけ材料11が被覆されたものでパッドへの接合部21とはんだ阻止帯形成部22とは連続して形成されている。パッド2への接合は、パッド2とアルミニウムまたはアルミニウムを主成分とする金属材料10とが接合されるときにはんだ阻止帯形成部22のアルミニウムまたはアルミニウムを主成分とする金属材料を残して接合され回路基板3の端子電極4とクリームはんだ13により接続するときに、はんだ阻止帯形成部22により溶けたはんだの進行をとめて形成される実装構造体である。図8(b)は図2(g)の柱状体で片面にはんだづけ材料11を有するバンプ形成体20(20g)を用いるものであり、パッドへの接合部21とはんだ阻止帯形成部22は角を介して連続して形成されている。パッド2とはパッドへの接合部21で接合され側面のはんだ阻止帯形成部22により溶けたクリームはんだ13の進行を止めて形成される実装構造体である。図8(c)は図2(h)の柱状体で上下両面にはんだづけ材料11、側面にはんだ阻止帯形成部22を有する構成で、バンプ形成体20(20d)はパッド2とはんだづけ材料11が接合されて側面のはんだ阻止帯形成部22により溶けたクリームはんだ13の進行を止めて形成される実装構造体である。図8(d)は図2(d)の太鼓状で上下にはんだづけ材料11と側面にはんだ阻止帯形成部22を有したバンプ形成体20(20h)を用いるもので回路基板3との接続時にははんだ阻止帯形成部22でクリームはんだ13の進行を止めて端子電極4と接続されて実装構造体が形成されるものである。
【0065】
【発明の効果】
以上のように本発明は、バンプ形成体をアルミニウムまたはアルミニウムを主成分とする金属材料または導電性樹脂にはんだづけ材料を被覆したバンプ形成体を用いバンプ形成時にはんだ阻止帯を形成するバンプ形成方法と、バンプ形成後はんだづけ材料ではんだ阻止材を塗布または装着する方法を発明することにより、半導体と回路基板のはんだづけによる接続を可能にし、安価に作業性、品質、信頼性のよい実装構造体の製造を行うことができる。
【図面の簡単な説明】
【図1】(a)本発明の第1実施の形態による半導体とバンプの実装構造体の断面図
(b)本発明の第2実施の形態による半導体とバンプの実装構造体の断面図
(c)本発明の第3実施の形態による半導体とバンプの実装構造体の断面図
(d)本発明の第3実施の形態による半導体とバンプの実装構造体の断面図
(e)本発明の第3実施の形態による半導体と回路基板の実装構造体の断面図
(f)本発明の第4実施の形態による半導体と回路基板の実装構造体の断面図
(g)本発明の第5実施の形態による半導体と回路基板の実装構造体の断面図
(h)本発明の第6実施の形態による半導体と回路基板の実装構造体の断面図
(i)本発明の第6実施の形態による半導体と回路基板の実装構造体の断面図
(j)本発明の第6実施の形態による半導体と回路基板の実装構造体の断面図
【図2】本発明の第7実施の形態によるバンプ形成体の断面図
【図3】本発明の第1実施の形態によるバンプ形成工程の断面図
【図4】本発明の第2実施の形態によるバンプ形成工程の断面図
【図5】本発明の第1〜4実施形態による他の実施形態であるバンプの多角形状体の断面図
【図6】本発明の半導体と回路基板のクリームはんだによる接続工程図
【図7】本発明の実施の形態によるクリームはんだの溶融前、溶融後の形態を示す実装構造体の断面図
【図8】本発明の第9実施の形態によるはんだ阻止帯形成部を有するバンプ形成体を用いた実装構造体の断面図
【図9】従来の実装構造体の断面図
【符号の説明】
1 半導体素子(電子部品)
2 パッド
3 回路基板
4 端子電極
5 金バンプ
6 導電性接着剤
10 アルミニウムまたはアルミニウムを主成分とする金属材料
10a 底辺
10b 頂点
10c 側面
11 はんだづけ材料
12 はんだ阻止帯
12a はんだ阻止材
13 クリームはんだ
13a はんだ
14,15,16 バンプ
20(a),20(c),20(i) 球状体バンプ形成体
20(b),20(e),20(f),20(g),20(h),20(j) 柱状体バンプ形成体
20(d) 太鼓状体バンプ形成体
21 パッドへの接合部
22 はんだ阻止帯形成部
30 バンプ形成ノズル
31 吸着穴
32 角部
33 バンプ形成部
Claims (9)
- 表面にパッドが形成された電子部品の、前記パッド上に底辺と頂点にはんだづけ領域とその間にはんだ阻止帯とを備えたバンプを形成した実装構造体であって、
前記バンプは、導電性を有するはんだがつかない材料であり、
前記はんだ阻止帯が、前記電子部品へのはんだの進行を阻止することを特徴とする実装構造体。 - 表面にパッドが形成された電子部品と、表面に端子電極が形成された回路基板とを備え、前記電子部品と前記回路基板とが、底辺と頂点にはんだづけ領域とその間にはんだ阻止帯とを備えたバンプを介して電気的に接続された実装構造体であって
前記バンプは、導電性を有するはんだがつかない材料であり、
前記はんだ阻止帯が、前記電子部品へのはんだの進行を阻止することを特徴とする実装構造体。 - 前記バンプの前記電子部品の表面と垂直な断面が三角形である請求項1または2記載の実装構造体。
- 前記電子部品が半導体素子である請求項1から3のいずれか1項に記載の実装構造体。
- 前記バンプがアルミニウムまたはアルミニウムを主成分とする金属材料からなる請求項1から4のいずれか1項に記載の実装構造体。
- 前記バンプが導電性樹脂であることを特徴とする請求項1から4のいずれかに記載の実装構造体。
- アルミニウムまたはアルミニウムを主成分とする金属材料の少なくとも一部分にはんだづけ材料を被覆したバンプ形成体をバンプ形成ノズルで吸着して電子部品のパッドに位置合わせする工程と、前記バンプ形成体を吸着したまま前記バンプ形成ノズルを下降させて前記バンプ形成体を前記電子部品のパッド上に押しつけながら超音波振動を加えることにより、前記はんだづけ材料の一部を剥離してはんだ阻止帯を
形成すると同時に、前記パッドとの接続を行う工程とを備えたことを特徴とする実装方法。 - 前記バンプ形成体と前記パッドとが前記バンプ形成体の前記はんだづけ材料で被覆されていない部分を用いて接続されることを特徴とする請求項7記載の実装方法。
- 前記バンプ形成体と前記パッドとが前記バンプ形成体の前記はんだづけ材料で被覆された部分を用いて接続されることを特徴とする請求項7記載の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160282A JP4483131B2 (ja) | 2001-05-29 | 2001-05-29 | 実装構造体及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160282A JP4483131B2 (ja) | 2001-05-29 | 2001-05-29 | 実装構造体及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353265A JP2002353265A (ja) | 2002-12-06 |
JP4483131B2 true JP4483131B2 (ja) | 2010-06-16 |
Family
ID=19003724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001160282A Expired - Fee Related JP4483131B2 (ja) | 2001-05-29 | 2001-05-29 | 実装構造体及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4483131B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218643A (ja) | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2012102303A1 (ja) * | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品素子 |
-
2001
- 2001-05-29 JP JP2001160282A patent/JP4483131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353265A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
US6981317B1 (en) | Method and device for mounting electronic component on circuit board | |
US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
CN102208388B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5066935B2 (ja) | 電子部品および電子装置の製造方法 | |
US20080251942A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
US6998293B2 (en) | Flip-chip bonding method | |
JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
US6806118B2 (en) | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure | |
JP4483131B2 (ja) | 実装構造体及びその実装方法 | |
US20050072834A1 (en) | Connection site coating method and solder joints | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012028437A (ja) | 半導体装置とその製造方法 | |
KR100653075B1 (ko) | 플립칩 혼재실장 회로기판의 제조방법 | |
JP2002368038A (ja) | フリップチップ実装方法 | |
JP2005038913A (ja) | 電子部品の実装方法 | |
JP2003297999A (ja) | 半導体装置 | |
JP2014053647A (ja) | 半導体装置の製造方法 | |
JP2003092307A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |