JP2003297999A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003297999A JP2003297999A JP2002096281A JP2002096281A JP2003297999A JP 2003297999 A JP2003297999 A JP 2003297999A JP 2002096281 A JP2002096281 A JP 2002096281A JP 2002096281 A JP2002096281 A JP 2002096281A JP 2003297999 A JP2003297999 A JP 2003297999A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- inner lead
- chip component
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】、リードフレームを用いたＩＣパッケージにお
いて、ハンダや導電性ペーストを用いてチップ部品を実
装した際の問題点を解決する。 【解決手段】リードフレームのダイパッド２ａにＩＣチ
ップ１が搭載され、ＩＣチップ１がリードフレームのイ
ンナーリード２ｂに金属ワイヤー３で接続されている半
導体装置において、チップ部品４を、インナーリード２
ｂに形成された金属バンプ９を介してインナーリード２
ｂに接続する。
いて、ハンダや導電性ペーストを用いてチップ部品を実
装した際の問題点を解決する。 【解決手段】リードフレームのダイパッド２ａにＩＣチ
ップ１が搭載され、ＩＣチップ１がリードフレームのイ
ンナーリード２ｂに金属ワイヤー３で接続されている半
導体装置において、チップ部品４を、インナーリード２
ｂに形成された金属バンプ９を介してインナーリード２
ｂに接続する。
Description
【０００１】
【発明が属する技術分野】本発明は、リードフレームの
ダイパッドに半導体素子が搭載され、該半導体素子が該
リードフレームのインナーリードにボンディングワイヤ
ーで接続されている半導体装置に関する。
ダイパッドに半導体素子が搭載され、該半導体素子が該
リードフレームのインナーリードにボンディングワイヤ
ーで接続されている半導体装置に関する。
【０００２】
【従来の技術】近年、携帯電子機器の発展により、小型
／高密度実装技術を使用した、モジュール製品の要求が
強くなってきている。これに対応するため、有機基板や
セラミック基板、その他多層ハイブリッド基板等のモジ
ュール用基板を用い、ＩＣチップや、チップコンデンサ
などのチップ部品等を混載したモジュール製品が開発さ
れているが、これらモジュール用基板は、ＩＣチップを
搭載するための一般的なリードフレームに比べ高価であ
る。このため、携帯機器向けのＩＣパッケージに関して
は、モジュール製品の利用は小型化の面では有効である
が、コストの面ではモジュール用基板の影響で必ずしも
満足のいくものではなかった。
／高密度実装技術を使用した、モジュール製品の要求が
強くなってきている。これに対応するため、有機基板や
セラミック基板、その他多層ハイブリッド基板等のモジ
ュール用基板を用い、ＩＣチップや、チップコンデンサ
などのチップ部品等を混載したモジュール製品が開発さ
れているが、これらモジュール用基板は、ＩＣチップを
搭載するための一般的なリードフレームに比べ高価であ
る。このため、携帯機器向けのＩＣパッケージに関して
は、モジュール製品の利用は小型化の面では有効である
が、コストの面ではモジュール用基板の影響で必ずしも
満足のいくものではなかった。
【０００３】これに対応するため、モジュール用基板と
して、安価なリードフレームを用いたＩＣパッケージが
従来より提案されている。この場合、リードフレームへ
のチップ部品の実装には、一般的にハンダ又は導電性ペ
ーストが用いられている。
して、安価なリードフレームを用いたＩＣパッケージが
従来より提案されている。この場合、リードフレームへ
のチップ部品の実装には、一般的にハンダ又は導電性ペ
ーストが用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、リード
フレームにチップ部品をハンダや導電性ペーストを用い
て実装した場合、それらが濡れ広がり過ぎると隣接する
端子間にショートが発生したり、インナーリード上にワ
イヤーボンディング領域を確保することが困難であると
いう問題があった。特に、ハンダの場合には、それ自体
の濡れ広がりだけでなく、フラックスの濡れ広がりも無
視できず、インナーリード上にワイヤーボンディング領
域を確保することがなお一層困難であるという問題があ
った。更に、ハンダや導電性ペーストの溶融時の表面張
力により、接続部にボイドが発生したり、チップ部品の
片側が持ち上がって、インナーリードからチップ部品の
片側の接続端子が物理的に離れて断線してしまうという
問題があった。また、超小型チップ部品では、ハンダ又
は導電性ペーストの印刷／塗布位置精度の確保が難し
く、塗布量のバラツキを防止することも困難であった。
フレームにチップ部品をハンダや導電性ペーストを用い
て実装した場合、それらが濡れ広がり過ぎると隣接する
端子間にショートが発生したり、インナーリード上にワ
イヤーボンディング領域を確保することが困難であると
いう問題があった。特に、ハンダの場合には、それ自体
の濡れ広がりだけでなく、フラックスの濡れ広がりも無
視できず、インナーリード上にワイヤーボンディング領
域を確保することがなお一層困難であるという問題があ
った。更に、ハンダや導電性ペーストの溶融時の表面張
力により、接続部にボイドが発生したり、チップ部品の
片側が持ち上がって、インナーリードからチップ部品の
片側の接続端子が物理的に離れて断線してしまうという
問題があった。また、超小型チップ部品では、ハンダ又
は導電性ペーストの印刷／塗布位置精度の確保が難し
く、塗布量のバラツキを防止することも困難であった。
【０００５】また、ハンダによるインナーリード上への
チップ部品の実装の場合、マウント工程は、周囲のＡｕ
ワイヤーに邪魔されないように、ＩＣチップのワイヤー
ボンディング前が望ましいが、チップ部品のリフロー実
装温度が２２０〜２３０℃であり、ＩＣチップのワイヤ
ーボンディング温度が２５０〜２９０℃のため、ＩＣチ
ップのワイヤーボンディング時に、既にリフロー実装が
完了したチップ部品を固着させているハンダが溶融し、
位置ズレを生ずるおそれがあった。
チップ部品の実装の場合、マウント工程は、周囲のＡｕ
ワイヤーに邪魔されないように、ＩＣチップのワイヤー
ボンディング前が望ましいが、チップ部品のリフロー実
装温度が２２０〜２３０℃であり、ＩＣチップのワイヤ
ーボンディング温度が２５０〜２９０℃のため、ＩＣチ
ップのワイヤーボンディング時に、既にリフロー実装が
完了したチップ部品を固着させているハンダが溶融し、
位置ズレを生ずるおそれがあった。
【０００６】また、導電性ペーストによるインナーリー
ド上へのチップ部品の実装の場合には、導電性ペースト
の電気的抵抗がモジュールの電気的特性に影響を及ぼす
可能性があった。
ド上へのチップ部品の実装の場合には、導電性ペースト
の電気的抵抗がモジュールの電気的特性に影響を及ぼす
可能性があった。
【０００７】本発明の目的は、以上の従来の技術の課題
を解決することであり、リードフレームを用いたＩＣパ
ッケージの従来の問題点、即ち、ハンダや導電性ペース
トの濡れ広がりに起因するショートの発生やワイヤーボ
ンディング領域の確保の困難性の問題、ハンダや導電性
ペーストの表面張力に起因するチップ部品の浮き上がり
やボイドの発生の問題、ハンダ又は導電性ペーストの印
刷／塗布位置精度や塗布量のバラツキの問題、リフロー
工程でのチップ部品の位置ズレの問題、導電性ペースト
の電気的抵抗の問題を解決しようとするものである。
を解決することであり、リードフレームを用いたＩＣパ
ッケージの従来の問題点、即ち、ハンダや導電性ペース
トの濡れ広がりに起因するショートの発生やワイヤーボ
ンディング領域の確保の困難性の問題、ハンダや導電性
ペーストの表面張力に起因するチップ部品の浮き上がり
やボイドの発生の問題、ハンダ又は導電性ペーストの印
刷／塗布位置精度や塗布量のバラツキの問題、リフロー
工程でのチップ部品の位置ズレの問題、導電性ペースト
の電気的抵抗の問題を解決しようとするものである。
【０００８】
【課題を解決するための手段】本発明者は、インナーリ
ードにチップ部品を実装する際に、金属バンプを介して
接続することにより、上述の課題を解決できることを見
出し、本発明を完成させた。
ードにチップ部品を実装する際に、金属バンプを介して
接続することにより、上述の課題を解決できることを見
出し、本発明を完成させた。
【０００９】即ち、本発明は、リードフレームのダイパ
ッドにＩＣチップが搭載され、該ＩＣチップが該リード
フレームのインナーリードにボンディングワイヤーで接
続されている半導体装置において、更にチップ部品が、
該インナーリードに形成された金属バンプを介して該イ
ンナーリードに接続されていることを特徴とする半導体
装置を提供する。
ッドにＩＣチップが搭載され、該ＩＣチップが該リード
フレームのインナーリードにボンディングワイヤーで接
続されている半導体装置において、更にチップ部品が、
該インナーリードに形成された金属バンプを介して該イ
ンナーリードに接続されていることを特徴とする半導体
装置を提供する。
【００１０】
【発明の実施の形態】以下、本発明の実施態様の例を図
面を参照しながら説明する。
面を参照しながら説明する。
【００１１】図１（内部構造図（ａ）、断面構造図
（ｂ）及びＡ−Ａ断面図（ｃ））の態様の半導体装置
は、ＩＣチップ１をリードフレームダイパッド２ａ上に
Ａｇペースト等の導電性ペーストを用いて搭載してお
り、そのＩＣチップ１は、ＡｕやＡｌなどの金属ワイヤ
ー３等で周辺のインナーリード２ｂにワイヤーボンディ
ングされているものである。そして、更に同一パッケー
ジ内に１個または複数のチップ部品４を内蔵している。
内蔵するチップ部品４としては、一般的な基板実装用の
チップコンデンサ、チップインダクタ、チップ抵抗等の
受動素子が挙げられる。
（ｂ）及びＡ−Ａ断面図（ｃ））の態様の半導体装置
は、ＩＣチップ１をリードフレームダイパッド２ａ上に
Ａｇペースト等の導電性ペーストを用いて搭載してお
り、そのＩＣチップ１は、ＡｕやＡｌなどの金属ワイヤ
ー３等で周辺のインナーリード２ｂにワイヤーボンディ
ングされているものである。そして、更に同一パッケー
ジ内に１個または複数のチップ部品４を内蔵している。
内蔵するチップ部品４としては、一般的な基板実装用の
チップコンデンサ、チップインダクタ、チップ抵抗等の
受動素子が挙げられる。
【００１２】図１の態様の半導体装置においては、チッ
プ部品４を、導電性ペーストやハンダを使わずに、金属
バンプ９を使用してインナーリード２ｂに接続する。ま
た、インナーリード２ｂのバンプ形成面は、銀メッキ７
等の金属メッキを施しておくことが好ましい。このよう
に、チップ部品４をインナーリード２ｂに金属バンプ９
を介して接続することにより、ハンダや導電性ペースト
の濡れ広がりに起因するショートの発生やワイヤーボン
ディング領域の確保の困難性の問題を解消し、また、ハ
ンダや導電性ペーストの表面張力に起因するチップ部品
４の浮き上がりやボイドの発生の問題も解消できる。ま
た、金属バンプ９としてＡｕスタッドバンプを利用すれ
ば、従来の既存設備で良好な位置精度と均一サイズで形
成することができ、工程管理が容易であり、しかもＩＣ
チップ１のワイヤーボンディングの際の加熱にも位置ズ
レを生せず、また、接合部が合金化するので、導電性ペ
ーストに比べて接合強度、実装信頼性、電気特性の点で
優れている。
プ部品４を、導電性ペーストやハンダを使わずに、金属
バンプ９を使用してインナーリード２ｂに接続する。ま
た、インナーリード２ｂのバンプ形成面は、銀メッキ７
等の金属メッキを施しておくことが好ましい。このよう
に、チップ部品４をインナーリード２ｂに金属バンプ９
を介して接続することにより、ハンダや導電性ペースト
の濡れ広がりに起因するショートの発生やワイヤーボン
ディング領域の確保の困難性の問題を解消し、また、ハ
ンダや導電性ペーストの表面張力に起因するチップ部品
４の浮き上がりやボイドの発生の問題も解消できる。ま
た、金属バンプ９としてＡｕスタッドバンプを利用すれ
ば、従来の既存設備で良好な位置精度と均一サイズで形
成することができ、工程管理が容易であり、しかもＩＣ
チップ１のワイヤーボンディングの際の加熱にも位置ズ
レを生せず、また、接合部が合金化するので、導電性ペ
ーストに比べて接合強度、実装信頼性、電気特性の点で
優れている。
【００１３】なお、金属バンプ９を用いてチップ部品４
をインナーリード２ｂに実装する場合、好ましくは熱圧
着接合または超音波接合により行うことができる。
をインナーリード２ｂに実装する場合、好ましくは熱圧
着接合または超音波接合により行うことができる。
【００１４】内蔵するチップ部品４を実装したインナー
リード２ｂ上には、更に金属ワイヤー３による接合が可
能となるようにすることが好ましい。
リード２ｂ上には、更に金属ワイヤー３による接合が可
能となるようにすることが好ましい。
【００１５】最終的には、ＩＣチップ１のリードフレー
ムダイパッド２ａへの実装、チップ部品４のインナーリ
ード２ｂへの実装後、絶縁性樹脂５でパッケージ全体を
封止することが好ましい。
ムダイパッド２ａへの実装、チップ部品４のインナーリ
ード２ｂへの実装後、絶縁性樹脂５でパッケージ全体を
封止することが好ましい。
【００１６】インナーリード２ｂ上のチップ部品４の実
装用の金属バンプ９としては、前述したようにＡｕスタ
ッドバンプ等のバンプ形成の工程プロセスが簡単なもの
が好ましい。Ａｕスタッドバンプの場合は、通常のＩＣ
チップ用のワイヤーボンダーがそのまま活用できる利点
がある。
装用の金属バンプ９としては、前述したようにＡｕスタ
ッドバンプ等のバンプ形成の工程プロセスが簡単なもの
が好ましい。Ａｕスタッドバンプの場合は、通常のＩＣ
チップ用のワイヤーボンダーがそのまま活用できる利点
がある。
【００１７】インナーリード２ｂ上に形成する金属バン
プ９の形成位置は、チップ部品４の端子メッキ８に相対
する部分に位置するようにし、インナーリード２ｂ、チ
ップ部品４の端子メッキ８の概略中心になるようにす
る。
プ９の形成位置は、チップ部品４の端子メッキ８に相対
する部分に位置するようにし、インナーリード２ｂ、チ
ップ部品４の端子メッキ８の概略中心になるようにす
る。
【００１８】形成するバンプ数はチップ部品４の端子メ
ッキ８とインナーリード２ｂ、バンプ径サイズに応じ
て、複数個形成してもよい。
ッキ８とインナーリード２ｂ、バンプ径サイズに応じ
て、複数個形成してもよい。
【００１９】チップ部品４が実装されるインナーリード
２ｂには、更に他の電気的接続を確保するために、金属
ワイヤー３をボンディングできるエリアを設けておき、
ＩＣチップ１とチップ部品４との電気的接続を行う。こ
の時、チップ部品４とインナーリード２ｂの接続を、金
属バンプ９ではなく導電性ペーストやハンダで行うと、
それぞれペーストの濡れ広がりによる端子間ショート
や、ハンダフラックス成分の染み出しによる、金属ワイ
ヤー３の付かず不良が発生することになるので好ましく
ない。
２ｂには、更に他の電気的接続を確保するために、金属
ワイヤー３をボンディングできるエリアを設けておき、
ＩＣチップ１とチップ部品４との電気的接続を行う。こ
の時、チップ部品４とインナーリード２ｂの接続を、金
属バンプ９ではなく導電性ペーストやハンダで行うと、
それぞれペーストの濡れ広がりによる端子間ショート
や、ハンダフラックス成分の染み出しによる、金属ワイ
ヤー３の付かず不良が発生することになるので好ましく
ない。
【００２０】図１の実施態様においては、ノンリード型
パッケージに本発明を採用した例を示したが、パッケー
ジ種類は他でもよく、表面実装型、リード挿入型、イン
ターポーザ基板タイプなどどんなパッケージでもよい。
パッケージに本発明を採用した例を示したが、パッケー
ジ種類は他でもよく、表面実装型、リード挿入型、イン
ターポーザ基板タイプなどどんなパッケージでもよい。
【００２１】また、チップ部品４のインナーリード２ｂ
上への接続は、超音波発信器を備えた公知のマウンター
を用いて、超音波をかけながら加圧し、必要に応じて加
熱することにより行うことができる。
上への接続は、超音波発信器を備えた公知のマウンター
を用いて、超音波をかけながら加圧し、必要に応じて加
熱することにより行うことができる。
【００２２】図２（内部構造図（ａ）、断面構造図
（ｂ）及びＢ−Ｂ断面図（ｃ））は、縦型のチップ部品
４を実装した態様の半導体装置を示している。この態様
においては、チップ部品４の端子のインナーリード２ｂ
への電気的接続は、一方を金属バンプ９、他方を通常の
金属ワイヤー３で行っている。これにより、チップ部品
４のサイズとインナーリード２ｂとのピッチが合わない
場合でも、問題なく電気的な接続が可能になるという効
果が得られる。
（ｂ）及びＢ−Ｂ断面図（ｃ））は、縦型のチップ部品
４を実装した態様の半導体装置を示している。この態様
においては、チップ部品４の端子のインナーリード２ｂ
への電気的接続は、一方を金属バンプ９、他方を通常の
金属ワイヤー３で行っている。これにより、チップ部品
４のサイズとインナーリード２ｂとのピッチが合わない
場合でも、問題なく電気的な接続が可能になるという効
果が得られる。
【００２３】図３（正面図（ａ）、上面図（ｂ）及び側
面図（ｃ））は、チップ部品４の接続状態の別の態様を
示したものである。この態様では、金属バンプ９を複数
（図では２個）設け、金属バンプ９の形成位置をチップ
部品４の端子メッキ８の底面部の概略中央ではなく、側
面にシフトさせ、接続によって変形した金属バンプ９が
チップ部品４の端子メッキ８の側面部まで回り込むよう
に配置した例である。これにより、チップ部品４のイン
ナーリード２ｂに対する接続強度を向上させることがで
きる。
面図（ｃ））は、チップ部品４の接続状態の別の態様を
示したものである。この態様では、金属バンプ９を複数
（図では２個）設け、金属バンプ９の形成位置をチップ
部品４の端子メッキ８の底面部の概略中央ではなく、側
面にシフトさせ、接続によって変形した金属バンプ９が
チップ部品４の端子メッキ８の側面部まで回り込むよう
に配置した例である。これにより、チップ部品４のイン
ナーリード２ｂに対する接続強度を向上させることがで
きる。
【００２４】
【発明の効果】本発明の半導体装置によれば、チップ部
品をインナーリードに金属バンプを介して接続するの
で、ハンダや導電性ペーストの濡れ広がりに起因するシ
ョートの発生やワイヤーボンディング領域の確保の困難
性の問題を解消し、また、ハンダや導電性ペーストの表
面張力に起因するチップ部品の浮き上がりやボイドの発
生の問題も解消できる。また、金属バンプとしてＡｕス
タッドバンプを利用すれば、従来の既存設備で良好な位
置精度と均一サイズで形成することができ、また、ＩＣ
チップのワイヤーボンディングの際の加熱にも位置ズレ
を生ぜず、また、接合部が合金化するので、導電性ペー
ストに比べて接合強度、実装信頼性、電気特性の点で優
れたものとなる。
品をインナーリードに金属バンプを介して接続するの
で、ハンダや導電性ペーストの濡れ広がりに起因するシ
ョートの発生やワイヤーボンディング領域の確保の困難
性の問題を解消し、また、ハンダや導電性ペーストの表
面張力に起因するチップ部品の浮き上がりやボイドの発
生の問題も解消できる。また、金属バンプとしてＡｕス
タッドバンプを利用すれば、従来の既存設備で良好な位
置精度と均一サイズで形成することができ、また、ＩＣ
チップのワイヤーボンディングの際の加熱にも位置ズレ
を生ぜず、また、接合部が合金化するので、導電性ペー
ストに比べて接合強度、実装信頼性、電気特性の点で優
れたものとなる。
【図１】本発明の実施態様の内部構造図（ａ）、断面構
造図（ｂ）及びＡ−Ａ断面図である。
造図（ｂ）及びＡ−Ａ断面図である。
【図２】本発明の別の実施態様の内部構造図（ａ）、断
面構造図（ｂ）及びＢ−Ｂ断面図である。
面構造図（ｂ）及びＢ−Ｂ断面図である。
【図３】本発明の別の実施態様におけるチップ部品の正
面図（ａ）、上面図（ｂ）及び側面図（ｃ）である。
面図（ａ）、上面図（ｂ）及び側面図（ｃ）である。
１ ＩＣチップ、２ａ リードフレームダイパッド、２
ｂ インナーリード、３金属ワイヤー、４ チップ部
品、５ 絶縁性樹脂、６ 導電性ペースト、７Ａｇメッ
キ、８ 端子メッキ、９ 金属バンプ
ｂ インナーリード、３金属ワイヤー、４ チップ部
品、５ 絶縁性樹脂、６ 導電性ペースト、７Ａｇメッ
キ、８ 端子メッキ、９ 金属バンプ
Claims (5)
- 【請求項１】 リードフレームのダイパッドにＩＣチッ
プが搭載され、該ＩＣチップが該リードフレームのイン
ナーリードにボンディングワイヤーで接続されている半
導体装置において、更にチップ部品が、該インナーリー
ドに形成された金属バンプを介して該インナーリードに
接続されていることを特徴とする半導体装置。 - 【請求項２】 該チップ部品が、該インナーリードに、
金属バンプに加えてボンディングワイヤーで接続されて
いる請求項１記載の半導体装置。 - 【請求項３】 該チップ部品が、受動素子である請求項
１記載の半導体装置。 - 【請求項４】 該ＩＣチップ及び該チップ部品が、絶縁
性樹脂で封止されている請求項１記載の半導体装置。 - 【請求項５】 該インナーリードに形成される金属バン
プの形成位置を、接続によって変形した金属バンプが該
チップ部品の端子メッキ側面部まで回り込むように、該
チップ部品の端子メッキ底面部の概略中央部から側面方
向にシフトさせた請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096281A JP2003297999A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096281A JP2003297999A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297999A true JP2003297999A (ja) | 2003-10-17 |
Family
ID=29387396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096281A Pending JP2003297999A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003297999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024075398A1 (ja) * | 2022-10-06 | 2024-04-11 | ソニーセミコンダクタソリューションズ株式会社 | カメラモジュール、および、撮像装置 |
-
2002
- 2002-03-29 JP JP2002096281A patent/JP2003297999A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024075398A1 (ja) * | 2022-10-06 | 2024-04-11 | ソニーセミコンダクタソリューションズ株式会社 | カメラモジュール、および、撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US7344916B2 (en) | Package for a semiconductor device | |
| US8022558B2 (en) | Semiconductor package with ribbon with metal layers | |
| JP4864810B2 (ja) | チップ内蔵基板の製造方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JP2000269407A (ja) | 電子モジュール及び電子機器 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| JP2003297999A (ja) | 半導体装置 | |
| JPH08236911A (ja) | ボール状外部接続端子の構造 | |
| JPH10112472A (ja) | 半導体装置及びその製造方法 | |
| JP2007035863A (ja) | 半導体装置 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP4561969B2 (ja) | 半導体装置 | |
| EP1317001A1 (en) | A semiconductor device | |
| KR100746632B1 (ko) | 플립칩 패키지 구조 및 패키징 방법 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP3604001B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |