JP3604001B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3604001B2 JP3604001B2 JP2000059878A JP2000059878A JP3604001B2 JP 3604001 B2 JP3604001 B2 JP 3604001B2 JP 2000059878 A JP2000059878 A JP 2000059878A JP 2000059878 A JP2000059878 A JP 2000059878A JP 3604001 B2 JP3604001 B2 JP 3604001B2
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- solder
- insulating substrate
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁基板に設けられた開口部に、外部電極として半田ボールを備えたエリアアレイ型の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の携帯型電子装置の小型化と高性能化との要求から、半導体装置の小型・高機能化及びプリント回路基板への半導体装置の高密度実装化がますます求められている。半導体装置の高集積化に伴い端子数が増加し、小型多ピン化に対応するパッケージとして、ＣＳＰ、ＢＧＡ等のエリアアレイ型の半導体装置の需要が伸び、端子間ピッチの更なる縮小も要求され、これに伴い実装基板への実装が徐々に困難になってきている。
【０００３】
これらエリアアレイ型半導体装置の中で、特にＣＳＰは一層配線の基板をインターポーザとしてしようする構造が主流となっており、この場合、絶縁基板に設けられた開口部に半田ボールを搭載することにより、エリアアレイ型半導体装置の外部電極（半田ボール端子）を形成する。
【０００４】
図６及び図７はそれぞれ従来技術のエリアアレイ型半導体装置の半田ボール端子構造の断面図及び部分拡大図である。半田ボールと絶縁基板２２上の導体パターン２３とを接合する方法として、絶縁基板２２に設けられた開口部に充填した半田ペースト又はフラックスによって半田ボールを仮付けした後に、リフロー炉等で溶融接合する方法が採られている。このとき、絶縁基板２２の開口部の断面は半田と濡れない性質であり、半田ペースト又はフラックスと共に溶融している半田ボールの表面張力で、溶融半田が半田ボール球形部２４に集中し、絶縁基板２２の開口部内の半田ボール円柱形部２５の溶融半田が減少してくびれ２５ａが生じ、この形状のまま凝固する。図８はこのような端子形状のエリアアレイ型の半導体装置を、実装基板のランドパターンに半田ペーストを印刷して実装し、機械的、電気的に接合した状態を示す。図６〜図８において、２１は封止材料、２８はランドパターン、２９は実装基板、３０はダイボンド材、３１は半導体チップ、３２はボンディングワイヤを示す。
【０００５】
【発明が解決しようとする課題】
ＣＳＰやＢＧＡ等のエリアアレイ型半導体装置は従来のＳＯＰ、及びＱＦＰ等のエリアアレイ型半導体装置と比較して、基板実装後の熱ストレスによる信頼性が注目されており、熱ストレスによる不良は殆ど絶縁基板の開口部の半田破断である。図９及び図１０は従来技術の課題の説明に供する図である。
【０００６】
絶縁基板の開口部内の半田がくびれている半田ボール端子を持ったエリアアレイ型の半導体装置を実装基板に実装すると、リフロー等の半田溶融時において、この部分の半田がくびれた状態が更に進行して細りが大きくなり、図９に示すように、ついには半田ボール端子が、半田ボール円柱状部で、絶縁基板上の導体パターン側の半田ボール残り２６ａと、実装基板上のランドパターン側の半田ボール残り２６ｂとに分離することがわかった。また、半田ボール端子の円柱形部２５が分断に至らずくびれがより進行した状態にとどまっていても、図１０に示すように、半導体装置と実装基板との線膨張の相違によって、くびれ部分に応力が集中し、亀裂が進行し、接続不良となる。
【０００７】
本発明は半導体パッケージと実装基板との接合不良の問題を回避し、実装信頼性の高い半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
【０００９】
また、本発明の半導体装置の製造方法は、貫通孔を有する絶縁基板の一方の面に、一部が前記貫通孔を覆うように配線パターンを形成し、該配線パターンと電気的に接続された半導体チップを前記絶縁基板に搭載する工程と、前記絶縁基板の他方の面側から半田ペースト又はフラックスを前記貫通孔に充填する工程と、前記充填された半田ペースト又はフラックス上に半田ボールを搭載する工程と、前記半田ペースト又はフラックスと前記半田ボールとを加熱溶融し、半田ボール端子を形成する工程と、前記半田ボール端子に付着したフラックスの活性化成分を除去した後、再度半田ボール端子を加熱溶融する工程を有することを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、実施例に基づいて本発明を詳細に説明する。
【００１１】
図１及び図２は本発明の一実施形態を示し、本発明を適用した半導体装置の絶縁基板の開口部への半田ボール取り付け工程を示す図、図３は本発明の製造方法で形成された半導体装置を実装基板に搭載した状態の拡大図、図４は本発明の他の実施例の半導体装置の一部拡大図、図５は他の実施例の半導体装置を実装基板に搭載した状態の拡大図である。
【００１２】
ポリイミド等からなる絶縁基板２の第１面上に適当なダイボンド材１０によって設置された半導体チップ１１と、絶縁基板２の第１面上に配置された導体パターン３及び半導体チップ１１と導体パターン３との電気的接続部（図示せず）を封止材料１により封止する。Ｓｎ−Ｐｂ、又はＳｎ−Ａｇ等を主成分とする半田からなる半田ボール端子は半田ボール球形部４と半田ボール円柱形部５とからなり、半田ボール球形部４は、導体パターン３に達する絶縁基板２の設けられた開口部（絶縁基板２に設けられた貫通孔）７を充填する半田ボール円柱形部５を介して導体パターンと接合する。
【００１３】
以下、図１及び図２に示した半田ボール端子の製造工程を説明する。
【００１４】
まず、絶縁基板２に対して、半導体チップ１１を封止する封止材料１を下側に、絶縁基板２の開口部７を上側に向けて配置する（図１（ａ））。この絶縁基板２の各開口部７に対応した箇所に半田ペースト１２を充填する（図１（ｂ））。このとき半田ペーストの代わりにフラックスを用いてもよい。次に、別の工程で予め形成した半田ボール１３を絶縁基板２の各開口部７に搭載する（図１（ｃ））。
【００１５】
次に、半田ボール１３と半田ペースト１２とが十分溶融する温度（１８０〜２８０℃）でリフローを行い、半田ボール１３と半田ペースト１２とを溶融した後に、導体パターン３と接合した半田ボール端子４、５を形成するが、形成された半田ボール端子にはくびれ５ａが見られる（図２（ａ））。
【００１６】
一旦形成した半田ボール端子４、５には、表面にフラックス残り１４が付着しているため、フラックス残り１４を洗浄する（図２（ｂ））。洗浄液としては、フラックスが溶融する各種溶媒が使用できる。ここでフラックスの大部分が洗浄されるが一部フラックス残りが存在する場合があるが、少量なので問題はない。
【００１７】
洗浄工程によって吸湿した上記半導体装置をベーキングして排湿し、半田ボール端子が十分溶融する温度（１８０〜２８０℃）でリフローを行い、半田ボール球形部４と半田ボール円柱形部５から成る半導体ボール端子を整形する（図２（ｃ））。
【００１８】
従来のエリアアレイ型半導体装置を、その下方に予め位置決めした実装基板９のランドパターン上に塗布した半田ペースト又はフラックスと半田リフローにより実装し、電気的に接続するときに溶融中の半田ボール端子は表面張力により、半田ボール球形部４は球形化しやすく、半田ボール円柱形部５は中央部が細りやすい。しかしながら、本発明のエリアアレイ型半導体装置は、半田ボール円柱形部にくびれのない半田ボール端子構造のために、図３に示すように、実装後の半田ボール端子は半田ボール円柱形部でくびれが進行して半田ボール円柱形部で半田が分離して実装不良が起こることがない。
【００１９】
絶縁基板２は例えば、ポリイミドやガラスエポキシのテープ、又は積層板等を使用でき、厚さは、約５０〜１００μｍ程度である。半田ボールはＳｎ−Ｐｂ系又はＳｎ−Ａｇ系等の半田が適当である。図３の実施例の特徴は、絶縁基板２の開口部７の断面が導体パターンと垂直で直径が一定である場合でも、半田ボール円柱形部５の側面は絶縁基板２の開口部７の断面に沿って充填され形成されている点である。したがって、絶縁基板２の開口部７内の半田ボール円柱状部５の形状は絶縁基板２の開口部７と同形状であり、この形状は導体パターン３に対して垂直で、開口部７内の直径が一定であるため、機械的強度の弱い部分を形成しない。
【００２０】
また、本発明の他の実施例として、上述した開口部内の直径が一定の場合の他に、図４に示すように、絶縁基板２の開口部７の開口径が絶縁基板２の板厚方向の中央部で大きく樽状になっているものがある。本実施例によると、このような半田バンプ構造の半導体装置をその下方に予め位置決めした実装基板のランドパターン上に塗布した半田ペースト又はフラックスと半田リフローにより実装し電気的に接続するときに、図５に示すように半田ボール円柱形部の中央部が太く樽状であるため、半田ボール円柱形部でくびれが進行することが大幅に減少し、半田ボール円柱形部で半田が分離して実装不良に至ることが大幅に減少する。
本発明の半導体装置は、貫通孔を有する絶縁基板の一方の面に、一部が前記貫通孔を覆うように配線パターンが形成され、且つ、該配線パターンと電気的に接続された半導体チップが前記絶縁基板に搭載され、且つ、前記絶縁基板の他方の面に前記貫通孔を介して前記配線パターンと電気的接続された半田ボール端子が形成されたエリアアレイ型半導体装置において、前記貫通孔の断面形状が貫通孔開口部端に比べて中央部の断面積が大きい。
【００２１】
【発明の効果】
以上詳細に説明したように、本発明によれば、実装前の半導体装置の半田ボールの円柱形部の形状がくびれない形状、特に半田ボールの円柱形部の中間部が太くなった樽状とすることにより、実装時における半田溶融中のくびれ進行が抑制され、実装直後の接合不良を回避でき、また、実装後の半田円柱形部のくびれが小さいため、熱ストレスに対する耐性が向上し高い実装信頼性を確保できる。
【００２２】
更に、開口部の断面形状が中央部が太く樽状であるため、半田ボール円柱形部でくびれが進行することが大幅に減少し、半田ボール円柱形部で半田が分離して実装不良に至ることが大幅に減少する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造工程の前半図である。
【図２】本発明の一実施例の半導体装置の製造工程の後半図である。
【図３】本発明の一実施例の半導体装置の実装基板への接続時の一部拡大断面図である。
【図４】本発明の他の実施例の半導体装置の一部拡大断面図である。
【図５】他の実施例の半導体装置を実装基板に搭載した状態の拡大図である。
【図６】従来技術のエリアアレイ型半導体装置の半田ボール端子構造の断面図である。
【図７】従来技術のエリアアレイ型半導体装置の半田ボール端子構造の部分拡大図である。
【図８】従来のエリアアレイ型の半導体装置を実装基板に接合した状態を示す断面図である。
【図９】第１の、従来技術の課題の説明に供する図である。
【図１０】第２の、従来技術の課題の説明に供する図である。
【符号の説明】
１ 封止材料
２ 絶縁基板
３ 導体パターン
４ 半田ボール球形部
５ 半田ボール円柱形部
７ 開口部
８ ランドパターン
９ 実装基板
１０ ダイボンド材
１１ 半導体チップ
１２ 半田ペースト
１３ 半田ボール
１４ フラックス残り
【発明の属する技術分野】
本発明は絶縁基板に設けられた開口部に、外部電極として半田ボールを備えたエリアアレイ型の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年の携帯型電子装置の小型化と高性能化との要求から、半導体装置の小型・高機能化及びプリント回路基板への半導体装置の高密度実装化がますます求められている。半導体装置の高集積化に伴い端子数が増加し、小型多ピン化に対応するパッケージとして、ＣＳＰ、ＢＧＡ等のエリアアレイ型の半導体装置の需要が伸び、端子間ピッチの更なる縮小も要求され、これに伴い実装基板への実装が徐々に困難になってきている。
【０００３】
これらエリアアレイ型半導体装置の中で、特にＣＳＰは一層配線の基板をインターポーザとしてしようする構造が主流となっており、この場合、絶縁基板に設けられた開口部に半田ボールを搭載することにより、エリアアレイ型半導体装置の外部電極（半田ボール端子）を形成する。
【０００４】
図６及び図７はそれぞれ従来技術のエリアアレイ型半導体装置の半田ボール端子構造の断面図及び部分拡大図である。半田ボールと絶縁基板２２上の導体パターン２３とを接合する方法として、絶縁基板２２に設けられた開口部に充填した半田ペースト又はフラックスによって半田ボールを仮付けした後に、リフロー炉等で溶融接合する方法が採られている。このとき、絶縁基板２２の開口部の断面は半田と濡れない性質であり、半田ペースト又はフラックスと共に溶融している半田ボールの表面張力で、溶融半田が半田ボール球形部２４に集中し、絶縁基板２２の開口部内の半田ボール円柱形部２５の溶融半田が減少してくびれ２５ａが生じ、この形状のまま凝固する。図８はこのような端子形状のエリアアレイ型の半導体装置を、実装基板のランドパターンに半田ペーストを印刷して実装し、機械的、電気的に接合した状態を示す。図６〜図８において、２１は封止材料、２８はランドパターン、２９は実装基板、３０はダイボンド材、３１は半導体チップ、３２はボンディングワイヤを示す。
【０００５】
【発明が解決しようとする課題】
ＣＳＰやＢＧＡ等のエリアアレイ型半導体装置は従来のＳＯＰ、及びＱＦＰ等のエリアアレイ型半導体装置と比較して、基板実装後の熱ストレスによる信頼性が注目されており、熱ストレスによる不良は殆ど絶縁基板の開口部の半田破断である。図９及び図１０は従来技術の課題の説明に供する図である。
【０００６】
絶縁基板の開口部内の半田がくびれている半田ボール端子を持ったエリアアレイ型の半導体装置を実装基板に実装すると、リフロー等の半田溶融時において、この部分の半田がくびれた状態が更に進行して細りが大きくなり、図９に示すように、ついには半田ボール端子が、半田ボール円柱状部で、絶縁基板上の導体パターン側の半田ボール残り２６ａと、実装基板上のランドパターン側の半田ボール残り２６ｂとに分離することがわかった。また、半田ボール端子の円柱形部２５が分断に至らずくびれがより進行した状態にとどまっていても、図１０に示すように、半導体装置と実装基板との線膨張の相違によって、くびれ部分に応力が集中し、亀裂が進行し、接続不良となる。
【０００７】
本発明は半導体パッケージと実装基板との接合不良の問題を回避し、実装信頼性の高い半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
【０００９】
また、本発明の半導体装置の製造方法は、貫通孔を有する絶縁基板の一方の面に、一部が前記貫通孔を覆うように配線パターンを形成し、該配線パターンと電気的に接続された半導体チップを前記絶縁基板に搭載する工程と、前記絶縁基板の他方の面側から半田ペースト又はフラックスを前記貫通孔に充填する工程と、前記充填された半田ペースト又はフラックス上に半田ボールを搭載する工程と、前記半田ペースト又はフラックスと前記半田ボールとを加熱溶融し、半田ボール端子を形成する工程と、前記半田ボール端子に付着したフラックスの活性化成分を除去した後、再度半田ボール端子を加熱溶融する工程を有することを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、実施例に基づいて本発明を詳細に説明する。
【００１１】
図１及び図２は本発明の一実施形態を示し、本発明を適用した半導体装置の絶縁基板の開口部への半田ボール取り付け工程を示す図、図３は本発明の製造方法で形成された半導体装置を実装基板に搭載した状態の拡大図、図４は本発明の他の実施例の半導体装置の一部拡大図、図５は他の実施例の半導体装置を実装基板に搭載した状態の拡大図である。
【００１２】
ポリイミド等からなる絶縁基板２の第１面上に適当なダイボンド材１０によって設置された半導体チップ１１と、絶縁基板２の第１面上に配置された導体パターン３及び半導体チップ１１と導体パターン３との電気的接続部（図示せず）を封止材料１により封止する。Ｓｎ−Ｐｂ、又はＳｎ−Ａｇ等を主成分とする半田からなる半田ボール端子は半田ボール球形部４と半田ボール円柱形部５とからなり、半田ボール球形部４は、導体パターン３に達する絶縁基板２の設けられた開口部（絶縁基板２に設けられた貫通孔）７を充填する半田ボール円柱形部５を介して導体パターンと接合する。
【００１３】
以下、図１及び図２に示した半田ボール端子の製造工程を説明する。
【００１４】
まず、絶縁基板２に対して、半導体チップ１１を封止する封止材料１を下側に、絶縁基板２の開口部７を上側に向けて配置する（図１（ａ））。この絶縁基板２の各開口部７に対応した箇所に半田ペースト１２を充填する（図１（ｂ））。このとき半田ペーストの代わりにフラックスを用いてもよい。次に、別の工程で予め形成した半田ボール１３を絶縁基板２の各開口部７に搭載する（図１（ｃ））。
【００１５】
次に、半田ボール１３と半田ペースト１２とが十分溶融する温度（１８０〜２８０℃）でリフローを行い、半田ボール１３と半田ペースト１２とを溶融した後に、導体パターン３と接合した半田ボール端子４、５を形成するが、形成された半田ボール端子にはくびれ５ａが見られる（図２（ａ））。
【００１６】
一旦形成した半田ボール端子４、５には、表面にフラックス残り１４が付着しているため、フラックス残り１４を洗浄する（図２（ｂ））。洗浄液としては、フラックスが溶融する各種溶媒が使用できる。ここでフラックスの大部分が洗浄されるが一部フラックス残りが存在する場合があるが、少量なので問題はない。
【００１７】
洗浄工程によって吸湿した上記半導体装置をベーキングして排湿し、半田ボール端子が十分溶融する温度（１８０〜２８０℃）でリフローを行い、半田ボール球形部４と半田ボール円柱形部５から成る半導体ボール端子を整形する（図２（ｃ））。
【００１８】
従来のエリアアレイ型半導体装置を、その下方に予め位置決めした実装基板９のランドパターン上に塗布した半田ペースト又はフラックスと半田リフローにより実装し、電気的に接続するときに溶融中の半田ボール端子は表面張力により、半田ボール球形部４は球形化しやすく、半田ボール円柱形部５は中央部が細りやすい。しかしながら、本発明のエリアアレイ型半導体装置は、半田ボール円柱形部にくびれのない半田ボール端子構造のために、図３に示すように、実装後の半田ボール端子は半田ボール円柱形部でくびれが進行して半田ボール円柱形部で半田が分離して実装不良が起こることがない。
【００１９】
絶縁基板２は例えば、ポリイミドやガラスエポキシのテープ、又は積層板等を使用でき、厚さは、約５０〜１００μｍ程度である。半田ボールはＳｎ−Ｐｂ系又はＳｎ−Ａｇ系等の半田が適当である。図３の実施例の特徴は、絶縁基板２の開口部７の断面が導体パターンと垂直で直径が一定である場合でも、半田ボール円柱形部５の側面は絶縁基板２の開口部７の断面に沿って充填され形成されている点である。したがって、絶縁基板２の開口部７内の半田ボール円柱状部５の形状は絶縁基板２の開口部７と同形状であり、この形状は導体パターン３に対して垂直で、開口部７内の直径が一定であるため、機械的強度の弱い部分を形成しない。
【００２０】
また、本発明の他の実施例として、上述した開口部内の直径が一定の場合の他に、図４に示すように、絶縁基板２の開口部７の開口径が絶縁基板２の板厚方向の中央部で大きく樽状になっているものがある。本実施例によると、このような半田バンプ構造の半導体装置をその下方に予め位置決めした実装基板のランドパターン上に塗布した半田ペースト又はフラックスと半田リフローにより実装し電気的に接続するときに、図５に示すように半田ボール円柱形部の中央部が太く樽状であるため、半田ボール円柱形部でくびれが進行することが大幅に減少し、半田ボール円柱形部で半田が分離して実装不良に至ることが大幅に減少する。
本発明の半導体装置は、貫通孔を有する絶縁基板の一方の面に、一部が前記貫通孔を覆うように配線パターンが形成され、且つ、該配線パターンと電気的に接続された半導体チップが前記絶縁基板に搭載され、且つ、前記絶縁基板の他方の面に前記貫通孔を介して前記配線パターンと電気的接続された半田ボール端子が形成されたエリアアレイ型半導体装置において、前記貫通孔の断面形状が貫通孔開口部端に比べて中央部の断面積が大きい。
【００２１】
【発明の効果】
以上詳細に説明したように、本発明によれば、実装前の半導体装置の半田ボールの円柱形部の形状がくびれない形状、特に半田ボールの円柱形部の中間部が太くなった樽状とすることにより、実装時における半田溶融中のくびれ進行が抑制され、実装直後の接合不良を回避でき、また、実装後の半田円柱形部のくびれが小さいため、熱ストレスに対する耐性が向上し高い実装信頼性を確保できる。
【００２２】
更に、開口部の断面形状が中央部が太く樽状であるため、半田ボール円柱形部でくびれが進行することが大幅に減少し、半田ボール円柱形部で半田が分離して実装不良に至ることが大幅に減少する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造工程の前半図である。
【図２】本発明の一実施例の半導体装置の製造工程の後半図である。
【図３】本発明の一実施例の半導体装置の実装基板への接続時の一部拡大断面図である。
【図４】本発明の他の実施例の半導体装置の一部拡大断面図である。
【図５】他の実施例の半導体装置を実装基板に搭載した状態の拡大図である。
【図６】従来技術のエリアアレイ型半導体装置の半田ボール端子構造の断面図である。
【図７】従来技術のエリアアレイ型半導体装置の半田ボール端子構造の部分拡大図である。
【図８】従来のエリアアレイ型の半導体装置を実装基板に接合した状態を示す断面図である。
【図９】第１の、従来技術の課題の説明に供する図である。
【図１０】第２の、従来技術の課題の説明に供する図である。
【符号の説明】
１ 封止材料
２ 絶縁基板
３ 導体パターン
４ 半田ボール球形部
５ 半田ボール円柱形部
７ 開口部
８ ランドパターン
９ 実装基板
１０ ダイボンド材
１１ 半導体チップ
１２ 半田ペースト
１３ 半田ボール
１４ フラックス残り
Claims (1)
- 貫通孔を有する絶縁基板の一方の面に、一部が前記貫通孔を覆うように配線パターンを形成し、該配線パターンと電気的に接続された半導体チップを前記絶縁基板に搭載する工程と、前記絶縁基板の他方の面側から半田ペースト又はフラックスを前記貫通孔に充填する工程と、前記充填された半田ペースト又はフラックス上に半田ボールを搭載する工程と、前記半田ペースト又はフラックスと前記半田ボールとを加熱溶融し、半田ボール端子を形成する工程と、前記半田ボール端子に付着したフラックスの活性化成分を除去した後、再度半田ボール端子を加熱溶融する工程を有することを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059878A JP3604001B2 (ja) | 2000-03-06 | 2000-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059878A JP3604001B2 (ja) | 2000-03-06 | 2000-03-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250879A JP2001250879A (ja) | 2001-09-14 |
| JP3604001B2 true JP3604001B2 (ja) | 2004-12-22 |
Family
ID=18580274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000059878A Expired - Fee Related JP3604001B2 (ja) | 2000-03-06 | 2000-03-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604001B2 (ja) |
-
2000
- 2000-03-06 JP JP2000059878A patent/JP3604001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001250879A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2772739B2 (ja) | リードレスパッケージの外部電極構造及びその製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| US20040180527A1 (en) | Method of manufacturing semiconductor device | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP3960445B2 (ja) | 半導体装置とその製造方法 | |
| JP2638557B2 (ja) | 半導体装置 | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2000091380A (ja) | フリップチップの実装構造 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP2002043466A (ja) | ボールグリッドアレイパッケージ | |
| JP3580087B2 (ja) | バンプによる電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |