JP2772739B2 - リードレスパッケージの外部電極構造及びその製造方法 - Google Patents

リードレスパッケージの外部電極構造及びその製造方法

Info

Publication number
JP2772739B2
JP2772739B2 JP4143558A JP14355892A JP2772739B2 JP 2772739 B2 JP2772739 B2 JP 2772739B2 JP 4143558 A JP4143558 A JP 4143558A JP 14355892 A JP14355892 A JP 14355892A JP 2772739 B2 JP2772739 B2 JP 2772739B2
Authority
JP
Japan
Prior art keywords
external electrode
solder
conductive pattern
temperature solder
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4143558A
Other languages
English (en)
Other versions
JPH05183067A (ja
Inventor
章 四家
宏佳 鈴木
政典 上遠野
かおり 佐藤
Original Assignee
いわき電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by いわき電子株式会社 filed Critical いわき電子株式会社
Priority to JP4143558A priority Critical patent/JP2772739B2/ja
Priority to TW083102121A priority patent/TW377499B/zh
Priority to DE69210183T priority patent/DE69210183T2/de
Priority to PCT/JP1992/000745 priority patent/WO1993000705A1/ja
Priority to EP92911102A priority patent/EP0544915B1/en
Priority to KR1019930700450A priority patent/KR930701832A/ko
Priority to US07/972,459 priority patent/US5394011A/en
Publication of JPH05183067A publication Critical patent/JPH05183067A/ja
Application granted granted Critical
Publication of JP2772739B2 publication Critical patent/JP2772739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣのよ
うな電極数の多いリードレスパッケージ構造の電子部品
における外部接続用の電極に関し、更に詳しく述べる
と、高温半田からなる突起部によって表面実装に対応可
能とした外部電極構造及びその製造方法並びに使用方法
に関するものである。
【０００２】
【従来の技術】ハイブリッドＩＣのように単一基板上に
複数個の半導体素子を搭載し多数の外部電極を有する電
子部品では、パッケージ自体の小型化と共に実装時の占
有面積の低減（実装密度の向上）が重要である。様々な
パッケージ構造が開発されているが、実装時の占有面積
を低減するという観点では、基本的にはリードレスパッ
ケージ構造が最も有利である。
【０００３】従来のリードレスパッケージにおける外部
電極の構造も様々開発されている。例えば、セラミック
基板の底面（実装基板との対向面）に設けた回路パター
ンをそのまま外部電極として利用する構造の他、セラミ
ック基板の底面に設けた外部電極形成用の導電パターン
に普通半田の突起部を盛り上げた構造もある。このよう
なリードレス部品は、実装基板（プリント配線基板）上
に搭載してリフロー法あるいはフロー法により回路パタ
ーンに半田付けし、電気的並びに機械的接続を行う。
【０００４】
【発明が解決しようとする課題】しかし上記のような外
部電極構造では、実装時にセラミック基板と実装基板と
が密着しがちなため、半田による電気的接続を目視で検
査することが不可能であるし、洗浄を行ってもフラック
スが残ったり、半田ボール（余分の半田がボール状にな
ったもの）が付着し短絡事故を引き起こす虞れがある。
またセラミック基板と実装基板とは、熱膨張係数やヤン
グ率が異なるため、熱サイクルなどによる応力や反りな
どの変形によって接続箇所に歪みが発生し易い。
【０００５】このような問題を一部解決できるものとし
て、外部電極として導電性ゴムからなる半球状の突起部
を用いる構成も提案されている。この外部電極構造で
は、導電性ゴムによってセラミック基板や実装基板の反
りは吸収できるが、実装基板との接続に半田付けを使用
することはできず、補助具によりリードレス部品を押し
付けるか、熱圧着などの方法によらざるを得ない。また
導電性ゴムの突起部は、セラミック基板に対して所定の
位置に１個１個取り付けねばならないから、工数が大と
なる。
【０００６】本発明の目的は、上記のような従来技術の
欠点を解消し、電気的並びに機械的接続の信頼性が高
く、接続の目視確認が可能で且つフラックス残渣や半田
ボールの問題が生じず、一度に形成できるため生産性も
良好となるようなリードレスパッケージの外部電極構造
を提供することである。
【０００７】
【課題を解決するための手段】本発明は、リードレスパ
ッケージで用いるセラミック基板に設けた外部電極形成
用の導電パターンに、融点が２４０〜３３０℃の高温半
田からなる突起部を形成した外部電極構造である。高温
半田からなる突起部は、半球状もしくはそれに類似の形
状、あるいはそれらの先端が平面部を有する形状に膨出
し、その高さは０．２〜１．０mm程度にするのがよい。
外部電極形成用の導電パターンは例えば四角形以上の多
角形状、多角形の一部が円弧状をなす形状、円形状など
であり、そのような形状は導電性材料のみによって規定
してもよいし、導電性材料上に形成した有機又は無機の
絶縁層の開口形状によって規定してもよい。また外部電
極形成用の導電パターンとして、Ｍｏ−Ｍｎ（モリブデ
ン−マンガン）又はＷ（タングステン）のメタライズ
層、あるいはＣｕ（銅）、Ａｇ−Ｐｄ（銀−パラジウ
ム）、Ｐｔ−Ａｇ（白金−銀）のメタライズ層を設け
て、その上に高温半田からなる突起部を形成してもよ
い。
【０００８】このような外部電極を製造するには、セラ
ミック基板の未分割多数個取り品を用意し、その一方の
面に外部電極形成用の導電パターンを形成し、該導電パ
ターンに高温半田からなる突起部をリフロー法あるいは
フロー法で一度に形成する。その後、基板を分割してリ
ードレス部品を作製する。このようにして得られるリー
ドレス部品を実装基板に接続するには、リードレス部品
を実装基板に搭載し、普通半田を用い、該普通半田の融
点以上で高温半田の融点未満の温度に加熱して普通半田
のみ溶融し、高温半田からなる突起部と実装基板の配線
パターンとを接続すればよい。
【０００９】
【作用】本発明では外部電極が高温半田の突起部で構成
されるため、普通半田によるリードレス部品接続の工程
では溶融せず、その突起部の高さだけセラミック基板と
実装基板との間に隙間が生じる。このことが、実装後の
接続確認を目視検査で行うことを可能とし、洗浄時にお
けるフラックス残渣及び半田ボール付着の問題を解消さ
せる。また半田の突起部と前記隙間の存在が、温度サイ
クルや基板の反りによる歪みを緩和する。
【００１０】更に半田による外部電極構造は、多数の突
起部の一括形成を可能とし、また実装時の普通半田によ
る電気的並びに機械的接続を信頼性のあるものとする。
【００１１】
【実施例】図１は本発明に係るリードレスパッケージの
外部電極構造の一実施例を示している。セラミック基板
１０上に複数の半導体素子等（図示せず）を搭載し、キ
ャップ１２を被せて封止し、リードレス部品１４を構成
する。セラミック基板１０の底面（実装基板との対向
面）には相対する二辺方向に外部電極形成用の導電パタ
ーン１６を設け、それに融点が２４０〜３３０℃の高温
半田からなる半球状の突起部１８を形成し、これを外部
電極（実装基板への接続用の電極）とする。
【００１２】図１に示す例では、突起部１８を形成する
ための円形の導電パターン１６を導電性材料のみで規定
している。導電パターンを円形にすると、突起部が半球
状に盛り上がり、その結合強度が大きくなるし、突起高
さも大きくできるため好ましい。突起部１８は、その高
さｔが０．２〜１．０mm程度になるようにする。セラミ
ック基板と実装基板との間にこの程度の隙間が残れば、
半田付け接続部分の目視による確認ができ、フラックス
洗浄も容易となるし、半田ボールの除去も行えるからで
ある。また本発明で使用する高温半田としてはＩｎ（イ
ンジウム）含有量が３０重量％以下のＩｎ−Ｐｂ系、Ｐ
ｂ（鉛）含有量が８５重量％以上のＰｂ系、Ｓｂ（アン
チモン）含有量が１５重量％以下のＰｂ−Ｓｂ系又はＳ
ｎ−Ｓｂ系などがある。導電パターンは、上記のような
円形状の他、四角形以上の多角形状、多角形の一部を円
弧状にした形状などでもよい。
【００１３】外部電極の配列形式は任意である。設置す
る外部電極の数によっては、図２のＡ，Ｂに示すよう
に、高温半田からなる突起部１８をセラミック基板１０
の底面の周辺部分に四辺方向に形成してもよい。また図
示するのを省略するが、セラミック基板の底面に格子形
に配列することも可能である。
【００１４】図３及び図４は、高温半田の突起部１８を
形成するための導電パターンの形状を、導電性材料２０
の上に形成した絶縁層２２の開口形状によって規定した
例である。図３では開口形状を円形としており、図４で
は開口形状を六角形状としている。絶縁層２２は、有機
材料によるものでもよいし、ガラス・オーバーコートの
ような無機材料によるものでもよい。
【００１５】また図５に示すように、外部電極形成用の
導電パターンとしてＭｏ−Ｍｎ又はＷのメタライズ層２
４を設け、その上に高温半田からなる突起部１８を形成
する構造もある。これらのメタライズ層２４はスクリー
ン印刷法により前記材料のペーストを塗布し、千数百℃
の高温で焼き付けることにより形成する。このようなメ
タライズ層２４を設けるとと、これらの材料はリード線
などに用いられている材料であり半田との結合強度が非
常に強いし、メタライズ層２４の厚みの分だけ突起高さ
を大きくできるため好ましい。またコスト低減の点では
上記材料の他、Ｃｕ、Ａｇ−Ｐｄ、Ｐｔ−Ａｇのメタラ
イズ層でもよい。それらの場合、焼き付け温度は８５０
〜９００℃である。
【００１６】このような高温半田からなる多数の突起部
は、図６あるいは図７に示す方法により同時に一括形成
できる。いずれもセラミック基板１０の未分割多数個取
り品３０（ここでは９個取り品）の一方の面に外部電極
形成用の導電パターン３２を形成し、該導電パターン３
２に高温半田からなる突起部１８を一度に形成する。図
６に示す例はリフロー法によるものであり、セラミック
基板１０の導電パターン３２上にペースト半田をスクリ
ーン印刷又はディスペンサにより塗布し、それをリフロ
ー装置を通すことで高温半田を溶融させ、その表面張力
により半球状に盛り上げる方法である。高温半田を用い
るので、窒素雰囲気が保てる装置が好ましい。図７はフ
ロー法による例であり、導電パターン３２を有するセラ
ミック基板１０をフロー装置を通すことで高温溶融半田
を付着させ、同様に半球状に盛り上げる方法である。い
ずれにしても、多数個取り品３０について外部電極とな
る多数の高温半田の突起部１８を同時に一括形成できる
ため、極めて生産効率が高い。
【００１７】このような高温半田の突起部１８を外部電
極とするリードレス部品の接続は図８に示すような工程
で行う。リードレス部品を構成しているセラミック基板
１０を実装基板４０に向けて、その外部電極（高温半田
からなる突起部１８）と実装基板４０の配線パターン４
２を対向させて位置合わせし、普通半田（６０Ｓｎ／４
０Ｐｂ半田：融点１８３〜１８８℃）を用いて、該普通
半田の融点以上で高温半田の融点未満の温度に加熱して
行う。図８の場合はペースト半田（普通半田）４４を塗
布しリフロー法で接続している。図示されていないがフ
ロー法で接続してもよい。いずれにしても普通半田４４
のみが溶融し、高温半田からなる突起部１８はほぼその
ままの形で残り、該突起部１８と実装基板４０の配線パ
ターン４２との間での電気的接続に並びに機械的接続が
達成される。
【００１８】さて上記の各実施例において、外部電極と
なる高温半田の突起部は、いずれも半球状である。セラ
ミック基板に形成する外部電極形成用の電極パターンが
円形でなく多角形であっても、半田の表面張力によって
形成される突起部はほぼ半球状となる。このような半球
状の外部電極をもつリードレス部品の接続では、半田リ
フローで実装基板に実装する際に、その配線パターンに
対して正確に位置合わせを行っていないと、ずれたまま
接続されてしまう。図９は本発明に係るリードレスパッ
ケージの外部電極構造の他の実施例を示しており、実装
時に多少の位置ずれがあっても、セルフアライメント効
果によって正しい位置に修正され、実装精度を向上させ
ることができるように工夫したものである。
【００１９】この外部電極は、セラミック基板５０に外
部電極形成用の電極パターン５６を設け、それに高温半
田からなる突起部５８を形成したものであって、突起部
５８は半球状ではなく、その先端に平面部５８ａを有す
る膨出形状とした点が特徴である。
【００２０】外部電極が単なる半球状であると、図８に
示すように外部電極の先端での点接触となり、半田リフ
ロー時のセルフアライメント効果がききにくい。しか
し、突起部５８の先端に平面部５８ａが形成されている
と、半田リフロー時のセルフアライメント効果が大きく
なって実装精度が向上する。その理由は、図１０に示す
ようにセラミック基板５０を実装基板６０に向け、その
外部電極（突起部５８）と配線パターン６２上のペース
ト半田（普通半田）６４とを対向させてリフローする
と、高温半田からなる突起部５８は面接触となるため、
部品の実装位置が多少ずれていても、ペースト半田６４
が溶融するときの表面張力が大きく作用して外部電極
（突起部５８）が配線パターン６２の中心に引っ張ら
れ、自動的に正しい位置に移動する（矢印ｍで示す）た
めである。それ故、部品実装時の位置合わせ作業が容易
となり、しかも実装精度が向上することになる。
【００２１】高温半田からなる突起部５８の先端に平面
部５８ａを形成するには、例えば前記の図６あるいは図
７のようにして半球状にした後に、その先端を水平に切
断する方法でもよいし、加熱し軟化させた状態で先端を
水平面に押し付け整形する方法でもよい。
【００２２】
【発明の効果】本発明は上記のように外部電極を高温半
田からなる突起部で構成したことにより、普通半田によ
るリードレス部品の接続の際は溶融せず、その突起部の
高さだけセラミック基板と実装基板との間に隙間を生じ
させることができる。そのため実装後の半田付け接続確
認を目視検査で行うことができ、洗浄時にフラックス残
渣が発生せず、半田ボールが付着して短絡事故を引き起
こさせることもない。またセラミック基板と実装基板と
の熱膨張の差や実装基板の反りなどによって応力が加わ
っても、高温半田の突起部と、セラミック基板と実装基
板との間の隙間によって歪みが緩和される。
【００２３】更に高温半田による外部電極構造のため、
多数の突起部の同時一括形成が可能となり、容易に且つ
高精度で実施でき、生産性が高いし、リードレス部品実
装時も普通半田が使用できるため電気的並びに機械的接
続を容易に且つ確実に行うことができ、信頼性の高いも
のが得られる。
【００２４】特に高温半田からなる突起部の先端を平面
状とすると、セルフアライメント効果が大きくなり、実
装時に部品の位置ずれが多少あっても、半田リフローに
より正しい位置に自動的に戻るので、実装精度が向上す
る利点もある。
【図面の簡単な説明】
【図１】Ａは本発明に係る外部電極構造の一例を示す正
面図、Ｂはその底面図。
【図２】Ａは本発明に係る外部電極構造の他の例を示す
正面図、Ｂはその底面図。
【図３】Ａは外部電極構造の別の例を示す部分正面図、
Ｂはその一部破断底面図。
【図４】外部電極構造の更に別の例を示す一部破断底面
図。
【図５】外部電極構造の更に別の例を示す部分正面図。
【図６】外部電極構造の形成方法の一例を示す説明図。
【図７】外部電極構造の形成方法の他の例を示す説明
図。
【図８】本発明に係るリードレス部品の実装基板への取
付け方法を示す説明図。
【図９】Ａは本発明に係る外部電極構造の他の例を示す
正面図、Ｂはその斜視図。
【図１０】図９の外部電極をもつ部品の実装基板への取
付け方法を示す説明図。
【符号の説明】
１０ セラミック基板 １２ キャップ １４ リードレス部品 １６ 外部電極形成用の導電パターン １８ 高温半田からなる突起部 ２２ 絶縁層
フロントページの続き (72)発明者 佐藤 かおり 東京都港区新橋５丁目36番11号 いわき 電子株式会社内 (56)参考文献 特開 平１−28931（ＪＰ，Ａ) 特開 平２−5425（ＪＰ，Ａ) 特開 昭60−49655（ＪＰ，Ａ) 特開 平２−263781（ＪＰ，Ａ) 特開 平３−69580（ＪＰ，Ａ) 特開 平２−312201（ＪＰ，Ａ) 特開 昭58−134451（ＪＰ，Ａ) 特表 平１−501465（ＪＰ，Ａ) 特表 平２−502502（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H05K 1/18,3/34

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 セラミック基板を使用するリードレスパ
    ッケージにおいて、前記セラミック基板に設けた外部電
    極形成用の導電パターン上に、融点が２４０〜３３０℃
    の高温半田からなる高さ０．２〜１．０ｍｍのほぼ半球
    状の突起部を形成したことを特徴とするリードレスパッ
    ケージの外部電極構造。
  2. 【請求項２】 高温半田からなる突起部が、ほぼ半球状
    の先端に平面部を有する形状となっている請求項１記載
    の外部電極構造。
  3. 【請求項３】 外部電極形成用の導電パターンの形状
    を、導電性材料のパターンのみで規定しているか、又は
    導電性材料上に形成した有機あるいは無機の絶縁層の開
    口形状により規定している請求項１又は２記載の外部電
    極構造。
  4. 【請求項４】 外部電極形成用の導電パターンとして、
    モリブデン−マンガン、タングステン、銅、銀−パラジ
    ウム、白金−銀のいずれかのメタライズ層を設け、その
    上に高温半田からなる突起部を形成した請求項１又は２
    記載の外部電極構造。
  5. 【請求項５】 セラミック基板の未分割多数個取り品の
    一方の面に外部電極形成用の導電パターンを形成し、該
    導電パターンに高温半田からなるペースト半田をスクリ
    ーン印刷又はディスペンサにより塗布し、リフロー法に
    より、融点が２４０〜３３０℃の高温半田からなる高さ
    ０．２ｍｍ〜１．０ｍｍでほぼ半球状の突起部を一度に
    形成するリードレスパッケージの外部電極の製造方法。
JP4143558A 1990-12-17 1992-05-08 リードレスパッケージの外部電極構造及びその製造方法 Expired - Fee Related JP2772739B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP4143558A JP2772739B2 (ja) 1991-06-20 1992-05-08 リードレスパッケージの外部電極構造及びその製造方法
TW083102121A TW377499B (en) 1990-12-17 1992-06-02 Method of manufacturing an electrode external to semiconductor package and the same apparatus
PCT/JP1992/000745 WO1993000705A1 (en) 1991-06-20 1992-06-11 Package structure of semiconductor device and manufacturing method therefor
EP92911102A EP0544915B1 (en) 1991-06-20 1992-06-11 Package structure of semiconductor device and manufacturing method therefor
DE69210183T DE69210183T2 (de) 1991-06-20 1992-06-11 Verpackungsstrukture fuer halbleiteranordnung und verfahren zu deren herstellung
KR1019930700450A KR930701832A (ko) 1991-06-20 1992-06-11 반도체 장치의 패키지 구조 및 그 제조 방법
US07/972,459 US5394011A (en) 1991-06-20 1992-06-11 Package structure for semiconductor devices and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-176184 1991-06-20
JP17618491 1991-06-20
JP4143558A JP2772739B2 (ja) 1991-06-20 1992-05-08 リードレスパッケージの外部電極構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05183067A JPH05183067A (ja) 1993-07-23
JP2772739B2 true JP2772739B2 (ja) 1998-07-09

Family

ID=26475259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4143558A Expired - Fee Related JP2772739B2 (ja) 1990-12-17 1992-05-08 リードレスパッケージの外部電極構造及びその製造方法

Country Status (6)

Country Link
US (1) US5394011A (ja)
EP (1) EP0544915B1 (ja)
JP (1) JP2772739B2 (ja)
KR (1) KR930701832A (ja)
DE (1) DE69210183T2 (ja)
WO (1) WO1993000705A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432396T2 (de) 1993-12-27 2004-03-04 Hitachi, Ltd. Beschleunigungsmessaufnehmer
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5771562A (en) * 1995-05-02 1998-06-30 Motorola, Inc. Passivation of organic devices
CA2261838A1 (en) * 1996-07-23 1998-01-29 Nobuaki Hashimoto Method for mounting encapsulated body on mounting board and optical converter
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US5939784A (en) * 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード
US6097101A (en) * 1998-01-30 2000-08-01 Shinko Electric Industries Co., Ltd. Package for semiconductor device having frame-like molded portion and producing method of the same
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
JP2000307289A (ja) * 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP2002058172A (ja) * 2000-08-11 2002-02-22 Denso Corp 車両用交流発電機の電圧制御装置
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
ATE376264T1 (de) * 2001-04-17 2007-11-15 Alcatel Lucent Integriertes mikrowellenmodul und entsprechendes verfahren zu dessen herstellung
US6634726B1 (en) 2001-05-30 2003-10-21 Snap-On Technologies, Inc. Multiple drawer cabinet allowing one drawer opened at a time
FR2861895B1 (fr) 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
US7948069B2 (en) 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005061553B4 (de) * 2005-12-22 2013-07-11 Infineon Technologies Ag Chipmodul
JP4821452B2 (ja) * 2006-06-20 2011-11-24 富士電機株式会社 超小型電力変換装置およびその製造方法
FR2921753A1 (fr) * 2007-10-02 2009-04-03 Intexys Sa Sous-ensemble optoelectronique et procede d'assemblage de ce sous-ensemble
US8912453B2 (en) * 2009-12-18 2014-12-16 Mitsubishi Electric Corporation Electronic component package
JP5589601B2 (ja) * 2010-06-24 2014-09-17 日本電気株式会社 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
CN103928432B (zh) * 2013-01-14 2016-09-28 内蒙航天动力机械测试所 一种表贴半导体元件气密封装结构
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
WO2017142741A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303392A (en) * 1963-09-10 1967-02-07 Gen Systems Inc Cooling arrangement for electronic devices
JPS5184681A (ja) * 1975-01-24 1976-07-24 Hitachi Ltd Hisetsushokushikiondokeihoki
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
JPS58134451A (ja) * 1982-02-05 1983-08-10 Hitachi Ltd 多連フレ−ム
JPS58168141A (ja) * 1982-03-29 1983-10-04 Mitsubishi Electric Corp デイスプレイ装置
JPS5996751A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
JPS6049655A (ja) * 1983-08-26 1985-03-18 Fujitsu Ltd リ−ドレスチップキャリアのバンプ形成方法
JPS617657A (ja) * 1984-06-22 1986-01-14 Toshiba Corp マルチチツプパツケ−ジ
US4835039A (en) * 1986-11-26 1989-05-30 Ceramics Process Systems Corporation Tungsten paste for co-sintering with pure alumina and method for producing same
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
US4861944A (en) * 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
DE340959T1 (de) * 1988-05-06 1990-08-16 Digital Equipment Corp., Maynard, Mass. Schaltungschipspackung zum schuetzen gegen elektromagnetische interferenzen, elektrostatische entladungen und thermische und mechanische spannungen.
JPH025425A (ja) * 1988-06-22 1990-01-10 Fujitsu Ltd バンプの平面出し装置
JPH0213796A (ja) * 1988-06-30 1990-01-18 Mitsubishi Heavy Ind Ltd ミサイルシーカシミュレータ
JPH0233482A (ja) * 1988-07-22 1990-02-02 Sanden Corp うず巻き体流体装置
EP0361137A1 (de) * 1988-09-16 1990-04-04 Siemens Aktiengesellschaft Magnetometer-Einrichtung mit einem Dewar-Gefäss zur Messung schwacher Magnetfelder
FR2643365B1 (fr) * 1989-02-22 1993-11-05 Air Liquide Procede de metallisation de ceramiques et appareil pour sa mise en oeuvr
JP2839551B2 (ja) * 1989-05-29 1998-12-16 株式会社日立製作所 抵抗組成物、これを用いた回路基板及び電子装置
JP2778143B2 (ja) * 1989-08-08 1998-07-23 株式会社ワールドメタル セラミックのメタライズ方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method

Also Published As

Publication number Publication date
DE69210183D1 (de) 1996-05-30
WO1993000705A1 (en) 1993-01-07
DE69210183T2 (de) 1996-10-02
EP0544915A4 (en) 1993-08-18
US5394011A (en) 1995-02-28
EP0544915A1 (en) 1993-06-09
JPH05183067A (ja) 1993-07-23
KR930701832A (ko) 1993-06-12
EP0544915B1 (en) 1996-04-24

Similar Documents

Publication Publication Date Title
JP2772739B2 (ja) リードレスパッケージの外部電極構造及びその製造方法
JP2751912B2 (ja) 半導体装置およびその製造方法
EP0624053B1 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JPH04192596A (ja) 電子部品の表面実装構造
US5841198A (en) Ball grid array package employing solid core solder balls
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
JP2581456B2 (ja) 部品の接続構造及びその製造方法
JPH10209591A (ja) 配線基板
JP2001044319A (ja) 配線基板およびその実装構造
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2001144214A (ja) 半導体装置およびその接合構造
JP3563170B2 (ja) 半導体装置の製造方法
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
JP3604001B2 (ja) 半導体装置の製造方法
JP2705281B2 (ja) 半導体装置の実装構造
JP2002164473A (ja) 半導体装置及びその製造方法
JP3048236B2 (ja) 電子部品
JP2633745B2 (ja) 半導体装置の実装体
JPH08107127A (ja) 半導体装置
JP2002043466A (ja) ボールグリッドアレイパッケージ
JP2002368038A (ja) フリップチップ実装方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JPH11233682A (ja) 半導体装置の外部接続端子
JP3722737B2 (ja) 配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees