DE102005061553B4 - Chipmodul - Google Patents

Chipmodul Download PDF

Info

Publication number
DE102005061553B4
DE102005061553B4 DE102005061553A DE102005061553A DE102005061553B4 DE 102005061553 B4 DE102005061553 B4 DE 102005061553B4 DE 102005061553 A DE102005061553 A DE 102005061553A DE 102005061553 A DE102005061553 A DE 102005061553A DE 102005061553 B4 DE102005061553 B4 DE 102005061553B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor chip
substrate
chip module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005061553A
Other languages
English (en)
Other versions
DE102005061553A1 (de
Inventor
Marcus Janke
Dr. Laackmann Peter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005061553A priority Critical patent/DE102005061553B4/de
Priority to US11/615,612 priority patent/US7981716B2/en
Publication of DE102005061553A1 publication Critical patent/DE102005061553A1/de
Application granted granted Critical
Publication of DE102005061553B4 publication Critical patent/DE102005061553B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]

Abstract

Chipmodul, wobei das Chipmodul umfasst: – ein Substrat – einen Halbleiterchip auf dem Substrat, – eine Schutzvorrichtung gegen Angriffe mit elektromagnetischer Strahlung, umfassend: – eine erste Schicht zwischen dem Substrat und dem Halbleiterchip, wobei die erste Schicht aus einem silberglänzenden Metall für ein hohes Reflexionsvermögen von Licht besteht, und – einen Lichtsensor zur Erfassung des an der ersten Schicht im Bereich des Halbleiterchips reflektierten Lichts.

Description

  • Die Erfindung betrifft ein Chipmodul mit einer Schutzvorrichtung gegen Angriffe mit elektromagnetischer Strahlung.
  • Chipkarten sind seit langem bekannt und werden z. B. als Telefonkarten, Identifikationskarten oder dergleichen in zunehmenden Umfang eingesetzt.
  • Mit zunehmender Bedeutung der Chipkarten ist ebenfalls ein zunehmendes Interesse verbunden, Manipulationen an diesen vorzunehmen.
  • Verschiedene Angriffe zur Manipulation von Chipkartenkontrollern sind in „Chipkartenkontroller – Sicherheit wird immer wichtiger”, Elektronikinformationen 7/2005, S. 40–42 beschrieben. Darin sind auch möglich Gegenmaßnahmen gegen diese Fehlerinduktionsangriffe genannt.
  • Keine der Gegenmaßnahmen kann jedoch eine hundertprozentige Sicherheit garantieren.
  • Aus der US 2002/0070047 A1 ist eine Halbleiteranordnung mit einer Schutzvorrichtung gegen elektromagnetische Interferenz bekannt, die ein Substrat, einen Halbleiterchip auf dem Substrat, und eine Schicht zwischen dem Substrat und dem Halbleiterchip aufweist.
  • Aus der US 2005/0093121 A1 ist ein Chipmodul mit einem Substrat bekannt, wobei das Substrat zwei metallische Schichten aufweist.
  • Aus der DE 101 39 383 A1 ist ein Chipmodul mit einem Substrat, einem Halbleiterchip auf dem Substrat, einer ersten Schicht zwischen dem Substrat und dem Halbleiterchip und einem neben dem Halbleiterchip angeordneten Strahlungssensor bekannt.
  • Aus der DE 101 39 395 A1 ist ein Chipmodul mit einem Substrat, einem Halbleiterchip auf dem Substrat und einer Schicht zwischen dem Substrat und dem Halbleiterchip bekannt.
  • Aus der US 2004/0169086 A1 ist ein Chipmodul mit einem Substrat, einem Halbleiterchip auf dem Substrat und einer silberglänzenden Metallschicht zwischen dem Substrat und dem Halbleiterchip bekannt.
  • Aufgabe der Erfindung ist es, ein Chipmodul zur Verwendung in Chipkarten mit höherer Sicherheit gegen Fehlerinduktionsangriffe mit Licht, bereitzustellen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Chipmodul mit den Merkmalen gemäß dem unabhängigen Patentanspruch 1.
  • Das erfindungsgemäße Chipmodul umfasst:
    • – ein Substrat
    • – einen Halbleiterchip auf dem Substrat,
    • – eine Schutzvorrichtung gegen Angriffe mit elektromagnetischer Strahlung, umfassend: – eine erste Schicht zwischen dem Substrat und dem Halbleiterchip, wobei die erste Schicht aus einem silberglänzenden Metall für ein hohes Reflexionsvermögen von Licht besteht, und – einen Lichtsensor zur Erfassung des an der ersten Schicht im Bereich des Halbleiterchips reflektierten Lichts.
  • Grundgedanke der Erfindung ist es, dass bereits vorhandene Schutzvorrichtungen in dem Chipmodul wie z. B. einem Sensor für elektromagnetische Wellen, insbesondere einem Lichtsensor, durch die Schicht mit hohem Reflexionsvermögen unterstützt werden. Dies kann in unterschiedlicher Art und Weise geschehen.
  • Im Falle einer optischen Inspektion des Halbleiterchips dient die erste Schicht als Schutzschicht, um den optischen Zugang zum Halbleiterchip zu erschweren.
  • In einer erfindungsgemäßen Ausführungsform besteht die erste Schicht aus Metall. Metall eignet sich hervorragend als Reflektor von elektromagnetischer Strahlung, insbesondere von Licht. Besonders geeignet ist dafür Aluminium zu verwenden, dass auf das Substrat aufgedampft wird. Aber es sind auch andere Metalle wie z. B. Silber oder andere silberglänzende Metalle geeignet.
  • Das erfindungsgemäße Chipmodul umfasst Sensoren für elektromagnetische Strahlung. Dadurch kommt der eigentliche Vorteil der hochreflektiven Schicht, nämlich einen zusätzlichen Beitrag für die Wirksamkeit der Sensoren zu leisten, erst richtig zum Tragen. Als Sensoren eigenen sich z. B. Lichtsensoren.
  • Im Falle eines Angriffs mit elektromagnetischer Strahlung über die Vorderseite des Halbleiterchips wird die durch den Chip hindurchgehende Strahlung an der ersten, Schicht mit hohem Reflexionsvermögen auf der Rückseite des Chips reflektiert. Somit wird die Wirksamkeit des vorhandenen Sensors signifikant verbessert, weil mehr Strahlung auf den Sensor trifft.
  • Im Falle eines Angriffs mit elektromagnetischer Strahlung an der Rückseite des Chips, d. h. von der Seite des Substrats aus, bei dem die erste Schicht nur teilweise entfernt wird um durch das entstandene Loch den Chip zu bestrahlen, reflektiert die verbleibende erste Schicht die vom Halbleiterchip rückgestreute Strahlung ebenfalls und verbessert so wiederum die Wirksamkeit des Sensors durch einen erhöhten Strahlungseinfall.
  • Weitere vorteilhafte Ausführungsformen des erfindungsgemäßen Chipmoduls ergeben sich aus den Merkmalen der abhängigen Patentansprüche.
  • Eine vorteilhafte Ausführungsform des erfindungsgemäßen Chipmoduls ist es, wenn die erste Schicht mindestens 50% der vom Halbleiterchip auf dem Substrat abgedeckten Fläche bedeckt.
  • Somit wird sichergestellt, dass auf eine große Fläche des Halbleiterchips die Schutzmaßnahme durch die hochreflektive erste Schicht wirkt.
  • Eine weitere Ausführungsform sieht vor, dass die erste Schicht eine elektrische Verbindung zwischen dem Halbleiterchip und einem auf dem Substrat angebrachten Anschlusskontakt herstellt. Dadurch ist eine Verbindung des Halbleiterchips über den Anschlusskontakt mit einer externen Daten- und/oder Energiequelle möglich.
  • Eine Weiterbildung ist es, wenn die erste Schicht in mehrere Teilbereiche aufgeteilt ist, wobei die Teilbereiche voneinander elektrisch isoliert sind. Jeder Teilbereich kann eine eigenständige Daten- und/oder Energieleitung darstellen. Somit sind mehrere Daten- und/oder Energieleitungen zu einer oder mehreren externen Quellen möglich, was eine wesentlich höhere Effizienz des Halbleiterchips erlaubt.
  • Eine Fortbildung des erfindungsgemäßen Chipmoduls sieht vor, dass das Chipmodul zumindest eine zweite Schicht zwischen dem Substrat und dem Halbleiterchip umfasst, wobei die zweite Schicht aus Kupfer besteht und eine elektrische Verbindung zwischen dem Halbleiterchip und einem auf dem Substrat angebrachten Anschlusskontakt herstellt. Die zweite Schicht ist vorteilhaft, um dem Chip über die Anschlusskontakte mit externen Daten- und/oder Energiequellen zu verbinden. Somit kann für die zweite Schicht speziell für diesen Zweck geeignete Materialien wie z. B. Kupfer verwendet werden.
  • Eine vorteilhafte Weiterbildung sieht vor, dass die zweite Schicht von der ersten Schicht elektrisch isoliert ist. Dadurch werden Kurzschlüsse zwischen mehreren, getrennten elektrischen Anschlüssen des Halbleiterchips vermieden.
  • Eine Ausführungsform ist es, wenn die zweite Schicht neben der ersten Schicht angeordnet ist. Somit wird die Dicke des Chipmoduls nicht beeinflusst.
  • Ein weiteres Ausführungsbeispiel sieht vor, dass die erste Schicht nahezu die gesamte verbleibende Fläche neben der zweiten Schicht zwischen dem Halbleiterchip und dem Substrat einnimmt. Dadurch wird erreicht, dass die Schutzmaßnahme der zusätzlichen Reflexion einer induzierten elektromagnetischen Strahlung möglichst auf einen großen Bereich des Halbleiterchips wirkt.
  • Bei den Ausführungsformen kann das Chipmodul mindestens eine weitere Schutzvorrichtung gegen elektromagnetische Strahlung ausweisen. Geeignet hierfür sind z. B. Abschirmungen, spezielle Gehäuse oder Fehlererkennungssysteme. Damit wird die Manipulation des Chips zusätzlich erschwert.
  • Eine weitere Ausführungsform des erfindungsgemäßen Chipmoduls ist es, wenn die erste Schicht mit einer Schutzschicht überzogen ist. Insbesondere eignet sich als Material für diese Schutzschicht ein Kunststoff. Die Schutzschicht schützt die erste Schicht vor schädlichen Umwelteinflüssen und dient zusätzlich auch noch als optischer Schutz des Halbleiterchips.
  • Die Erfindung wird nachfolgend anhand der Figuren näher erläutert.
  • Es zeigen:
  • 1: ein erstes Ausführungsbeispiel des erfindungsgemäßen Chipmoduls in
    • a) einer schematischen Draufsicht,
    • b) einer schematischen Querschnittsansicht.
  • 2: ein zweites Ausführungsbeispiel des erfindungsgemäßen Chipmoduls in
    • a) einer schematischen Draufsicht,
    • b) einer schematischen Querschnittsansicht.
  • 3: ein drittes Ausführungsbeispiel des erfindungsgemäßen Chipmoduls in
    • a) einer schematischen Draufsicht,
    • b) einer schematischen Querschnittsansicht.
  • Im folgenden werden anhand der 1 bis 3 jeweils in einer Draufsicht und einer Querschnittsansicht drei Ausführungsbeispiele für das erfindungsgemäße Chipmodul beschrieben. Gleichbleibende Merkmale in den drei Ausführungsbeispielen werden jeweils mit den gleichen Bezugszeichen gekennzeichnet.
  • Die in den 1 bis 3 dargestellten Ausführungsformen dienen als Beispiele zur Erläuterung der Erfindung. Das grundlegende Prinzip der Erfindung lässt sich aber auch auf weitere Chipmodule mit beispielsweise anderer Anordnung der ersten und zweiten Schicht anwenden.
  • In 1a ist in einer Draufsicht ein Substrat 1 mit einen sich darauf befindlichen Halbleiterchip 2 dargestellt. Der Halbleiterchip 2 hat geringere Ausmaße als das Substrat 1. Zwischen dem Halbleiterchip 2 und dem Substrat 1 befindet sich ganzflächig eine hochreflektive Aluminiumschicht 3.
  • Die Aluminiumschicht bedeckt einen größeren Flächenanteil des Substrats 1 als der Halbleiterchip 2 und ragt deshalb über die Seitenränder des Halbleiterchips 2 hinaus. Alternativ kann die Aluminiumschicht aber auch nur den gleichen Flächenanteil als der Halbleiterchip 2 auf den Substrat einnehmen.
  • Mit gestrichelten Linien sind in 1a beispielsweise vier von oben nicht sichtbare Verbindungselemente 5 zwischen den Halbleiterchip 2 und der hochreflektiven Aluminiumschicht 3 dargestellt. Diese Verbindungselemente 5 sind für eine elektrische Verbindung zwischen dem Halbleiterchip 2 und der hochreflektiven Schicht 3 vorgesehen, können aber auch nur als mechanische Verbindung verwendet werden. Alternativ kann auch in einer nicht dargestellten Ausführungsform auf die Verbindungselemente 5 ganz verzichtet werden.
  • In 1b ist zur genauen Erläuterung des Aufbaus einer ersten Ausführungsform des erfindungsgemäßen Chipmoduls eine schematische Querschnittsansicht entlang der Linie A-A' in 1a dargestellt.
  • Über dem Substrat 1, beispielsweise ein PET-Trägersubstrat, befindet sich der Halbleiterchip 2. Zwischen dem Halbleiterchip 2 und Substrat 1 befindet sich auf dem Substrat 1 die hochreflektive Aluminiumschicht 3.
  • Der Halbleiterchip 2 ist durch geeignete Materialauswahl der Verbindungselemente 5 mit der Aluminiumschicht 3 sowohl mechanisch als aus bei vorhandener Notwendigkeit elektrisch verbunden. Die mechanische Verbindung des Halbleiterchips auf der Aluminiumschicht 3 wird außerdem durch ein Füllmaterial 6, wie z. B. einem Kleber, hergestellt.
  • Das Füllmaterial 6 befindet sich in der verbleibenden Lücke zwischen dem Halbleiterchip 2 und der Aluminiumschicht 3.
  • Wie in 1b außerdem dargestellt benetzt das Füllmaterial 6 auch noch einen Teil der Seitenwände des Halbleiterchips 2, was ebenfalls zur mechanischen Befestigung des Halbleiterchips 2 mit der Aluminiumschicht 3 beiträgt.
  • Wie in 1b weiterhin dargestellt sind auf einer Rückseite des Substrats 1 Kontaktflächen 7 angebracht, die für eine externe Kontaktierung des Halbleiterchips 2 dienen. Die Kontaktflächen 7 sind mit der Aluminiumschicht 3 durch Kontaktlöcher 8 in dem Substrat 1 elektrisch verbunden.
  • In einer nicht dargestellten Ausführungsform kann eine elektrische Verbindung zwischen dem Halbleiterchip und einem Anschlusskontakt 7 auch über eine Drahtverbindung von der Oberseite des Halbleiterchips 2 aus geschehen. In diesem Fall müssen die Verbindungselemente 5 keine elektrische Leitfähigkeit aufweisen oder es kann auch ganz auf die Verbindungselemente 5 verzichtet werden. Die mechanische Befestigung des Halbleiterchips auf der hochreflektiven Aluminiumschicht 3 erfolgt dann über das sich ganzflächig zwischen dem Halbleiterchip 2 und der Aluminiumschicht 3 befindlichen Füllmaterial 6.
  • In 2a und 2b ist ein zweites Ausführungsbeispiel des erfindungsgemäßen Chipmoduls dargestellt. Im Unterschied zum ersten Ausführungsbeispiel wie in 1a und 1b dargestellt befindet sich zwischen dem Halbleiterchip 2 und dem Substrat 1 eine in mehrere Teilbereiche aufgeteilte Aluminiumschicht 3. Die Teilbereiche sind durch einen schmalen Spalt 9 von einander elektrisch isoliert. Der Spalt 9 kann durch das Füllmaterial 6 verfüllt sein.
  • Die in 2a dargestellte Draufsicht auf die zweite Ausführungsform der Erfindung zeigt beispielsweise sechs Teilbereiche der Aluminiumschicht 3, die nur durch den schmalen Spalt räumlich und elektrisch voneinander getrennt sind.
  • Die hochreflexive Aluminiumschicht nimmt dadurch aber immer noch nahezu die gesamte Fläche zwischen dem Halbleiterchip 2 und dem Substrat 1 ein.
  • Wie in 2a dargestellt verbindet jeweils ein Verbindungselement 5 jeden Teilbereich der Aluminiumschicht 3 mit dem Halbleiterchip 2. Für die Verbindungselemente 5 gilt im Übrigen das Gleiche wie zum ersten Ausführungsbeispiel beschrieben.
  • In der in 2b dargestellten Querschnittsansicht entlang der Schnittlinie B-B' aus 2a ist der schmale Spalt 9 zwischen den Teilbereichen der Aluminiumschicht 3 gezeigt. Ansonsten entspricht der Aufbau des zweiten Ausführungsbeispiel wie in 2b dargestellt dem Aufbau des ersten Ausführungsbeispiel wie in der 1b dargestellt.
  • In nicht dargestellter Weise kann jeder Teilbereich mit einem separaten Kontaktfläche 7 auf der Rückseite des Substrats 1 durch ein jeweiliges Kontaktloch 8 elektrisch verbunden werden.
  • Alternativ kann in nicht dargestellter Weise die elektrische Verbindung zwischen dem Halbleiterchip 2 und jeder Kontaktfläche 7 mit Drahtverbindungen hergestellt werden. In diesem Fall braucht das Verbindungselement 5 nicht elektrisch leitfähig zu sein oder es kann ganz auf ein Verbindungselement 5 verzichtet werden.
  • In 3a und 3b ist ein drittes Ausführungsbeispiel des erfindungsgemäßen Chipmoduls dargestellt.
  • Im Unterschied zum ersten Ausführungsbeispiel wie in 1a und 1b dargestellt und zum zweiten Ausführungsbeispiel wie in 2a und 2b darstellt befindet sich bei dem dritten Ausführungsbeispiel zwei Schichten zwischen dem Halbleiterchip 2 und Substrat 1. Eine erste Schicht entspricht dabei einer hochreflektiven Aluminiumschicht 3 während eine zweite Schicht zur elektrischen Kontaktierung des Halbleiterchips 2 dient.
  • In 3a ist eine beispielhafte Draufsicht auf die dritte Ausführungsform der Erfindung dargestellt.
  • Die Fläche zwischen dem Halbleiterchip 2 und dem Substrat 1 wird von einer hochreflektiven Aluminiumschicht 3, einer zweiten Schicht 4 und einem schmalen Spalt 9 zwischen der Aluminiumschicht 3 und der zweiten Schicht 4 eingenommen. Die zweite Schicht 4 ist in mehrere möglichst kleine Teilbereiche aufgeteilt. Jeder Teilbereich der zweiten Schicht 4 ist über ein Verbindungselement 5 mit dem Halbleiterchip 2 verbunden. Die Verbindung dient hauptsächlich als elektrische Verbindung des Halbleiterchip 2 mit, in dieser dritten Ausführungsform der Erfindung beispielhaften sechs Kontaktflächen 7. Die Verbindungselemente 5 sind elektrisch leitfähig.
  • Alternativ kann eine elektrische Verbindung zwischen dem Halbleiterchip 2 und den Kontaktflächen 7 auch über Drahtverbindungen hergestellt werden, wie auch bereits zum ersten und zweiten Ausführungsbeispiel beschrieben.
  • Die Aluminiumschicht 3 nimmt den größeren Flächenanteil zwischen dem Halbleiterchip 2 und dem Substrat 1 ein. Die Aluminiumschicht 3 ist einteilig und durch einen schmalen Spalt 9 von der zweiten Schicht 4 räumlich als auch elektrisch getrennt.
  • Sowohl die Aluminiumschicht als auch Teilbereiche der zweiten Schicht 4 sind über die seitliche Begrenzung des Halbleiterchips 2 auf dem Substrat 1 herausgeführt.
  • In 3 ist eine beispielhafte Querschnittsansicht entlang der Schnittlinie C-C' aus 3a der dritten Ausführungsform der Erfindung dargestellt.
  • Der Aufbau des dritten Ausführungsbeispiel in 3b entspricht im Wesentlichen dem Aufbau des in 2b dargestellten zweiten Ausführungsbeispiel und in 1b dargestellten ersten Ausführungsbeispiel. Der wesentliche Unterschied zu den vorgenannten ersten und zweiten Ausführungsformen der Erfindung liegt darin, dass sich neben der Aluminiumschicht 3 noch eine zweite Schicht 4 zwischen dem Halbleiterchip 2 und dem Substrat 1 befindet.
  • Alle der drei vorgenannten Ausführungsformen der Erfindung sollen nur beispielhaft für das grundlegende Prinzip der Erfindung stehen, dass zwischen einem Halbleiterchip und einem Trägersubstrat eine hochreflektive Schicht auf einer möglichst großen Fläche eingebracht wird, um einen fehlerinduzierten Angriff auf den Halbleiterchip mit Hilfe von elektromagnetischer Strahlung, insbesondere mit Licht möglichst undurchführbar zu machen, indem durch Reflexion der eingebrachten Strahlung an der hochreflektiven Schicht die Wirksamkeit von Strahlungssensoren im Chipmodul auf Grund der dadurch erreichten höheren Strahlungsintensität verbessert wird und somit durch Reaktion der Sensoren Gegenmaßnahmen gegen den Angriff eingeleitet werden können.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Halbleiterchip
    3
    erste Schicht
    4
    zweite Schicht
    5
    Verbindungselement
    6
    Füllmaterial
    7
    Kontaktfläche
    8
    Kontaktloch
    9
    Spalt
    10
    Chipmodul

Claims (10)

  1. Chipmodul, wobei das Chipmodul umfasst: – ein Substrat – einen Halbleiterchip auf dem Substrat, – eine Schutzvorrichtung gegen Angriffe mit elektromagnetischer Strahlung, umfassend: – eine erste Schicht zwischen dem Substrat und dem Halbleiterchip, wobei die erste Schicht aus einem silberglänzenden Metall für ein hohes Reflexionsvermögen von Licht besteht, und – einen Lichtsensor zur Erfassung des an der ersten Schicht im Bereich des Halbleiterchips reflektierten Lichts.
  2. Chipmodul nach Anspruch 1, wobei die erste Schicht mindestens 50% der vom Halbleiterchip auf dem Substrat abgedeckten Fläche bedeckt.
  3. Chipmodul nach Anspruch 1 oder 2, wobei die erste Schicht eine elektrische Verbindung zwischen dem Halbleiterchip und einem auf dem Substrat angebrachten Anschlusskontakt herstellt.
  4. Chipmodul nach einem der vorhergehenden Ansprüche, wobei die erste Schicht in mehrere Teilbereiche aufgeteilt ist, und wobei die Teilbereiche voneinander elektrisch isoliert sind.
  5. Chipmodul nach einem der vorhergehenden Ansprüche, wobei das Chipmodul zumindest eine zweite Schicht zwischen dem Substrat und dem Halbleiterchip umfasst, und wobei die zweite Schicht aus Kupfer besteht und eine elektrische Verbindung zwischen dem Halbleiterchip und einem auf dem Substrat angebrachten Anschlusskontakt herstellt.
  6. Chipmodul nach Anspruch 5, wobei die zweite Schicht von der ersten Schicht elektrisch isoliert ist.
  7. Chipmodul nach Anspruch 5 oder 6, wobei die zweite Schicht neben der ersten Schicht angeordnet ist.
  8. Chipmodul nach Anspruch 7, wobei die erste Schicht nahezu die gesamte verbleibende Fläche neben der zweiten Schicht zwischen dem Halbleiterchip und dem Substrat einnimmt.
  9. Chipmodul nach einem der vorhergehenden Ansprüche, wobei für die erste Schicht Aluminium oder Silber verwendet wird.
  10. Chipmodul nach einem der vorhergehenden Ansprüche, wobei die erste Schicht mit einer Schutzschicht überzogen ist.
DE102005061553A 2005-12-22 2005-12-22 Chipmodul Expired - Fee Related DE102005061553B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005061553A DE102005061553B4 (de) 2005-12-22 2005-12-22 Chipmodul
US11/615,612 US7981716B2 (en) 2005-12-22 2006-12-22 Chip module having a protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005061553A DE102005061553B4 (de) 2005-12-22 2005-12-22 Chipmodul

Publications (2)

Publication Number Publication Date
DE102005061553A1 DE102005061553A1 (de) 2007-07-05
DE102005061553B4 true DE102005061553B4 (de) 2013-07-11

Family

ID=38135574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005061553A Expired - Fee Related DE102005061553B4 (de) 2005-12-22 2005-12-22 Chipmodul

Country Status (2)

Country Link
US (1) US7981716B2 (de)
DE (1) DE102005061553B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008014121A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
DE102010045328A1 (de) * 2010-09-14 2012-03-15 Giesecke & Devrient Gmbh Portabler Datenträger

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045626A1 (en) * 2000-05-02 2001-11-29 Tatsuya Hirose Integrated circuit package
US20020070047A1 (en) * 1999-08-30 2002-06-13 Tongbi Jiang Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
DE10139383A1 (de) * 2001-08-10 2003-02-27 Infineon Technologies Ag Chipmodul
DE10139395A1 (de) * 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten
DE10202727A1 (de) * 2002-01-24 2003-08-21 Infineon Technologies Ag Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte
US20040169086A1 (en) * 2001-06-07 2004-09-02 Eiji Ohta Ic card
US20050093121A1 (en) * 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
US6917090B2 (en) * 2003-04-07 2005-07-12 Micron Technology, Inc. Chip scale image sensor package
KR20070038864A (ko) * 2004-07-12 2007-04-11 로무 가부시키가이샤 반도체 발광소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070047A1 (en) * 1999-08-30 2002-06-13 Tongbi Jiang Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
US20010045626A1 (en) * 2000-05-02 2001-11-29 Tatsuya Hirose Integrated circuit package
US20040169086A1 (en) * 2001-06-07 2004-09-02 Eiji Ohta Ic card
DE10139383A1 (de) * 2001-08-10 2003-02-27 Infineon Technologies Ag Chipmodul
DE10139395A1 (de) * 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten
DE10202727A1 (de) * 2002-01-24 2003-08-21 Infineon Technologies Ag Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte
US20050093121A1 (en) * 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. Laackmann, M. Janke: Chipkartencontroller - Sicherheit wird immer wichtiger. In: Elektronik Information, 07, 2005, S.40-42. *

Also Published As

Publication number Publication date
US7981716B2 (en) 2011-07-19
US20070194421A1 (en) 2007-08-23
DE102005061553A1 (de) 2007-07-05

Similar Documents

Publication Publication Date Title
EP0996932B1 (de) Kontaktlos betreibbarer datenträger
DE3118298A1 (de) Ausweiskarte mit eingelagertem ic-baustein
DE2903866A1 (de) Anzeigevorrichtung
WO1997001823A2 (de) Chipkarte
DE10224221A1 (de) Elektrische Vorrichtung
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
EP1365640A2 (de) EMV-Abschirmung für elektronische Bauelemente und EMV-Gehäuse
DE60310303T2 (de) Leiterplattenrandverbinder und Karte
DE102005061553B4 (de) Chipmodul
DE102008057887A1 (de) Kryptographisches Modul mit Zugriffschutz
DE19522455A1 (de) EMV-Abschirmung bei elektronischen Bauelementen
DE102007057948B4 (de) Sicherungseinrichtung und Sicherheitskappenanordnung mit sprödem Deckelement
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE4022829A1 (de) Tragbare speicherkarte
DE102019125854B4 (de) Halterung für einen thermoelektrischen Kühler
DE102015105470A1 (de) Lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
EP1247250B1 (de) Chipkartenanordnung
EP3355075B1 (de) Sensoranordnung
WO2000014800A1 (de) Schaltungschip mit lichtschutz
DE102015106712A1 (de) Anordnung mit einem Substrat und einem Halbleiterlaser
WO2023208437A1 (de) Optoelektronisches bauelement
DE102009023854B4 (de) Optoelektronisches Halbleiterbauelement
EP3017458B1 (de) Detektorplatte zur strahlungsanalyse und herstellungverfahren derselben
DE202017100387U1 (de) Sensoranordnung
DE4207010A1 (de) Schutzvorrichtung gegen elektrostatische entladung in einem halbleiter-speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131012

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee