KR20070038864A - 반도체 발광소자 - Google Patents

Abstract

반도체 발광소자는 반도체 발광부와, 이 반도체 발광부의 한쪽편에 배치된 표면 전극과, 상기 반도체 발광부의 다른쪽편에 배치되고, 상기 반도체 발광부의 발광 파장에 대해 투명한 도전성 기판과, 이 도전성 기판의 상기 반도체 발광부와는 반대측의 면인 배면의 제 1 영역에 오믹 접합하도록 패턴 형성된 배면전극과, 상기 도전성 기판의 배면의 상기 제 1 영역 이외의 제 2 영역을 피복 하도록 형성되며, 상기 반도체 발광부의 발광 파장에 대해 투명한 배면 절연층을 구비한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 질화 갈륨계 발광 다이오드 등의 반도체 발광소자에 관한 것이다.

청색 발광 다이오드 소자는, 예를 들면, 사파이어 기판의 표면에 InGaN 반도체 발광부를 형성하며, 또한 이 InGaN 반도체 발광부의 P측 및 N측에 각각 전극을 형성하여 구성되어 있다 (아래 특허 문헌 1 참조). 그런데, 사파이어 기판은 열전도가 나쁘기 때문에 고출력화가 곤란하다. 게다가, 사파이어 기판은 절연성이기 때문에 InGaN 반도체 발광부측에 P측 및 N측의 양전극을 형성하며, 또한, 이들로부터 와이어를 인출하지 않으면 안된다. 그 때문에, InGaN 반도체 발광부로부터의 광이 전극 등에 의해 차광되어 광의 인출 효율이 나빠진다.

이 문제는, InGaN 반도체 발광부를 실장 기판에 대향시켜서 접합하는 동시에, 사파이어 기판측으로부터 광을 인출하는 플립 칩형의 구성(특개 2003-224297호 공보 참조)을 채용함으로써 개선된다. 그러나, 플립 칩형의 소자는, InGaN 반도체 발광부에 P측 전극 및 N측 전극이 설치되므로, 이것들을 실장 기판에 정확하게 위치를 맞춰 접합하지 않으면 안된다. 그 때문에, 조립 공정이 복잡하게 되는 문제가 있다.

특허 문헌 1: 특허 제3009095호 공보

본 출원의 발명자들은, 도 5에 나타낸 바와 같이 투명한 도전성 기판인 어떤 SiC 기판(1) 상에 InGaN 반도체 발광부(2)를 배치하고, 또한, 이 InGaN 반도체 발광부(2)의 표면에 P측 반투명 전극(3)을 형성함과 동시에, SiC 기판(1)의 배면의 전체면에 오믹 접촉하는 금속으로 이루어지는 N측 전극층(4)을 형성한 발광 다이오드 소자에 대한 검토를 실시해 왔다. N측 전극층(4)은, 예를 들면 은페이스트(5)에 의해 실장 기판(8)에 다이본딩되며, 이것에 의해 해당 발광 다이오드 소자가 패키징 된다. P측 반투명 전극(3) 상에는 P측 패드 전극(6)이 접합되며, 이 P측 패드 전극(6)에 와이어가 접속되게 된다.

이와 같은 구성에서는, InGaN 반도체 발광부(2)로부터의 광의 인출 방향에는 P측 패드 전극(6) 만이 배치되어 있는 것에 지나지 않기 때문에, 광의 인출 효율이 개선되는 한편, 실장 기판측에는 N측 전극층(4) 만이 배치되어 있는 것에 지나지 않기 때문에, 조립 공정이 간단하게 된다.

또한, InGaN 반도체 발광부(2)로부터 SiC 기판(1)으로 향한 광은 N측 전극층(4)에서 반사되며, P측 반투명 전극(3) 측으로 향하므로 양호한 광 인출 효율을 얻을 수 있는 것으로 기대된다.

그런데 , 상기와 같은 구조의 발광 다이오드 소자에서의 광 인출 효율의 향상에 대한 검토를 진행하는 과정에, SiC 기판(1)의 배면과 N측 전극층(4) 사이의 오믹 접합부를 형성하고 있는 합금층에서의 에너지 밴드의 구부러짐에 기인하여, 이 N측 전극층(4)과 SiC 기판(1)과의 계면에 있어서 광흡수가 발생하고 있는 것을 알게 되었다.

그래서, 도 6에 나타낸 바와 같이 N측 전극층(4)을 SiC 기판(1)의 배면 전면에 형성하는 것이 아니라, SiC 기판(1)의 배면의 일부의 영역에만 접하는 패턴으로 형성하여 오믹 접합부의 면적을 줄인 구조에 대하여 검토가 가해졌다.

그러나, 이 도 6의 구조에 있어서도 반드시 만족스러운 광 인출 효율을 얻을 수 있는 것은 아니었다. 즉, SiC 기판(1)의 배면에 있어서 N측 전극층(4)이 형성되어 있지 않은 영역에는, 다이본딩을 위한 은페이스트(5)가 유입되게 된다. 이것에 의해, SiC 기판(1)의 배면과 은페이스트(5)와의 사이에는, 반도체/금속의 계면이 형성되게 되며, 이 계면에서 광흡수가 생기게 된다.

그래서, 본 발명의 목적은 광 인출 효율을 효과적으로 향상할 수 있는 반도체 발광소자를 제공하는 것이다.

본 발명의 반도체 발광소자는, 반도체 발광부와, 이 반도체 발광부의 한쪽편에 배치된 표면 전극과, 상기 반도체 발광부의 다른쪽편에 배치되며, 상기 반도체 발광부의 발광 파장에 대해 투명한 도전성 기판과, 이 도전성 기판의 상기 반도체 발광부와는 반대측의 면인 배면의 제 1 영역에 오믹 접합하도록 패턴 형성된 배면 전극과, 상기 도전성 기판의 배면의 상기 제 1 영역 이외의 제 2 영역을 피복 하도록 형성되고, 상기 반도체 발광부의 발광 파장에 대해 투명한 배면 절연층을 포함한다.

이 구성에 의하면, 투명한 도전성 기판의 배면 측에 있어서는, 제 1 영역에는 배면 전극이 오믹 접촉하고 있고, 제 1 영역 이외의 영역인 제 2 영역에는 배면 절연층이 접하고 있어서, 이 제 2 영역에는 오믹 접합부가 형성되어 있지 않다. 따라서, 오믹 접합부에서의 광의 흡수를 적게 할 수 있다. 또, 제 2 영역에는 배면 절연층이 접하고 있지 않기 때문에, 납재 등의 금속재료가 이 제 2 영역에 있어서 도전성 기판의 표면에 접하는 일이 없다. 따라서, 이 도전성 기판이 반도체 재료로 이루어지는 경우에라도, 반도체/금속의 계면이 형성되지 않기 때문에, 이와 같은 계면에 있어서의 광흡수도 경감할 수 있다. 이와 같이 하여, 반도체 발광소자의 내부에 있어서의 광의 흡수를 경감할 수 있으므로, 광 인출 효율을 향상할 수 있다.

배면 전극이 형성되는 제 1 영역은, 가능한 한 작은 면적으로 형성되는 것이 바람직하다. 구체적으로는, 제 1 영역은, 선 형상(직선 형상, 곡선 형상, 절곡선 형상을 포함한다.) 패턴으로 형성되고 있는 것이 바람직하다. 다만, 발광 효율을 높이기 위해서는, 배면 전극은 도전성 기판의 배면에 거의 균등하게 분포하고 있는 것이 바람직하다. 또, 제 1 영역의 총면적은 도전성 기판의 배면의 면적의 1 ∼ 30 ％ 이하(예를 들면 7 ％ 정도)인 것이 바람직하다. 이 면적비는, 도전성 기판의 배면 측에 있어서의 2회의 반사에 의한 광의 손실이 50 ％ 이하로 억제되도록 정해지는 것이 바람직하다.

「발광 파장에 대해 투명」이란, 구체적으로는 예를 들면, 발광 파장의 투과율이 60 ％ 이상의 경우를 말한다.

발광 파장에 대해 투명한 도전성 기판은 예를 들면, SiC 기판이나 GaN 기판과 같은 반도체 기판이라도 된다.

또, 발광 파장에 대해 투명한 배면 절연층의 재료로서는, SiO_y(0<y), SiON, Al₂O₂, ZrO₂ 및 SiN_z(O<z)를 예시할 수 있다.

반도체 발광부는, Ⅲ-Ⅴ족 질화물 화합물 반도체를 이용한 LED(발광 다이오드) 구조를 가지고 있는 것이 바람직하다. 보다 구체적으로는, 반도체 발광부는 InGaN 활성층을 P형 GaN 층 및 N형 GaN 층으로 끼운 구조라도 된다. 또, AlGaN 활성층을 P형 AlGaN 층 및 N형 AlGaN 층으로 끼운 구조라도 된다. 또한, 활성층은 다중양자우물(MQW) 구조를 가지고 있어도 된다.

상기 반도체 발광소자는, 상기 배면 전극에 접함과 동시에, 이 배면 전극 및 상기 배면 절연층을 덮도록 이들에 피착 형성된 도전성 재료(특히 금속재료)로 이루어지며, 상기 반도체 발광부의 발광 파장에 대한 반사율이 상기 배면 전극 보다도 큰 반사층을 더 포함하는 것이 바람직하다.

이 구성에 의하면, 배면 전극 및 배면 절연층을 덮는 반사층이 피착 형성되어 있으므로, 반도체 발광부에서 발생하여 투명한 배면 절연층을 투과해 온 광은, 반사층에 있어서 안쪽으로 반사되게 된다. 이것에 의해, 표면 전극측으로부터 효율적으로 광을 인출할 수 있다. 배면 절연층과 반사층과의 사이는, 절연체/금속의 계면으로 되어 있고, 광의 흡수는 실질적으로 일어나지 않는다. 따라서, 소자 내부에서의 다중 반사에 의한 광의 감쇠를 억제할 수 있고, 높은 광 인출 효율을 실현할 수 있다.

또한, 반사층은 배면 전극 보다도 대면적으로 형성되며 이 반사층을 전극의 일부로서 사용하게 된다. 따라서, 이 반사층을 사용하여 해당 반도체 발광소자를 실장 기판에 접합할 수 있다.

상기 반사층은, 증착법 또는 스퍼터법에 의해 배면 전극 및 배면 절연층에 피착 형성되는 것이 바람직하다.

또, 상기 도전성 기판은, 저항율이 0.05 Ωcm ∼ 0.5 Ωcm의 범위로 되도록 불순물의 첨가량을 제어한 탄화 실리콘 기판인 것이 바람직하다. 이와 같이 불순물의 첨가량이 제어된 탄화 실리콘 기판은, 양호한 투명도(광 투과율)를 나타낸다. 그 때문에, 탄화 실리콘 기판으로 이루어지는 도전성 기판의 내부에 있어서의 광의 감쇠를 억제할 수 있기 때문에, 보다 높은 광 인출 효율을 실현할 수 있다.

또한, 상기 표면 전극은 상기 반도체 발광부에 접하고, 상기 발광 파장에 대해 투명한 도전성 재료로 이루어지는 투명 전극막을 포함하는 것이 바람직하다. 보다 구체적으로는, Zn_{1 -x}Mg_xO(O≤x<1. x=0 일때 ZnO)를 재료로 하여 표면 전극을 형성하는 것이 바람직하다. 이것에 의해, 표면 전극측으로의 광 인출 효율을 보다 한층 높일 수 있다.

본 발명에 있어서의 상술한, 또는 또 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 다음에 기술하는 실시 형태의 설명에 의해 밝혀진다.

도 1은 본 발명의 일실시 형태와 관련되는 발광 다이오드 소자의 구조를 도해적으로 나타내는 단면도.

도 2는 N측 패턴 전극층의 패턴예를 나타내기 위한 바닥 저면도.

도 3은 SiC 기판의 광 투과율(InGaN 반도체 발광부의 발광 파장의 광의 투과율)과 불순물 농도와의 관계를 설명하기 위한 도면.

도 4a 내지 도 4d는 SiC 기판의 배면측의 전극 구조의 형성 공정의 구체적인 예를 공정순으로 나타내는 도해적인 단면도.

도 5는 본건 발명자가 검토한 반도체 발광소자의 구조를 나타내는 도해적인 단면도.

도 6은 본건 발명자가 검토한 다른 반도체 발광소자의 구조를 나타내는 도해적인 단면도.

도 1은, 본 발명의 일실시 형태와 관련되는 발광 다이오드 소자의 구조를 도해적으로 나타내는 단면도이다. 이 발광 다이오드 소자는, SiC 기판(11)과, 이 SiC 기판(11)의 표면(11a) 상에 형성된 InGaN 반도체 발광부(12)와, InGaN 반도체 발광부(12)의 표면(광 인출 측 표면)을 덮도록 형성된 P측 투명 전극층(13)과, 이 P측 투명 전극층(13)의 표면의 일부의 영역(미소 영역)에 접합된 P측 패드 전극(16)을 구비하고 있다. 이 발광 다이오드 소자는, 다시, SiC 기판(11)의 배면(11b)의 일부의 영역에 오믹 접촉하도록 패턴 형성된 N측 패턴 전극층(14)과, SiC 기판(11)의 배면(11b)에 있어서, N측 패턴 전극층(14)이 접합되고 있는 영역 이외의 전영역을 피복하도록 피착 형성된 투명 절연층(15)과, N측 패턴 전극층(14) 및 투명 절연층(15)의 양쪽에 피착하여 형성된 고반사 금속층(17)을 구비하고 있다.

SiC 기판(11)은, InGaN 반도체 발광부(12)의 발광 파장(예를 들면 460 nm)에 대하여 투명함과 동시에 도전성을 가지는 투명 도전성 기판이다. InGaN 반도체 발광부(12)는, 예를 들면 SiC 기판(11) 측에 Si를 도프한 N형 GaN 컨택트층(123)을 가지며, P측 투명 전극층(13) 측에 Mg를 도프한 P형 GaN 컨택트층(127)을 가지고, 이들의 사이에 InGaN 활성층(124, 125)를 가진다. 이 InGaN 활성층은, 예를 들면 단일양자우물 구조의 InGaN 층(124)과 다중양자우물(MQW) 구조의 InGaN 층(125)과의 적층 구조를 가진다. 보다 구체적으로는, InGaN 반도체 발광부(12)는, SiC 기판(11) 상에 버퍼층(121), 안도프 GaN 층(122), 상기 N형 GaN 컨택트층(123), 상기 InGaN 활성층(124, 125), Mg를 도프한 P형 AlGaN 클래드층(126), 상기 P형 GaN 컨택트층(127)을 적층하여 구성할 수 있다. P측 투명 전극층(13)은, P형 GaN 컨택트층(127)의 거의 전체면에 오믹 접촉한다.

P측 투명 전극층(13)은, 예를 들면 Zn_{1 -x}Mg_xO(0≤x<1. x=0 일때 ZnO)로 이루어지며, InGaN 반도체 발광부(12)의 발광 파장에 대해 투명한 도전체층이다. Zn_1-xMg_xO(특히 Ga를 도프한 ZnO)는, GaN와 격자 정수가 근사해 있고, 사후의 어닐을 필요로 하는 일 없이, InGaN 반도체 발광부(12)의 상기 P형 GaN 컨택트층과의 사이에 양호한 오믹 접촉을 형성한다(Ken Nakahara 등 저,「 Improved External Efficiency InGaN - Based Light-Emitting Diodes with Transparent Conductive Ga-Doped ZnO as p-El ectrodes」, Japanese Journal of Applied Physics, Vol.43, N0.2A, 2004년, pp.L180 - L182 참조). 그리고, 이와 같은 Zn_{1 - x}Mg_xO는, 예를 들면 370 nm ∼ 100O nm의 파장의 광에 대해 80 ％ 이상의 투과율을 나타낸다.

이와 같은 P측 투명 전극층(13)에 대신하여, Ni/Au 적층 전극층과 같은 반투명 전극층이 적용되어도 된다. 다만, P측 투명 전극층(13)을 적용하면, 내부에서의 다중 반사를 억제하고, InGaN 반도체 발광부(12)로부터의 광을 효율적으로 인출할 수 있으므로, 광 인출 효율을 높일 수 있다.

N측 패턴 전극층(14)은, 예를 들면 Ni/Ti/Au 금속 적층막으로 이루어진다. 또, 투명 절연층(15)은, 예를 들면 SiO_y, SiON, A1₂0₃ , Zr0₂ 또는 SiN_z로 이루어진다. 또한, 고반사 금속층(17)은 예를 들면 Al, Ag, Pd, In, Ti 등의 고반사율 금속으로 이루어지며, 이들을 예를 들면 스퍼터링 또는 증착법에 의해 피착시켜서 형성된다. 「고반사율 금속」이란, 여기서는, SiC 기판(11)의 배면(11b)에 형성된 상태에 있어서, 오믹 접합을 형성하고 있는 N측 패턴 전극층(14)과 SiC 기판(11)과의 계면에 있어서의 반사율 보다도 반사율이 높은 금속재료를 의미한다. 고반사율 금속은, 도 6에 나타낸 바와 같이, SiC 기판의 표면에 납재가 접하고 있는 상태에서의 그들의 계면에 있어서의 반사율 보다도, 투명 절연층(15)과 해당 고반사율 금속과의 계면에 있어서의 반사율이 높은 재료인 것이 보다 바람직하다.

투명 절연층(15)은, N측 패턴 전극층(14)의 표면(SiC 기판(11)과는 반대측의 표면)을 덮지 않도록 형성되어 있다. 따라서, N측 패턴 전극층(14)은 고반사 금속층(17)에 접촉하고 있고, 이들은 전기적으로 접속되어 있다.

이 발광 다이오드 소자를 패키징할 때에는, 고반사 금속층(17)의 전체면이 은페이스트나 땜납 등의 도전성 납재(18)에 접하며, 이 납재(18)를 통해 해당 발광 다이오드 소자가 실장 기판(19)에 다이 본딩 되게 된다. 그리고, P측 패드 전극(16)에는, 전극 인출용의 와이어(도시하지 않음)가 접속되게 된다.

이 구성에 의해, P측 패드 전극(16)과 고반사 금속층(17)과의 사이에 순방향 전압을 인가하면, InGaN 반도체 발광부(12)로부터 파장 460 nm 의 청색의 광이 발생한다. 이 광은, P측 투명 전극층(13)을 투과하여 인출된다. InGaN 반도체 발광부(12)로부터 SiC 기판(11) 측으로 향하는 광은, 이 SiC 기판(11)을 투과하며, 이 SiC 기판(11)의 배면(11b) 측으로 향한다. 이 광 가운데, N측 패턴 전극층(14)으로 입사하는 광은, 이 N측 패턴 전극층(14)과 SiC 기판(11)의 배면(11b)과의 계면에 있어서, 일부가 흡수되고 나머지는 반사된다. 또, InGaN 반도체 발광부(12)로부터 SiC 기판(11)의 배면(11b)으로 향하는 광 가운데, 투명 절연층(15)에 입사한 광은, 고반사 금속층(11)에 의해서 반사된다. 이들은, 절연체/금속의 계면을 형성하고 있으므로, 여기서의 광의 흡수는 무시할 수 있다. 이렇게 하여 고반사 금속층(17)에서 반사된 광은, SiC 기판(11)을 통과하여 전달운송되며, 또한, P측 투명 전극층(13)을 투과하여 인출되게 된다. 이와 같이 하여, 높은 광 인출 효율을 달성할 수 있다.

도 2는, N측 패턴 전극층(14)의 패턴예를 나타내기 위한 바닥 저면도이다. 이 예에서는, SiC 기판(11)의 배면(11b)의 전체에 분포하는 거북이등(龜甲) 모양을 이루도록 복수의 전극 선분(14a)이 배치되어서 N측 패턴 전극층(14)이 형성되고 있다. 보다 구체적으로는, 복수의 전극 선분(14a)은, SiC 기판(11)의 중앙 영역을 에 워싸는 큰 육각형 패턴과, 이 육각형의 각 정점으로부터 방사형상으로 뻗는 방사선분 패턴을 형성하고 있다. 물론, N측 패턴 전극층(14)은, 이와 같은 패턴으로 형성될 필요는 없고, 예를 들면, 격자향상 패턴으로 형성되어도 된다.

이 도 2의 예와 같이, N측 패턴 전극층(14)은 선 형상(직선 모양이라도 되고, 곡선 형상이라도 된다)의 전극층 부분에 의해서 구성되는 것이 바람직하나, SiC 기판(11)의 배면(11b)에 이산적으로 배치된 복수의 패드 형상 전극층 부분(직4각형이나 원형 등 임의의 형상)에 의해 N측 패턴 전극층(14)이 형성되어 있어도 된다. 다만, 이 경우에도 복수의 패드 형상 전극층 부분이, SiC 기판(11)의 배면(11b)의 거의 전영역에 걸쳐 균등하게 분포되어 배치되는 것이 바람직하다.

도 3은, SiC 기판의 광 투과율(InGaN 반도체 발광부(12)의 발광 파장의 광의 투과율)과, 불순물 농도와의 관계를 설명하기 위한 도면이다. 이 도 3에서는, 불순물 농도 대신에, SiC 기판의 저항률(단위: Ωcm)이 도시되어 있다. SiC 기판의 저항률은, 그 불순물 농도가 높아질수록 작아진다.

SiC 기판(11)은, InGaN 반도체 발광부(12)의 발광 파장(예를 들면, 460 nm)에 대하여 양호한 광투과율을 달성할 수 있도록, 그 불순물 농도가 정해져 있다.

SiC의 굴절률은 2.7 이며, 파장 460 nm의 광의 투과율의 상한치(이론치)는 65.14 ％ 이다. 불순물 농도를 증가시키면 SiC 기판(11)의 저항률이 낮아지나, 광투과율은 내려간다.

SiC 기판(11)의 광투과율은, 40 ％ 이상인 것이 바람직하고, 60 ％ 이상이면 보다 바람직하다. 즉, 도 3으로부터, SiC 기판(11)은 그 저항률이 0.05 Ωcm 이상 이 되도록 불순물 농도가 제어되는 것이 바람직하고, 그 저항률이 0.2 Ωcm 이상이 되도록 불순물 농도가 제어되고 있으면 보다 바람직하다. SiC의 굴절률은 2.7 이기 때문에, 파장 460 nm의 광의 투과율은 65.14 ％가 상한이며, 저항률이 0.5 Ωcm를 초과하도록 불순물 농도를 감소시켜도, SiC 기판(11)의 저항률만이 높아질 뿐이다. 따라서, SiC 기판(11)의 저항률의 바람직한 범위의 상한치는 0.5 Ωcm 가 된다.

SiC 기판(11)의 저항률이 높아지면, 그에 따라 발광 다이오드 소자의 소비 전력이 많아진다. 그러나, 이 실시 형태의 구성에서는, 고반사 금속층(17)에서의 양호한 반사에 의해, InGaN 반도체 발광부(12)에서 발생한 광을 소자 내부에서의 감쇠를 억제하여 효율적으로 인출할 수 있기 때문에, 휘도의 대폭적인 향상이 달성된다. 그 때문에, 소정의 휘도를 얻기 위해 필요한 전력을 줄일 수 있기 때문에, 결과적으로, 소비 전력을 줄일 수 있거나, 또는 소비 전력이 증가한다고 해도 대폭적인 증가는 이루어지지 않는다.

이와 같이, 이 실시 형태의 발광 다이오드 소자에 의하면, SiC 기판(11)의 배면(11b) 측에 있어서 오믹 접합부(N측 패턴 전극층(14))의 면적을 줄이고, 또한, SiC 기판(11)과 고반사 금속층(17)과의 사이에 투명 절연층(15)을 개재시킴으로써, 반도체/금속의 계면을 배제하고 있다. 이것에 의해, SiC 기판(11)의 배면(11b) 측에 있어서의 반사율을 높일 수 있고, SiC 기판(11)의 표면(11a) 측(P측 투명 전극층(13) 측)으로 고효율로 광을 인출할 수 있다. 그 결과, 고휘도인 발광 다이오드 소자를 실현할 수 있다. 게다가, P측 투명 전극층(13)의 채용에 의해, 한층 더 고 휘도화가 실현된다.

도 4a-d는, SiC 기판(11)의 배면(11b) 측의 전극 구조의 형성 공정의 구체적인 예를 공정 순으로 나타내는 도해적인 단면도이다. 우선, 도 4a에 나타낸 바와 같이, SiC 기판(11)의 배면(11b)에 Ni 실리사이드층(합금층)(21)이 N측 패턴 전극층(14)에 대응하는 패턴으로 형성된다. 보다 구체적으로는, 예를 들면, 스퍼터링에 의해 막두께 100 Å의 Ni 막 패턴을 형성한 후, 예를 들면, 1000 ℃, 5 초간의 아닐을 실시함으로써, Ni 실리사이드층(21)이 형성된다.

다음에, 도 4b에 나타낸 바와 같이, 예를 들면, 스퍼터 법에 의해서, Ni 실리사이드층(21) 상에, 예를 들면 막두께 100O Å의 Ti층(22)이 적층되고, 다시, 그 위에 예를 들면 막두께 2500 Å의 Au 층(23)이 적층된다. 보다 구체적으로는, Ni 실리사이드층(21)의 부분을 개구한 레지스터막이 SiC 기판(11)의 배면(11b)에 형성되고, 그 상태로 전체면에 Ti 층 및 Au 층이 적층 형성된다. 그 후, 레지스터막과 함께 불요 부분의 Ti 층 및 Au 층이 리프트 오프 된다. 이와 같은 공정후에, 예를 들면, 500 ℃, 1 분의 신터를 실시함으로써, Ni/Ti/Au 적층막 구조의 N측 패턴 전극층(14)이 얻어진다.

이 도 4b의 공정에서는, P측 투명 전극층(13) 상의 패드 전극(16)이 동시에 형성된다. 이 패드 전극(16)은, P측 투명 전극층(13)에 접하는 Ti 층과, 이 Ti 층에 적층된 Au 층과의 적층막으로 이루어진다. SiC 기판(11) 측의 배면(11b) 측의 경우와 동일하게, 패드 전극(16)에 대응하는 개구를 가지는 레지스터막이 사전에 형성되고, 그 상태로 전체면에 Ti 층 및 Au 층이 적층된다. 그 후, 레지스터막과 함께, 패드 전극(16)에 대응하는 영역 이외의 부분의 Ti 층 및 Au 층이 리프트오프 된다.

이어서, 도 4c에 나타낸 바와 같이, 예를 들면 스퍼터 법 또는 CVD 법(화확적 기상성장법)에 의해, SiC 기판(11)의 배면(11b)에 피착하는 SiO₂ 막으로 이루어지는 투명 절연층(15)이 형성된다. 이 SiO₂ 막은, N측 패턴 전극층(14)의 표면도 포함한 전체면에 형성되므로 SiO₂ 막의 형성후, 포토리소그라피 프로세스에 의해, N측 패턴 전극층(14)의 표면을 노출시키기 위한 에칭 공정이 행해진다.

SiO₂ 막(투명 절연층(15))의 막두께 t 는, 절연성을 확보할 수 있는 범위에서 임의로 정하면 되나, 예를 들면 800 Å × 홀수배로 되는 것이 바람직하다. 이 막두께 t 는, InGaN 반도체 발광부(12)의 발광 파장 λ(=460 nm), SiO₂의 굴절률 n(=1.46)에 대해 t = λ/(4·n) × 홀수배로 되는 관계에 있다. 이 막두께 t 는, 투명 절연층(15)과 고반사 금속층(17)과의 계면에 있어서, 최대의 반사 효율을 얻기 위한 조건을 만족시킨다.

이렇게 하여 투명 절연층(15)이 형성된 다음에는, 도 4d에 나타낸 바와 같이 N측 패턴 전극층(14)의 노출면 및 투명 절연층(15)의 전체면을 덮는 고반사 금속층(17)이 피착 형성된다. 이 고반사 금속층(17)은, 예를 들면 알루미늄의 증착에 의해 형성되나, 그 막두께는 예를 들면 100O Å 정도로 된다. 이렇게 하여, 도 1에 나타낸 구조의 발광 다이오드 소자를 얻을 수 있다.

이상, 본 발명의 일실시 형태에 대해 설명하였으나, 본 발명은 다른 형태로 실시할 수도 있다. 예를 들면, 상술한 실시 형태에서는 투명 도전성 기판으로서 SiC 기판이 적용되고 있으나, 그 밖에도, 예를 들면 GaN 기판을 투명 도전성 기판으로서 적용할 수도 있다.

또, P측 투명 전극층(13)에는, Zn_{1 - x}Mg_xO 외에도, Ag, Al, Pa, Pd 등을 사용할 수 있다.

또한, 상술한 실시 형태에서는 질화갈륨계 반도체 발광소자를 예로 들었으나, 본 발명은, GaAs, GaP, InAlGaP, ZnSe, ZnO, SiC 등의 다른 재료계의 반도체 발광소자에 대해서도 적용할 수 있다.

또, 투명 절연막(15)과 고반사 금속층(17)과의 사이에, 밀착성을 높이기 위한 접착층을 설치해도 좋다. 접착층은, 예를 들면, 알루미나(Al₂0₃)를 스퍼터에 의해서 0.1 ㎛ 정도 설치함으로써 형성되어도 된다.

본 발명의 실시 형태에 대해 상세하게 설명해 왔으나, 이들은 본 발명의 기술적 내용을 명백히 하기 위해 사용된 구체적인 예에 지나지 않으며, 본 발명은 이들의 구체적인 예로 한정하여 해석되어서는 안 되며, 본 발명의 정신 및 범위는 첨부의 청구의 범위에 의해서만 한정된다.

본 출원은, 2004년 7월 12일에 일본 특허청에 제출된 특허출원 2004-205095 호에 대응하고 있고, 이 출원의 전체 개시는 여기에 인용에 의해 편입되는 것으로 한다.

상술한 바와 같이, 본 발명의 반도체 발광소자는 광 인출 효율을 효과적으로 향상시킴으로써 고휘도인 발광 다이오드를 실현할 수 있다.

Claims (4)

1. 반도체 발광부와,

   상기 반도체 발광부의 한쪽편에 배치된 표면 전극과,

   상기 반도체 발광부의 다른쪽편에 배치되며, 상기 반도체 발광부의 발광 파장에 대해 투명한 도전성 기판과,

   상기 도전성 기판의 상기 반도체 발광부와는 반대측의 면인 배면의 제 1 영역에 오믹 접합하도록 패턴 형성된 배면 전극과,

   상기 도전성 기판의 배면의 상기 제 1 영역 이외의 제 2 영역을 피복 하도록 형성되며, 상기 반도체 발광부의 발광 파장에 대해 투명한 배면 절연층을 포함하는 반도체 발광소자.
2. 제 1항에 있어서,

   상기 배면 전극에 접함과 동시에, 상기 배면 전극 및 상기 배면 절연층을 덮도록 이것들에 피착 형성된 도전성 재료로 이루어지며, 상기 반도체 발광부의 발광 파장에 대한 반사율이 상기 배면 전극 보다도 큰 반사층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
3. 제 1항에 있어서, 상기 도전성 기판은

   저항률이 0.05 Ωcm ∼ 0.5 Ωcm 의 범위로 되도록 불순물의 첨가량을 제어 한 탄화 실리콘 기판인 것을 특징으로 하는 반도체 발광소자.
4. 제 1항에 있어서, 상기 표면 전극은

   상기 반도체 발광부에 접하고, 상기 발광 파장에 대해 투명한 도전성 재료로 이루지는 투명 전극막을 포함하는 것을 특징으로 하는 반도체 발광소자.

Images