DE4207010A1 - Schutzvorrichtung gegen elektrostatische entladung in einem halbleiter-speicher - Google Patents
Schutzvorrichtung gegen elektrostatische entladung in einem halbleiter-speicherInfo
- Publication number
- DE4207010A1 DE4207010A1 DE4207010A DE4207010A DE4207010A1 DE 4207010 A1 DE4207010 A1 DE 4207010A1 DE 4207010 A DE4207010 A DE 4207010A DE 4207010 A DE4207010 A DE 4207010A DE 4207010 A1 DE4207010 A1 DE 4207010A1
- Authority
- DE
- Germany
- Prior art keywords
- pins
- electrostatic discharge
- doped diffusion
- diffusion regions
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000009993 protective function Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung betrifft eine Schutzvorrichtung
gegen eine elektrostatische Entladung in einem Halbleiter-Speicher
und insbesondere eine Schutzvorrichtung gegen eine
elektrostatische Entladung, die in einer Speicher-Vorrich
tung, die eine Vielzahl von Versorgungs-Anschlüssen (An
schluß-Steckern; Anschluß-Fahnen) aufweist, eingesetzt wird.
In einer Halbleiter-Speicher-Vorrichtung werden eine Span
nungsversorgung Vcc und ein Erdpotential (Massepotential)
Vss für die elektrische Grund-Spannungsversorgung (Leis
tungsversorgung) eingesetzt. Diese Spannungen der Spannung
versorgung werden über Anschlußstifte, die an dem Speicher-
Chip befestigt sind, in das Innere des Mikro-Chips einge
speist. Die Betriebs-Spannungsversorgung einer Halbleiter-
Speichervorrichtung wird dahingehend verbessert, daß sie bei
niedrigerem Leistungsniveau arbeitet, womit einem Trend zu
niedrigerer Leistung und höherer Integration gefolgt wird.
Die Anschluß-Stifte für die Spannungsversorgungs-Quelle sind
auf der Außenseite der Chips frei liegend angeordnet, wo
durch sie dem Einfluß der äußeren statischen Elektrizität
(Aufladung) ausgesetzt sind. In einem solchen Fall wird eine
Art Rauschen in den Stromversorgungs-Stiften erzeugt, wo
durch eine direkte Beeinflussung auf den internen Betrieb
verursacht wird. Ein solches Phänomen wird auch als elektro
statische Entladung bezeichnet. Dies ist als besondere Cha
rakteristik eines komplementären Metalloxid-Halbleiter-Spei
cher-Chips (C-MOS) bekannt. Um das Rauschen der Spannungs
versorgungs-Quelle in dem Inneren des Chips, das durch die
elektrostatische Entladung verursacht wird, zu dämpfen, muß
ein Entladungs- (Durchschlags-) Strom in dem Anschluß für
die Stromversorgung, der durch die elektrostatische Entla
dung verursacht wird, über äußere Ableitungen abgeleitet
werden, damit er nicht in das Innere des Mikro-Chips ein
dringt. Die elektrostatische Entladung ist in der Veröffent
lichung "Transaction of Elektron Device", August 1988, Seite
2133, beschrieben.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine
Vorrichtung anzugeben, mit der alle Anschluß-Stifte gegen
elektrostatische Entladung in einer Halbleiter-Vorrichtung,
die eine Vielzahl von Anschluß-Stiften für die Stromver
sorgung verwendet, zu schützen.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist
eine Halbleiter-Vorrichtung auf einem Substrat integriert
aufgebaut und eine Vielzahl von ersten dotierten Diffusi
ons-Bereichen, die auf dem Halbleiter-Substrat gebildet
sind, sind mit einer Vielzahl von Eingangs/Ausgangs-Anschluß-Stiften
(Fahnen) verbunden. Eine Vielzahl von zweiten
dotierten Diffusions-Bereichen, die auf dem Halbleiter-Sub
strat gebildet sind, sind mit einer Vielzahl von Anschluß-
Stiften für die Stromversorgung gemeinsam in Kontakt und sie
sind von der Vielzahl der ersten dotierten Diffusions-Be
reiche in einem vorgegebenen Abstand getrennt. Eine Vielzahl
von dritten dotierten Diffusions-Bereichen, die auf dem
Halbleiter-Substrat gebildet sind, sind zusammen mit der
Vielzahl von Anschluß-Stiften für die Erdung in Kontakt und
sie sind von der Vielzahl von ersten und zweiten dotierten
Diffusions-Bereichen in einem vorgegebenen Abstand jeweils
getrennt.
Zur näheren Erläuterung der vorliegenden Erfindung wird
nachfolgend ein Ausführungsbeispiel unter Bezugnahme auf die
Zeichnung beschrieben. In der Zeichnung zeigt
Fig. 1 eine Draufsicht auf ein schematisches Diagramm ei
ner Schutzvorrichtung gegen elektrostatische Ent
ladung gemäß der vorliegenden Erfindung,
Fig. 2 eine optimierte Ausführungsform der vorliegenden
Erfindung,
Fig. 3A eine Draufsicht auf ein Schutzelement gegen elek
trostatische Entladung in einem Halbleiter-Spei
cher,
Fig. 3B einen Querschnitt entlang der Schnittlinie A-A des
Schutzelementes gegen elektrostatische Entladung
der Fig. 1A, und
Fig. 4 eine Draufsicht auf ein schematisches Diagramm
einer herkömmlichen Schutzvorrichtung gegen elek
trostatische Entladung.
Die Fig. 3A und 3B zeigen verschiedene Aufbauten einer be
kannten Schutz-Einrichtung gegen elektrostatische Entla
dungen. Hierzu wird auf die koreanische Patentanmeldung
Nr. 91-1 125 verwiesen.
Wie die Draufsicht der Fig. 3A und der Querschnitt der
Fig. 3B zeigen, werden n⁺-Diffusions-Bereiche 20, 30 jeweils
in den unteren Teilen von metallischen Verteilungs- (Ver
sorgungs-) drähten 21, 31 gebildet, die mit einer Spannungs
versorgung Vcc und einem Erdungspotential Vss über Kontakt-
Bereiche 22, 32 verbunden sind. Ein metallischer Versor
gungsdraht 11, der mit einem Eingangs-Anschluß-Stift
(Stecker, Fahne) 1 verbunden ist, steht ebenfalls mit dem
n⁺-Diffusions-Bereich 10 in seinem unteren Teil über den
Kontakt-Bereich 12, und zwar in einer ähnlichen Art und
Weise, in Verbindung. Die drei n⁺-Diffusions-Bereiche 10, 20
und 30 werden durch Oxid-Trennschichten 15, die auf einem
Substrat 5 gebildet sind, voneinander getrennt. Hierbei ist
ersichtlich, daß das Substrat 5 ein monolithisches Substrat
sein kann, auf dem eine Halbleiter-Vorrichtung oder eine
Speicher-Vorrichtung gebildet wird. Die Diffusions-Berei
che 10, 20 und 30 können ebenso gut in einem Leiter vom Typ
mit n--Leitfähigkeit gebildet werden. Die n⁺-Diffusions-Be
reiche 10, 20 und 30 sind solche, die es ermöglichen, daß
ein Durchbruchs- (Entladungs-) Strom dadurch abfließt, daß
das Phänomen der Durchgreifspannung ausgenutzt wird, wenn
der Durchbruchsstrom in die entsprechenden Anschluß-Stifte
fließt. Zum Beispiel fließt der Durchbruchsstrom, falls ein
Durchbruchsstrom (stress current) in den Anschlüssen für die
Stromversorgung hervorgerufen wird, über den n⁺-Diffusions-
Bereich 20 in den unteren Teil des metallischen Verteilungs
drahtes (-leiters) 21 und in den n⁺-Diffusions-Bereich 30 in
dem unteren Teil des metallischen Verteilungsdrahtes (-lei
ters) des Anschlusses Vcc für die Spannungsversorgung. Dies
bedeutet, daß ein Durchbruchs-Phänomen (punch through Phäno
men) zwischen den Diffusions-Bereichen ausgenutzt wird.
Ein bekanntes Beispiel, bei dem das Schutzelement gegen die
elektrostatische Entladung verwendet wird, ist in den
Fig. 3A und 3B gezeigt, das in einem Speicher-Chip einge
setzt wird, wie er in Fig. 4 gezeigt ist. Hier wird der Auf
bau einer solchen Spannungsversorgung gezeigt, wobei die
Spannung jedem Schutzelement gegen elektrostatische Entla
dung mit Eingangs/Ausgangs-Stiften in einem 64K x 16 dyna
mischen Arbeits-Speicher (DRAM), hergestellt durch
Toshiba Co, Ltd. und Samsung Electronics, Co, Ltd., zuge
führt wird. Wie in Fig. 2 gezeigt ist, sind drei Anschlüsse
für die Spannungsversorgung Vcc1, Vcc2, Vcc3, drei Erdungs-
Anschlüsse Vss1, Vss2, Vss3 und vier Eingangs/Ausgangs-An
schlüsse P1, P2, P3, P4 vorgesehen. Die Schutzelemente 200a,
200b, 200c, 200d gegen die elektrostatische Entladung nach
der Fig. 4 sind mit jedem Eingangs/Ausgangs-Anschluß in ei
ner Art und Weise verbunden, wie dies in den Fig. 3A und 3B
dargestellt ist. Das erste Schutzelement 200a gegen die
elektrostatische Entladung, das mit dem ersten Eingangs/Aus
gangs-Anschluß-Stift P1 verbunden ist, ist nur mit dem ers
ten Anschluß-Stift der Stromversorgung Vcc1 und dem ersten
Stift Vss1 für die Erdung verbunden. Der zweite Erdungs-An
schluß-Stift Vss2 und der dritte Anschluß-Stift Vcc3 für die
Spannungsversorgung sind mit dem zweiten Schutzelement 200b
gegen elektrostatische Entladung verbunden, das seinerseits
mit dem zweiten Eingangs/Ausgangs-Anschluß-Stift P2 verbun
den ist. Das zweite Schutzelement 200b gegen die elektro
statische Entladung ist mit dem dritten Schutzelement 200c
gegen elektrostatische Entladung verbunden. Der dritte An
schluß-Stift Vss3 für die Erdung und das vierte Schutzele
ment 200d gegen elektrostatische Entladung sind mit dem
dritten Schutzelement 200c gegen elektrostatische Entladung
verbunden, das seinerseits mit dem dritten Eingangs/Aus
gangs-Anschluß-Stift P3 verbunden ist. Der zweite Anschluß-
Stift Vcc2 für die Stromversorgung ist mit dem vierten
Schutzelement 200d gegen elektrostatische Entladung verbun
den, das seinerseits mit dem vierten Eingangs/Ausgangs-An
schluß-Stift P4 verbunden ist. Hierbei ist vorteilhaft, daß
die Schutzelemente gegen elektrostatische Entladung mit den
Anschluß-Stiften für die Stromversorgung und die Erdung ver
bunden sind, wie dies in den Fig, 3A und 3B dargestellt ist.
In einem solchen Aufbau nach dem Stand der Technik können
der erste Anschluß-Stift Vcc1 für die Stromversorgung und
der erste Anschlußstift Vcc1 für die Erdung gegen elektro
statische Entladung mittels dem ersten Schutzelement 200a
gegen eine elektrostatische Entladung geschützt werden,
allerdings können andere Anschluß-Stifte, wie beispielsweise
der zweite Anschluß-Stift Vcc2 für die Stromversorgung und
der zweite Anschluß-Stift Vss2 für die Erdung, und der drit
te Anschluß-Stift Vcc3 für die Stromversorgung und der drit
te Anschluß-Stift Vss3 für die Erdung nicht hiergegen ge
schützt werden, da keine Durchbruchspfade vorhanden sind.
Weiterhin kann das zweite Schutzelement 200b gegen elektro
statische Entladung den zweiten Anschluß-Stift Vss2 für die
Erdung und den dritten Anschluß-Stift Vcc3 für die Stromver
sorgung gegen elektrostatische Entladung schützen, aller
dings ist es nicht dazu geeignet, den ersten Anschluß-Stift
Vss1 für die Stromversorgung, den ersten Anschluß-Stift Vcc1
für die Stromversorgung, den zweiten Anschluß-Stift Vcc2 für
die Stromversorgung, den dritten Anschluß-Stift Vss3 für die
Erdung und den dritten Anschluß-Stift Vcc3 für die Stromver
sorgung dagegen zu schützen. Dementsprechend kann das dritte
Schutzelement 200c gegen elektrostatische Entladung den
dritten Anschluß-Stift Vss3 für die Erdung und den dritten
Anschluß-Stift Vcc3 für die Spannungsversorgung schützen,
allerdings ist es nicht dazu geeignet, andere Anschluß-Stif
te für die Stromversorgung zu schützen. Das vierte Schutz
element 200d gegen elektrostatische Entladung kann nur den
zweiten Anschluß-Stift Vcc2 für die Stromversorgung und den
dritten Anschluß-Stift Vss3 für die Erdung schützen. In dem
Fall, in dem verschiedene Anschluß-Stifte für die Stromver
sorgung in einem hochintegrierten Schaltkreis verwendet wer
den, kann das sogenannte Streß-Phänomen (Durchbruchs-Phä
nomen) durch eine elektrostatische Entladung über alle An
schluß-Stifte hervorgerufen werden. Falls ein solcher Durch
schlag an irgendeinem Anschluß-Stift verursacht wird, muß
dieser geschützt werden. In einem herkömmlichen Aufbau, wie
er in Fig. 4 gezeigt ist, ist es unmöglich, alle Anschluß-
Stifte für die Stromversorgung gegen eine elektrostatische
Entladung zu schützen.
Aus Gründen der Vereinfachung werden solche Teile, die
nichts mit dem Schutz gegen elektrostatische Entladung in
einem Speicher-Chip 400 zu tun haben, im Rahmen der Fig. 1
nicht dargestellt. Sämtliche Anschluß-Stifte für die Strom
versorgung und die Erdung Vcc1, Vcc2, Vcc3, Vss1, Vss2, Vss3
und die Schutzelemente gegen elektrostatische Entladung
200e, 200f, 200g, 200h sind miteinander verbunden. Der erste
bis dritte Anschluß-Stift für die Stromversorgung Vcc1,
Vcc2, Vcc3 sind gemeinsam mit dem n⁺-Diffusions-Bereich (Be
zugszeichen 30 in Fig. 3B) von ersten bis vierten Schutzele
menten gegen elektrostatische Entladung 200e, 200f, 200g,
200h über den metallischen Versorgungsleiter 31 für die
Spannungsversorgung verbunden. Der erste bis dritte An
schluß-Stift für die Erdung Vss1, Vss2, Vss3 sind gemeinsam
mit dem n⁺-Diffusions-Bereich (Bezugszeichen 20 in Fig. 3B)
von ersten bis vierten Schutzelementen gegen elektrosta
tische Entladung 200e, 200f, 200g, 200h über den me
tallischen Versorgungsleiter 21 für das Erdungspotential
verbunden. Demzufolge kann ein Durchschlagspfad zwischen
allen Stromversorgungs-Stiften und allen Schutzelementen ge
gen elektrostatische Entladung innerhalb des Mikro-Chip 400
gebildet werden. Deshalb kann in dem Fall, in dem eine
Durchschlagsspannung (stress) an einem der Stromversor
gungs-Stifte oder an allen Stiften auftritt, eine Schutz
funktion gegen elektrostatische Entladung erreicht werden.
Hierbei macht es keinen Unterschied, wenn weitere Anschluß-Stifte
für die Stromversorgung vorgesehen werden.
Die Fig. 2 zeigt eine Ausführungsform entsprechend Fig. 1.
Die erfindungsgemäßen Maßnahmen werden in Verbindung mit ei
nem 16Mega DRAM durchgeführt. Die 20 Schutzelemente 201,
202, . . .., 220 gegen elektrostatische Entladung, die mit
Eingangs/Ausgangs-Anschluß-Stiften (-Fahnen) in einer Form,
wie sie in Fig. 3A gezeigt ist, verbunden sind, sind gemein
sam mit Anschluß-Stiften für die Stromversorgung und die Er
dung Vcc1, Vcc2, Vss1, Vss2, verbunden. Demzufolge kann,
falls eine Durchschlagsspannung an irgendeinem der An
schluß-Stifte für die Stromversorgung, an mehreren oder an
allen Anschluß-Stiften für die Stromversorgung, auftritt,
eine Schutz-Funktion gegen elektrostatische Entladung er
reicht werden, unabhängig von der jeweiligen Position. Ob
wohl anhand der Fig. 2 eine Ausführungsform beschrieben ist,
in der vier Anschluß-Stifte für die Stromversorgung vorge
sehen sind, können Anschluß-Stifte für die Stromversorgung
gemäß der vorliegenden Erfindung unabhängig von ihrer Anzahl
vorgesehen werden. Dennoch müssen für diesen Fall die Dicke
der Stromversorgungsleiter, die mit den Schutzelementen ge
gen elektrostatische Entladung verbunden sind, optimiert
werden, um eine Beeinflussung, die durch das Rauschen der
Stromversorgung verursacht wird, zu minimieren, falls die
Schutzelemente für die elektrostatische Entladung und die
Anschluß-Stifte für die Stromversorgung miteinander verbun
den sind.
Wie vorstehend beschrieben wurde, ist die vorliegende Erfin
dung dazu geeignet, einen Stress (Belastung), der durch
einen oder auch durch alle Stifte für die Stromversorgung
durch elektrostatische Entladung in einer Halbleiter-Spei
cher-Vorrichtung verursacht wird, zu schützen und sie führt
daher dazu, eine stabilere und zuverlässigere Halbleiter-
Speicher-Vorrichtung gegen Rauschen der Stromversorgung
durch elektrostatische Entladung zu realisieren.
Während die vorliegende Erfindung unter Bezugnahme auf ein
bevorzugtes Ausführungsbeispiel beschrieben wurde, ist für
den Fachmann ersichtlich, daß Änderungen im Rahmen des all
gemeinen Erfindungsgedankens möglich sind.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben
sich aus den Unteransprüchen.
Claims (10)
1. Schutzvorrichtung gegen elektrostatische Entladung in
einer Halbleiter-Speicher-Vorrichtung, die eine Vielzahl
von Eingangs/Ausgangs-Anschluß-Stiften für die Stromver
sorgung und eine Vielzahl von Eingangs/Ausgangs-An
schluß-Stiften für das Erdungspotential aufweist, ge
kennzeichnet durch folgende Merkmale:
Eine Vielzahl von ersten dotierten Diffusions-Bereichen, die auf einem Halbleiter-Substrat gebildet sind, die je weils mit einer Vielzahl von Eingangs/Ausgangs-An schluß-Stiften in Kontakt stehen,
eine Vielzahl von zweiten dotierten Diffusions-Berei chen, die gemeinsam auf dem Halbleiter-Substrat gebildet sind, die mit der Vielzahl von Anschluß-Stiften für die Stromversorgung in Kontakt stehen, wobei die Vielzahl der zweiten dotierten Diffusions-Bereiche in einem vor gegebenen Abstand von der Vielzahl der ersten Dif fusions-Bereiche getrennt sind,
eine Vielzahl von dritten dotierten Diffusions-Berei chen, die auf dem Halbleiter-Substrat gebildet sind, die gemeinsam mit der Vielzahl der Anschluß-Stifte für die Erdung in Kontakt stehen, wobei die Vielzahl der dritten dotierten Diffusions-Bereiche von der Vielzahl der ers ten und zweiten dotierten Diffusions-Bereiche in einem vorgegebenen Abstand jeweils getrennt sind.
Eine Vielzahl von ersten dotierten Diffusions-Bereichen, die auf einem Halbleiter-Substrat gebildet sind, die je weils mit einer Vielzahl von Eingangs/Ausgangs-An schluß-Stiften in Kontakt stehen,
eine Vielzahl von zweiten dotierten Diffusions-Berei chen, die gemeinsam auf dem Halbleiter-Substrat gebildet sind, die mit der Vielzahl von Anschluß-Stiften für die Stromversorgung in Kontakt stehen, wobei die Vielzahl der zweiten dotierten Diffusions-Bereiche in einem vor gegebenen Abstand von der Vielzahl der ersten Dif fusions-Bereiche getrennt sind,
eine Vielzahl von dritten dotierten Diffusions-Berei chen, die auf dem Halbleiter-Substrat gebildet sind, die gemeinsam mit der Vielzahl der Anschluß-Stifte für die Erdung in Kontakt stehen, wobei die Vielzahl der dritten dotierten Diffusions-Bereiche von der Vielzahl der ers ten und zweiten dotierten Diffusions-Bereiche in einem vorgegebenen Abstand jeweils getrennt sind.
2. Schutzvorrichtung nach Anspruch 1, dadurch gekennzeich
net, daß die ersten bis dritten dotierten Diffusions-Be
reiche von einem Typ derselben Leitfähigkeit sind.
3. Schutzvorrichtung gegen elektrostatische Entladung in
einer Halbleiter-Speicher-Vorrichtung, die eine Vielzahl
von Eingangs/Ausgangs-Anschluß-Stiften für die Stromver
sorgung und eine Vielzahl von Eingangs/Ausgangs-An
schluß-Stiften für das Erdungspotential aufweist, ge
kennzeichnet durch folgende Merkmale:
Eine Vielzahl von ersten dotierten Diffusions-Bereichen vom Typ einer zweiten Leitfähigkeit, die auf einem Halb leiter-Substrat vom Typ einer ersten Leitfähigkeit ge bildet sind, die mit einer Vielzahl von Eingangs/Aus gangs-Anschluß-Stiften jeweils in Kontakt stehen,
eine Vielzahl von zweiten dotierten Diffusions-Bereichen vom Typ der zweiten Leitfähigkeit, die auf dem Halblei ter-Substrat gebildet sind, die gemeinsam mit der Viel zahl von Anschluß-Stiften für die Stromversorgung in Kontakt stehen,
eine Vielzahl von dritten dotierten Diffusions-Bereichen vom Typ der zweiten Leitfähigkeit, die auf dem Halblei ter-Substrat gebildet sind, die gemeinsam mit der Viel zahl der Anschluß-Stifte für die Erdung in Kontakt stehen,
eine Vielzahl von Feld-Oxid-Schichten, die auf dem Halb leiter-Substrat gebildet sind, um die ersten bis dritten dotierten Diffusions-Schichten mit einem vorgegebenen Ab stand voneinander zu trennen.
Eine Vielzahl von ersten dotierten Diffusions-Bereichen vom Typ einer zweiten Leitfähigkeit, die auf einem Halb leiter-Substrat vom Typ einer ersten Leitfähigkeit ge bildet sind, die mit einer Vielzahl von Eingangs/Aus gangs-Anschluß-Stiften jeweils in Kontakt stehen,
eine Vielzahl von zweiten dotierten Diffusions-Bereichen vom Typ der zweiten Leitfähigkeit, die auf dem Halblei ter-Substrat gebildet sind, die gemeinsam mit der Viel zahl von Anschluß-Stiften für die Stromversorgung in Kontakt stehen,
eine Vielzahl von dritten dotierten Diffusions-Bereichen vom Typ der zweiten Leitfähigkeit, die auf dem Halblei ter-Substrat gebildet sind, die gemeinsam mit der Viel zahl der Anschluß-Stifte für die Erdung in Kontakt stehen,
eine Vielzahl von Feld-Oxid-Schichten, die auf dem Halb leiter-Substrat gebildet sind, um die ersten bis dritten dotierten Diffusions-Schichten mit einem vorgegebenen Ab stand voneinander zu trennen.
4. Schutzvorrichtung nach Anspruch 3, dadurch gekennzeich
net, daß die ersten dotierten Diffusions-Bereiche mit
den Eingangs/Ausgangs-Anschluß-Stiften über metallische
Teile in Kontakt stehen.
5. Schutzvorrichtung nach Anspruch 3, dadurch gekennzeich
net, daß die zweiten dotierten Diffusions-Bereiche mit
den Anschluß-Stiften für die Stromversorgung über metal
lische Teile in Kontakt stehen.
6. Schutzvorrichtung nach Anspruch 3, dadurch gekennzeich
net, daß die dritten dotierten Diffusions-Bereiche mit
den Anschluß-Stiften für das Erdungspotential über
metallische Teile in Kontakt stehen.
7. Schutzvorrichtung nach Anspruch 3, dadurch gekennzeich
net, daß die ersten, zweiten und dritten dotierten
Diffusions-Bereiche jeweils innerhalb des Typs der zwei
ten Leitfähigkeit gebildet sind.
8. Schutzvorrichtung gegen elektrostatische Entladung in
einer Halbleiter-Speicher-Vorrichtung, gekennzeichnet
durch folgende Merkmale:
Eine Vielzahl von Eingangs/Ausgangs-Anschluß-Stiften, die jeweils mit einem Schutzelement gegen elektrosta tische Entladung verbunden sind,
eine Vielzahl von Anschluß-Stiften für die Stromver sorgung, die gemeinsam mit dem Schutzelement gegen elektrostatische Entladung verbunden sind, und
eine Vielzahl von Anschluß-Stiften für das Erdungspoten tial, die gemeinsam mit dem Schutzelement gegen elektro statische Entladung verbunden sind.
Eine Vielzahl von Eingangs/Ausgangs-Anschluß-Stiften, die jeweils mit einem Schutzelement gegen elektrosta tische Entladung verbunden sind,
eine Vielzahl von Anschluß-Stiften für die Stromver sorgung, die gemeinsam mit dem Schutzelement gegen elektrostatische Entladung verbunden sind, und
eine Vielzahl von Anschluß-Stiften für das Erdungspoten tial, die gemeinsam mit dem Schutzelement gegen elektro statische Entladung verbunden sind.
9. Schutzvorrichtung nach Anspruch 8, dadurch gekennzeich
net, daß die Vielzahl der Anschluß-Stifte für die Strom
versorgung gemeinsam mit dem Schutzelement gegen elek
trostatische Entladung über metallische Verteilungslei
ter verbunden sind.
10. Schutzvorrichtung nach Anspruch 8, dadurch gekennzeich
net, daß die Vielzahl der Anschluß-Stifte für das
Erdungspotential gemeinsam mit dem Schutzelement gegen
elektrostatische Entladung über metallische Verteilungs
leiter verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910016125A KR940009605B1 (ko) | 1991-09-16 | 1991-09-16 | 반도체 메모리의 정전방전 보호장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4207010A1 true DE4207010A1 (de) | 1993-03-25 |
DE4207010C2 DE4207010C2 (de) | 1999-01-14 |
Family
ID=19319990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4207010A Expired - Fee Related DE4207010C2 (de) | 1991-09-16 | 1992-03-05 | Schutzvorrichtung gegen elektrostatische Entladung in einer Halbleiter-Speicher-Vorrichtung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH077820B2 (de) |
KR (1) | KR940009605B1 (de) |
DE (1) | DE4207010C2 (de) |
GB (1) | GB2259606B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031669A (ja) | 2001-07-13 | 2003-01-31 | Ricoh Co Ltd | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0291242A2 (de) * | 1987-05-15 | 1988-11-17 | Advanced Micro Devices, Inc. | Schutzsystem für CMOS-integrierte Schaltungen |
EP0412561A2 (de) * | 1989-08-11 | 1991-02-13 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltungsanordnung |
DE4126047A1 (de) * | 1991-01-23 | 1992-08-06 | Samsung Electronics Co Ltd | Vorrichtung zum schutz einer halbleitereinrichtung vor einer elektrostatischen entladung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59100550A (ja) * | 1982-11-30 | 1984-06-09 | Mitsubishi Electric Corp | 半導体装置 |
JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
JPH0793361B2 (ja) * | 1987-04-17 | 1995-10-09 | 日本電気株式会社 | 半導体入力保護装置 |
US4870530A (en) * | 1988-06-27 | 1989-09-26 | Advanced Micro Devices, Inc. | Electrostatic discharge protection circuitry for any two external pins of an I.C. package |
JPH02111064A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | モノリシックicの静電破壊保護回路 |
JPH061802B2 (ja) * | 1989-03-14 | 1994-01-05 | 株式会社東芝 | 半導体装置 |
JPH03180052A (ja) * | 1989-12-08 | 1991-08-06 | Nec Corp | 半導体集積回路 |
-
1991
- 1991-09-16 KR KR1019910016125A patent/KR940009605B1/ko not_active IP Right Cessation
-
1992
- 1992-03-05 DE DE4207010A patent/DE4207010C2/de not_active Expired - Fee Related
- 1992-03-31 GB GB9207050A patent/GB2259606B/en not_active Expired - Fee Related
- 1992-03-31 JP JP4077037A patent/JPH077820B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0291242A2 (de) * | 1987-05-15 | 1988-11-17 | Advanced Micro Devices, Inc. | Schutzsystem für CMOS-integrierte Schaltungen |
EP0412561A2 (de) * | 1989-08-11 | 1991-02-13 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltungsanordnung |
DE4126047A1 (de) * | 1991-01-23 | 1992-08-06 | Samsung Electronics Co Ltd | Vorrichtung zum schutz einer halbleitereinrichtung vor einer elektrostatischen entladung |
Also Published As
Publication number | Publication date |
---|---|
GB9207050D0 (en) | 1992-05-13 |
KR940009605B1 (ko) | 1994-10-15 |
DE4207010C2 (de) | 1999-01-14 |
GB2259606B (en) | 1996-01-17 |
GB2259606A (en) | 1993-03-17 |
JPH077820B2 (ja) | 1995-01-30 |
JPH05129526A (ja) | 1993-05-25 |
KR930006902A (ko) | 1993-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE19518550C2 (de) | Eingangsschutzschaltung für eine MOS-Einrichtung | |
EP0772046B1 (de) | Magnetfeldsensor und Strom- oder Energiesensor | |
DE3712178C2 (de) | ||
DE69635018T2 (de) | Schutz gegen elektrostatische entladung für ein makrozellenfeld | |
DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
DE10214068A1 (de) | ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung | |
DE19844990A1 (de) | Anordnungsstruktur eines Halbleiterbauelements | |
DE102008006525A1 (de) | Schaltungslayout für unterschiedliche Leistungsanforderungen und entsprechendes Verfahren | |
DE3234745A1 (de) | Verfahren und vorrichtung zum schuetzen von filmmontierten integrierten schaltkreisen (mikropacks) vor zerstoerung durch elektrostatische aufladung | |
DE10012700A1 (de) | Halbleitervorrichtung | |
DE4121888C2 (de) | IC-Karte | |
DE10109174A1 (de) | Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben | |
EP0282617A1 (de) | Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte | |
EP1597734A1 (de) | Halbleiterchipanordnung mit rom | |
DE10247431A1 (de) | Halbleitervorrichtung | |
EP0750343B1 (de) | Bank von Schmelzsicherungen mit ESD-Schutz | |
DE4327290C2 (de) | Integrierte Halbleiterschaltung | |
DE19906841B4 (de) | Funkenstreckenanordnung und Verfahren zur Herstellung einer vertikalen Funkenstrecke | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
DE4207010C2 (de) | Schutzvorrichtung gegen elektrostatische Entladung in einer Halbleiter-Speicher-Vorrichtung | |
EP0045403A1 (de) | Verefahren zur Herstellung einer Anordnung zum Verringern der Strahlungsempfindlichkeit von in integrierter MOS-Schaltkreistechnik ausgeführten Speicherzellen | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
DE10297292T5 (de) | Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht | |
DE10352398B4 (de) | Soft-Error-Verbesserung für Latch-Schaltung in einem DRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |