DE68916192T2 - Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz. - Google Patents

Description

• Die Erfindung betrifft eine integrierte Schaltung mit Ausgangspuffern.
• Der Schutz integrierter Schaltungen vor einer Beschädigung wegen elektrostatischer Entladungen (ESD, electrostatic discharge) hat unter den Entwicklern integrierter Schaltungen (IC) für beträchtliche Aufmerksamkeit gesorgt. Insbesondere die Eingangs- und Ausgangspufferstufen sind anfällig für eine Beschädigung, da sie unmittelbar mit den Gehäuseanschlüssen verbunden sind. Das heißt ein Überspannungszustand an den Gehäuseanschlüssen als Folge eines ESD-Ereignisses kann leicht die Schaltungsanordnung beschädigen, die für einen niedrigen Spannungsbetrieb von typischerweise 5 Volt oder weniger ausgelegt ist. In dem Fall von einer MOS-Eingangsschaltung verursacht die ESD typischerweise eine Beschädigung an den Gateoxyden der Eingangspuffer, wohingegen sie bei einer Ausgangsschaltung häufig zu Beschädigungen an den Drainzonen führt. Es sind noch weitere Arten von Beschädigungen möglich. Es zeigt sich, daß die Ausgangspuffer integrierter MOS- Schaltungen sehr anfällig für eine Beschädigung aufgrund von ESD-Ereignissen sind, wenn die Ausgangspuffer eine Metall- Silicid-Kontaktierungsschicht auf dem Gate und den diffundierten Source/Drain-Zonen haben, siehe zum Beispiel "ESD Phenomena und Protection Issues in CMOS Output Buffers" von C. Duvvury et al, IEEE International Reliability Physics Symposium, Seiten 174-180 (1987).
• Um die Eingangs- und Ausgangsschaltung zu schützen, können Überspannungs-Klemmbauelemente, typischerweise Dioden oder Transistoren, verwendet werden. Diese Bauelemente sind typischerweise zwischen einem Eingangs/Ausgangs- Kontaktierungsfleck und einem Stromversorgungsleiter angeschlossen. Bei einer Schaltung ist das Klemmbauelement um die Peripherie des Kontaktierungsflecks herum angeordnet; siehe US-PS 4806999 und US-PS 4821089, die zusammen mit der vorliegenden Erfindung auf den Anmelder übertragen worden sind. Um die Eingangsschaltungen zu schützen, werden verschiedene Kombinationen aus Klemmdioden, Transistoren und Widerständen zwischen dem Eingangs-Kontaktierungsfleck und den Eingangstransistoren zur Begrenzung der Spannung verwendet, die an den Eingangsgates erscheint. Obwohl schützende Klemmdioden auch zum Schutz der Ausgangspuffer verwendet worden sind, haben diese keinen so hohen Schutz geboten, wie dies in vielen Fällen wünschenswert ist. Aus dem japanischen Patent-Abstrakt, Band 6, Nummer 140 (E-121) (1018) und der JP-PS 5763861 ist bekannt, Schutzdioden für einen Ausgangspuffer als auch Widerstandselemente unmittelbar in den Source- und Drainzonen der Ausgangstransistoren vorzusehen.
• Ein Problem beim Schützen der Ausgangspuffer ist darin zu sehen, daß der zum Schützen der Eingangsschaltung typischerweise verwendete Widerstandswert typischerweise in der Größenordnung von einigen Hunderten oder sogar einigen Tausenden Ohm liegt. Ein solcher Wert ist für den Einsatz in Ausgangspuffern viel zu hoch, da der Puffer manchmal große kapazitive Lasten (zum Beispiel typischerweise größer als 10 Pikofarad und häufig sogar größer als 100 Pikofarad) treiben muß. Ein Ausgangswiderstand in der Größenordnung um einige hundert Ohm (oder mehr) würde deshalb die Ausgangsschaltgeschwindigkeit des Puffers auf einen unannehmbar langsamen Wert verringern. Außerdem würde sich die Senk- und Quellstromfähigkeit der Puffer beim Einsatz eines Widerstandes mit einem großen Widerstandswert verschlechtern. Aus diesen Gründen hat man es als wünschenswert angesehen, zwischen dem Ausgangspuffer und dem Kontaktierungsfleck einen möglichst guten Leiter zu verwenden, um die externe Last bei einer hohen Geschwindigkeit schalten zu können. Das bedeutet normalerweise, daß die Metallschicht (z.B. Aluminium) der integrierten Schaltung zur Bildung des Leiters zwischen dem Ausgangspuffer und dem Kontaktierungsfleck verwendet wird. In einigen Fällen allerdings, in denen lediglich eine einzige Metallschicht auf der integrierten Schaltung vorhanden ist, haben Überlegungen bei der Layoutgestaltung bewirkt, daß die darunterliegende Polysilizium- oder Metall-Silicid-Schicht für diesen Zweck benützt wird. Das heißt, wenn ein Aluminiumleiter zum Überziehen des Ausgangspuffers erforderlich ist, zum Beispiel für einen Leistungsbus, wird eine Silicidschicht zur Verbindung des Ausgangspuffers mit dem Kontaktierungsfleck verwendet. Allerdings wurde, wen dies nicht gerade für diesen oder andere Zwecke erforderlich war, der Einsatz einer Polysilizium oder Silicidverbindung zwischen dem Ausgangspuffer und dem Kontaktierungsfleck beim Stand der Technik vermieden, um eine hohe Leistungsfähigkeit zu bewahren.
• Gemäß der Erfindung wird eine integrierte Schaltung nach Anspruch 1 geschaffen.
• Wie man aus der folgenden Beschreibung unter Bezugnahme auf die Zeichnungen sehen kann, ist ein Widerstand zwischen dem Drainanschluß des n-Kanal-Transistors in einem gegebenen Puffer und dem entsprechenden Kontaktierungsfleck enthalten. Bei einer bevorzugten Ausführungsform sind mehrere Drainzonen von n-Kanal-Ausgangstransistoren jeweils mit dem Kontaktierungsfleck über einen separaten Widerstand verbunden. Diese Widerstände werden wünschenswerterweise in einer abgeschiedenen Schicht, typischerweise dotiertes Polysilizium oder Metall-Silicid, die das Halbleitersubstrat überzieht, gebildet. Der Kontaktierungsfleck ist ferner mit einer Überspannungs-Klemmeinrichtung verbunden, und zwar typischerweise mit einer oder mehreren Dioden oder Transistoren.
• Die Erfindung wird nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Es zeigen:
• Fig.1 in schematischer Weise einen Ausgangspuffer,
• Fig.2 ein typisches Layout des Ausgangspuffers nach Fig. 1,
• Fig.3 einen die Erfindung verkörpernden Ausgangspuffer,
• Fig.4 in schematischer Weise einen anderen Ausgangspuffer, der die Erfindung verwirklicht, und
• Fig.5 ein physikalisches Layout des Ausgangspuffers nach Fig.4.
• Die vorliegende Erfindung betrifft eine integrierte Schaltung mit einem verbesserten Schutz gegen elektrostatische Entladung (ESD).
• Ich habe herausgefunden, daß die erfinderische Technik eine erhebliche Verbesserung mit sich bringt, wie dies durch das unten diskutierte "menschliche Körpermodell", gemessen wurde, und dies sogar für Silicid-Ausgangspuffer, die für einen Durchbruch am meisten anfällig sind. Außerdem beeinflußt die vorliegende Technik, die in CMOS-Technologie ohne zusätzliche Herstellungsschritte verwirklicht werden kann, die Leistungsfähigkeit des geschützten Ausgangspuffers minimal, Wir nehmen zunächst Bezug auf Fig.1, wonach ein Ausgangspuffer in CMOS-Technologie einen p-Kanal-Transistor 11 und einen n-Kanal-Transistor 12 aufweist, deren Drainelektroden an einem gemeinsamen Pufferausgangsknoten 13 verbunden sind. Ein Silicid-Widerstand 14 ist zwischen den Knoten 13 und einen Ausgangs-Kontaktierungsfleck 17 geschaltet. Außerdem sind Spannungsklemmdioden 15 und 16 an den Kontaktierungsfleck und an die Leiter VDD bzw. VSS einer Stromversorgung angeschlossen. Wie nachstehend diskutiert wird, können die Dioden 15 und 16 um die Peripherie des Kontaktierungsflecks herum angeordnet sein, um den Widerstand und die Induktivität zu minimieren, wodurch eine schnelle Klemmwirkung für einen maximalen Schutz gewährleistet wird. Ich habe überraschenderweise herausgefunden, daß der Wert des Widerstandes 14 bei dieser Anordnung sehr niedrig sein kann, was eine gute Leistungsfähigkeit ermöglicht, während noch eine beachtliche Verbesserung des ESD-Schutzes nach dem menschlichen Körpermodelltest erreicht wird, der unten diskutiert wird. In einem typischen Fall liegt der Wert dieses Widerstandes in einem Bereich von 2 bis 10 Ohm, obwohl ein höherer Wert im Falle eines relativ kleinen Ausgangspuffers, der eine kleine Last treibt, geeignet ist. Ich schätze, daß ein Wert bis zu etwa 20 Ohm für kleine Ausgangspuffer sinnvoll ist, wohingegen ein niedriger Wert von 1 Ohm noch einen sinnvollen Schutz liefert, während er für einen relativ großen Ausgangspuffer eine hohe Leistungsfähigkeit ermöglicht.
• Bezugnehmend auf Fig.2 ist eine Draufsicht eines typischen Layouts des Puffers nach Fig.1 gezeigt. Ein Ausgangs-Kontaktierungsfleck, typischerweise Aluminium, besitzt einen zentralen Bereich 200, der für eine Drahtkontaktierung mit dem Gehäuseanschluß verwendet wird. Die Peripherie 213 des Kontaktierungsflecks ist mit einem Isolator bedeckt, der typischerweise Teil einer Siliziumdioxyd- oder Siliziumnitrid-"Abdeckungs-"Schicht ist. Die obere Hälfte (wie gezeigt) der Peripherie des Kontaktierungsflecks erstreckt sich nach unten über Kontaktierungsfenster 201 zu einer p-Typ-Halbleiterzone 215, die die Anode der Diode 15 bildet. Die darunterliegende n- Typ-Halbleiterzone (typischerweise eine n-Wanne) bildet die Kathode der Diode 15 und ist über Kontaktierungsfenster mit dem positiven Leiter (VDD) 203 der Stromversorgung verbunden. Auf ähnliche Weise ist die untere Hälfte des Kontaktierungsflecks über Kontaktierungsfenster 202 mit der n-Typ-Kathodenzone 216 der Diode 16 verbunden. Die darunterliegende p-Typ-Anodenzone der Diode 16 (typischerweise eine p-Wanne) ist über Kontaktierungsfenster mit dem negativen Leiter (VSS) 204 der Stromversorgung verbunden. Eine weitere Erläuterung dieser Schutzdioden kann in der oben angegebenen US-PS 4806999 gefunden werden.
• Die Metall-Silicid-Verbindung 205 verbindet den Kontaktierungsfleck mit dem Ausgangspuffer und bildet den erforderlichen Widerstand für einen geeigneten ESD-Schutz. Beispielsweise bildet eine Titansilicid-Verbindung mit einer Dicke von 100 Nanometer (1000 Angström), einer Breite von 10 Mikrometer und einer Länge von 20 Mikrometer einen Widerstand von ungefähr 3 Ohm. Andere geometrische Abmessungen können ohne weiteres bestimmt werden, die den gewünschten Widerstand erzielen, und zwar auf der Grundlage des spezifischen Widerstandes des verwendeten Silicids, der im Fall des Titansilicids ungefähr 1,5 Ohm pro Quadrat ist. Der Kontaktierungsfleck ist über Kontaktierungsfenster 214 mit einer Seite des Silicid-Widerstands verbunden. Die Drainelektroden der p-und n-Kanal-Ausgangstransistoren liegen unter den Metallkontaktierungsflächen 207 bzw. 208, die die andere Seite des Widerstands über Kontaktierungsfenster 206 kontaktieren. Flächen 209 und 210 bilden die Gateelektroden, und Flächen 211 und 212 sind die Metallkontakte zu den Sourceelektroden der p- bzw. n-Kanal-Ausgangstransistoren. Der p-Kanal-Transistor ist von einem fakultativen Schutzring umgeben, der eine an den VDD-Leiter angeschlossene Metallschicht 217 aufweist, die einen darunterliegenden n- Typ-Ring kontaktiert. Auf ähnliche Weise ist der n-Kanal- Transistor von einem fakultativen Schutzring umgeben, der eine an den VSS-Leiter angeschlossene Metallschicht 218 aufweist, die einen darunterliegenden p-Typ-Ring kontaktiert.
• Es ist typischerweise wünschenswert, eine Fehlerspannung von mindestens 2000 Volt beim menschlichen Körpermodelltest zu erzielen (obwohl ein niedrigerer Wert für einige Anwendungen geeignet ist). Testergebnisse zeigen, daß man dies unter Verwendung eines Widerstands von ungefähr 8 Ohm in der beschriebenen Weise erreichen kann. Es können noch weitere Werte in Abhängigkeit von dem gewünschten Schutz und der Ausgangslast ausgewählt werden.
• Um den Fall zu unterscheiden, wonach eine Metall- Silicid-Verbindung nach dem Stand der Technik zwischen dem Ausgangspuffer und dem Kontaktierungsfleck aus Layoutgründen verwendet worden ist, ist die Ausführungsform nach Fig.1 und 2 in Form von integrierten Schaltungen mit zwei (oder mehreren) Metallverbindungsschichten beschrieben. Bei der beispielhaften Ausführungsform nach Fig.2 enthält beispielsweise der zentrale Bereich des Metall- Kontaktierungsflecks 200 sowohl eine erste als auch eine zweite Metallschicht. Auf ähnliche Weise sind die VDD-und VSS-Leiter 203 und 204 sowohl aus der ersten als auch aus der zweiten Metallschicht gebildet, wohingegen die Source/Drain- Kontakte 207, 208, 211 und 212 lediglich aus der ersten Metallschicht gebildet sind. In dem Fall, in dem zwei (oder mehrere) Metallschichten verfügbar sind, verlangen Layoutprobleme nicht, daß die Silicidschicht für die Kontaktierungsfleck-zu-Ausgangspuffer-Verbindung verwendet wird. Man hat dies daher beim Stand der Technik wegen eines fehlenden Verständnisses dieses vorteilhaften Effekts vermieden, wenn er mit Klemmdioden für einen ESD-Schutz kombiniert wird.
• Wie in Fig.1 und 2 gezeigt ist, ist der Schutzwiderstand 14 zwischen den Ausgangsknoten 13 und den Kontaktierungsfleck 17 geschaltet. Dies sorgt für ein zweckmäßiges Layout der Pufferschaltung. Allerdings ist es alternativ möglich, den Schutzwiderstand zwischen die Drainelektrode des n-Kanal-Transistors 12 und den Ausgangsknoten 13 anzuschließen. Dies führt zu einer Verschaltung des Schutzwiderstands, wie dies als 14' in der Ausführungsform der Erfindung in Fig.3 gezeigt ist. Dies führt auch noch zu einer merklichen Verbesserung der ESD- Leistungsfähigkeit, da der n-Kanal-Transistor für eine ESD- Beschädigung tatsächlich anfälliger ist als der p-Kanal- Transistor 11. Außerdem kann das p-Kanal-Eauelement, das typischerweise eine niedrigere Leistungsfähigkeit als das n- Kanal-Bauelement hat, unmittelbar mit dem Kontaktierungsfleck verbunden werden. Man beachte, daß beim Stand der Technik die Verbindung nach Fig.3 nicht mit Einschicht- oder Mehrschicht- Verbindungstechniken für Layoutzwecke nicht erforderlich war. Man beachte ferner, daß in beiden Fällen der Schutzwiderstand in dem Pfad zwischen der Drainelektrode des n-Kanal- Transistors 12 und des Kontaktierungsflecks 17 liegt.
• Ein Silicid-Widerstand wurde in der beispielhaften Ausführungsform gezeigt, der mit der "Salizid"-Technik zur Bildung von silicierten Source-, Drain- und Gateelektroden kompatibel ist. Natürlich ist es recht vorteilhaft, das ESD- Problem für solche Strukturen lösen zu können, die für ESD anfälliger sind als andere Strukturen. Außerdem wird die Salizid-Technik immer häufiger bei integrierten Schaltungen mit der Sub-Mikrometer-Schicht angewendet. Allerdings ist die vorliegende Erfindung nicht auf den Einsatz von silicierten Widerständen oder auf die Salizidtechnik beschränkt. Beispielsweise kann ein dotierter Polysiliziumwiderstand verwendet werden, der einen Widerstand in dem gewünschten Bereich liefert. Außerdem ist es allgemein bekannt, Transistoren mit silicierten Gatezonen herzustellen, die aber keine Silicidschicht auf den Source/Drain-Zonen aufweisen. Derartige Transistoren erzielen ferner einen verbesserten ESD-Schutz durch den Einsatz der erfinderischen Technik.
• Eine gegenwärtig bevorzugte Ausführungsform der Erfindung benützt mehrere Widerstände. Dies ist in Fig.4 dargestellt, die einen auf diese Weise geschützten CMOS- Ausgangspuffer zeigt. Der Puffer enthält einen p-Kanal-Pull- up-Transistor 401 und mehrere (zum Beispiel 3) n-Kanal-Pull- down-Transistoren 403, 404 und 405. Man beachte, daß in der Praxis die Transistoren 403, 404 und 405 typischerweise so konstruiert sind, daß sie eine gemeinsame Gateelektrode benützen und als ein einziges Pull-down-Bauelement mit mehreren Drain- (und Source-) Zonen betrachtet werden können. Dieses Bauelement wird häufig in Schaltungen nach dem Stand der Technik verwendet, um die Ausgangstreiberfähigkeit des Puffers zu erhöhen. Obwohl der Transistor 401 als ein einziges Bauelement gezeigt ist, kann er auch wie die Schaltungen nach dem Stand der Technik mehrere Source- und Drainzonen für eine erhöhte Treiberfähigkeit aufweisen. Die Gateelektroden der Transistoren sind an einem Eingangsknoten 400 verbunden, der das Puffereingangssignal empfängt.
• In dieser Ausführungsform sind Widerstände 406, 407 und 408 enthalten. Diese Widerstände verbinden die Drainelektroden des n-Kanal-Pull-down-Bauelements mit einem Ausgangsknoten 409, der mit einem Kontaktierungsfleck 410 verbunden ist. Ich habe herausgefunden, daß der Einsatz mehrerer Widerstände hilft, die Wahrscheinlichkeit einer Beschädigung aufgrund von ESD-Ereignissen zu verringern, was auch höhere Testspannungswerte gemäß den Standard-ESD- Testprozeduren zuläßt. Die Widerstände haben typischerweise jeweils einen Wert in dem Bereich von 1 bis 100 Ohm und noch häufiger Werte in dem Bereich von 5 bis 50 Ohm. Bei der bevorzugten Ausführungsform sind die Widerstände in einer leitfähigen Schicht gebildet, die über dem Substrat liegt und gegenüber diesem isoliert ist. Die Widerstände können zweckmäßigerweise unter Verwendung einer dotierten Polysilizium- oder Metall-Silicid-Leiterschicht verwirklicht werden. Sie können in derselben Schicht hergestellt werden, die zur Bildung der Gateelektroden verwendet wird, wenn dies gewünscht ist.
• Nach dem Stand der Technik ist es bekannt, daß Widerstände ebenfalls durch dotierte Zonen in dem Halbleitersubstrat gebildet werden können. Beispielsweise können in einer p-Wanne gebildete n&spplus;-Zonen als Widerstände angesehen werden. In diesem Fall ist es allerdings notwendig, eine in einer n-Wanne angeordnete n&spplus;-Schutzringzone, die die Widerstände umgibt, zu verwenden, um sie gegen Latch-up- Effekte zu schützen. Der Latch-up-Effekt könnte andernfalls aufgrund der Injektion von Minoritätsträgern in das Substrat auftreten. Das Herstellen der Widerstände in einer abgeschiedenen leitfähigen Schicht, die das Substrat (zum Beispiel eine Polysilizium-oder Silicidschicht) überlagert und gegen das Substrat isoliert ist, macht allerdings den Schutzring überflüssig. Bei einer anderen Technik nach dem Stand der Technik sind Widerstände unmittelbar in einer Wannenzone gebildet, zum Beispiel in einer n-Wanne. Ich habe allerdings herausgefunden, daß der Einsatz von in einem abgeschiedenen Leiter gebildeten Widerständen zu einer kompakteren Struktur führt. Dies geht teilweise auf die Raumanforderungen zur Verhinderung von "Kurz-Kanal"-Effekten zurück, wenn ein n-Wannen-Widerstand verwendet wird. Deshalb benützt die bevorzugte Ausführungsform mehrere in einer abgeschiedenen Leiterschicht gebildete Widerstände.
• Ich postuliere, daß der Einsatz mehrere Widerstände die Wahrscheinlichkeit verringert, daß ein ESD-Ereignis einen Ausfall wegen "heißer Punkte" (hot spots) verursachen wird. Solche heißen Punkte entstehen aufgrund hoher Ströme, die sich aus einem ESD-Ereignis ergeben und eine Drainzone eines Ausgangstransistors zerstören können. Durch Aufteilen der Strompfade auf die n-Kanal-Bauelemente über mehrere Widerstände wird die Wahrscheinlichkeit eines Ausfalls wegen eines heißen Punktes sogar in einem einzigen Bauelement verringert. Nach dem Stand der Technik ist es bekannt, daß die n-Kanal-Bauelemente eher zu einem Ausfall neigen als die p-Kanal-Bauelemente. Deshalb zeigt die beispielhafte Ausführungsform die Widerstände, die lediglich mit den Drainelektroden der n-Kanal-Bauelemente verbunden sind. Dies liefert in vielen Fällen einen geeigneten Schutz, während ein Leistungsabfall bezüglich des p-Kanal-Bauelements vermieden wird.
• Die Widerstände haben typischerweise einen Widerstandswert von mindestens 1 Ohm, um einen erhöhten ESD- Schutz zu erzielen. Bei dem erfindungsgemäßen Ausgangspuffer sind ferner ein oder mehrere Überspannungs-Klemmbauelemente enthalten, die mit dem Kontaktierungsfleck verbunden sind. Diese Bauelemente können Dioden, Transistoren oder eine Kombination daraus sein und dienen dazu, Spannungsschwankungen zu begrenzen, die über den normalen Betriebsspannungen liegen. Beispielsweise liefert eine Diode 411 in Fig.4 Schutz gegen hohe positive Spannungen an dem Kontaktierungsfleck. Auf ähnliche Weise schützt der Transistor 412 gegen hohe negative Spannungen. Man beachte, daß diese Bauelemente an die Leiter VDD bzw. VSS der Stromversorgung angeschlossen sind. Obgleich diese Leiter nicht an die Stromversorgungen angeschlossen sind, wenn die integrierte Schaltung nicht in einer Schaltung (zum Beispiel während der Herstellung oder Verschiffung) angeschlossen ist, bilden sie eine große Substratkapazität und einen großen Substratwiderstand, der hilft, die ESD-Energie zu verbrauchen.
• Unter Bezugnahme auf Fig.5 ist ein physikalisches Layout einer beispielhaften integrierten Schaltung mit einem Ausgangspuffer und mit einem zugeordneten Kontaktierungsfleck gezeigt. Der metallische Kontaktierungsfleck 500 (typischerweise Aluminium) ist um seine Ränder herum mit einer dielektrischen Schicht 501 umgeben, die typischerweise abgeschiedenes Siliziumdioxyd oder Siliziumnitrid ist. Der zentrale Bereich des Kontaktierungsflecks wird von dem Dielektrikum freigehalten, so daß eine Drahtkontaktierung mit einem Gehäuseanschluß möglich ist. Entlang der unteren Peripherie des Kontaktierungsflecks (wie gezeigt) ist ein Klemmbauelement für negative Überspannungen angeordnet, das durch einen bipolaren Transistor 412 nach Fig.4 verwirklicht ist. Der Transistor weist eine n&spplus;-Emitterzone 521, eine 0 n&spplus;- Kollektorzone 522 und eine p-Typ-Basiszone 523 auf. Die Basiszone ist Teil der p-Wanne, in der der Transistor gebildet ist, wobei die p-Wanne mit dem Spannungsversorgungsleiter VSS mittels einer p&spplus;-Wannen- Verbindungszone 524 verbunden ist. Dieses bipolare Bauelement dient dazu, negative Spannungsschwankungen bis zu 0,5 Volt bezüglich der VSS-Leiter zu begrenzen. Man beachte, daß andere Schutzbauelemente (zum Beispiel eine Diode oder ein Metallgate-Feldeffekttransistor) alternativ verwendet werden können, um die negative Spannung auf dem Kontaktierungsfleck zu beschränken. Entlang der oberen Peripherie des Kontaktierungsfleck ist eine Schutzdiode mit einer p&spplus;- Anodenzone 525 angeordnet, die in einer n-Wannen-Zone 526 gebildet ist, die als Kathode dient. Die n-Wannenzone 526 ist mit dem Spannungsversorgungsleiter VDD mittels einer n&spplus;- Wannen-Verbindungszone 527 verbunden. Diese Diode dient dazu, positive Spannungsschwankungen bis zu 0,5 Volt bezüglich des VDD-Leiters zu begrenzen.
• Das n-Kanal-Ausgangsbauelement umfaßt eine serpentinenförmige Gateelektrode 502, die sich zwischen mehreren Sourcezonen 503...506 und mehreren Drainzonen 507...509 erstreckt. Man beachte, daß die Source-und Drainzonen von dreieckigen Metallelektroden überlagert sind. Jede Drainzone ist mit dem Kontaktierungsfleck über einen Widerstand verbunden, der durch die Zonen 510... 512 dargestellt ist. Bei der beispielhaften Ausführungsform sind die Widerstände physikalisch unmittelbar mit dem Kontaktierungsfleck um seinen Rand herum angeschlossen. Sie können allerdings alternativ dazu mit einem Leiter verbunden sein, der mit dem Kontaktierungsfleck verbunden ist. In dem beispielhaften Fall sind die Widerstände aus Tantalsilicid auf dotiertem polykristallinem Silizium gebildet und haben einen Schichtwiderstand von 2,5 Ohm pro Quadrat. Mit einer Breite von 3 Mikrometer, einer Länge von 24 Mikrometer und einer Dicke von 0,5 Mikrometer bilden sie einen Widerstand von 20 Ohm zwischen jeder Drainzone und dem Kontaktierungsfleck. Es ist offensichtlich, daß andere Widerstandsmaterialien ( zum Beispiel dotiertes Polysilizium, Molybdänsilicid, Titansilicid, Kobaltsilicid, usw) verschiedene spezifische Widerstände haben, und daß die Widerstandsgeometrie je nach Bedarf gewählt werden kann, um den gewünschten Widerstand zu erhalten. Wenn gewünscht wird, können Silicid-Widerstände während des "Salizid"-Prozesses gebildet werden, der das Silicid auf der Gate-, Source- und Drainzone bildet. In Fig.5 ist ferner der p-Kanal-Pull-up- Transistor mit einer serpentinenförmigen Gateelektrode 513, mehreren Sourcezonen 514...517 und mehreren Drainzonen 518 bis 520 gezeigt. Wie gesehen werden kann, sind die Drainzonen mittels Aluminiumleiter unmittelbar mit dem Kontaktierungsfleck verbunden.
• Die vorliegende Technik wurde auf Ausgangspuffer auf einem IC-Chip, die in 1,25 Mikrometer-CMOS Technologie ausgeführt sind, angewendet. Es wurde herausgefunden, daß die Puffer einen ESD-Schutz von typischerweise über 2500 Volt haben, wie dies beim "menschlichen Körpermodell"-Test gemessen worden ist. Es handelt sich dabei um einen industriellen Standardtest, bei dem ein Kondensator von 100 Pikofarad über einen 1500 Ohm-Widerstand in den Ausgangsanschluß, der mit dem Kontaktierungsfleck verbunden ist, entladen wird. Bei diesen Tests werden die VSS- oder VDD-Anschlußstifte geerdet, während die anderen Anschlußstifte schwimmend gehalten werden. Bei diesem Test wurde herausgefunden, daß sich der Latch-up-Widerstand auf einem ausreichend hohen Wert befand.
• Während drei Widerstände (für jede der drei Drainzonen) in der beispielhaften Ausführungsform gezeigt worden sind, kann jede Anzahl von Widerständen in Abhängigkeit von der Fertigstellung des Ausgangspuffers verwendet werden. Im allgemeinen benützen Ausgangspuffer, die höhere Stromtreiberfähigkeiten verlangen, eine größere Anzahl von Drainzonen und deshalb eine größere Anzahl von Widerständen. Beispielsweise werden bei einer gegenwärtigen Schaltung 17 Drainzonen verwendet. Während zwei Spannungs- Klemmbauelemente typischerweise verwendet werden, (ein Bauelement für jede Polarität) ist dies nicht in allen Fällen notwendig. Beispielsweise können, wenn das p-Kanal-Bauelement breit genug ist, die p+/n-Wannendiode (Zonen 525...527) weggelassen werden, weil die Grenzfläche, die durch die p+ Drainelektrode und die n-Wanne gebildet wird, für die positive Klemmwirkung sorgt. Weitere Veränderungen sind für den einschlägigen Durchschnittsfachmann offensichtlich.
• Obwohl die beispielhafte Ausführungsform die vorliegende Erfindung bezüglich einer CMOS-Technologie zeigt, kann sie auch bei anderen Typen integrierter Schaltungen verwendet werden. Die erfindungsgemäße Technik kann auch angewendet werden, um integrierte Schaltungen, die aus III-V- Halbleitermaterialien hergestellt werden, zu schützen.

Claims (4)

1. Integrierte Schaltung umfassend:

einen Ausgangspuffer mit einem p-Kanal-Pull-up-Transistor (11) und einem n-Kanal-Pull-Down-Transistor (17) deren Drainanschlüsse an einem gemeinsamen Kontaktierungsfleck (18) angeschlossen sind, der mit einem externen Leiter verbunden ist, und

eine an den Kontaktierungsfleck angeschlossene Spannungs- Klemmeinrichtung (15, 16)

gekennzeichnet durch

einen zwischen den Drainanschluß des n-Kanal-Transistors und den Kontaktierungsfleck angeschlossenen Widerstand (14') mit einem Widerstandswert, der größer als 1 Ohm und kleiner als 20 Ohm ist, wobei der Widerstand ein dotierter Polysilicium- oder Silicid-Widerstand ist und der Drainanschluß des p- Kanal-Transistors unmittelbar an den Kontaktierungsfleck angeschlossen ist.

2. Integrierte Schaltung nach Anspruch 1, bei der die Transistoren silicierte Gate-, Source- und Drainelektroden besitzen, und der Widerstand ein silicierter Widerstand ist.

3. Integrierte Schaltung nach Anspruch 1 oder 2, bei der die Spannungs-Klemmeinrichtung ein Diodenpaar ist, dessen erste Diode mit einer Anodenzone vom p-Typ an dem Kontaktierungsfleck und mit einer Kathodenzone vom n-Typ an dem positiven Anschluß einer Spannungsversorgung angeschlossen ist, und dessen zweite Diode mit einer Kathodenzone vom n-Typ an dem Kontaktierungsfleck und mit einer Anodenzone vom p-Typ an dem negativen Anschluß einer Spannungsversorgung angeschlossen.

4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, die mindestens zwei Metalleiterschichten aufweist.