JPH02158166A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の出力バッファを静電気放電による
傷害から守るために改良された保護技術に関する。

〔従来の技術〕

静電気放電（ＥＳＤ）の発生による傷害に対する集積回
路の保護は、集積回路（ＩＣ）設計者から相当の関心を
受けてきた。特に、入力および出力のバッファ段は、パ
ッケージ端子に直接つながるために、傷害を受けやすい
。つまり、ＥＳＤの発生などにより、パッケージ端子が
過電圧状態になると、回路は、−ｉに５ボルトかそれ以
下の低電圧で動作するように設計されているので、容易
に損傷を受けることがある。入力回路がＭＯＳの場合、
一般に、ＥＳＤにより、入力バッファではゲート酸化膜
が傷害を受ける一方、出力回路では、ドレイン領域にし
ばしば傷害が起こる。更に、この他の形式の傷害も有り
得る。ＭＯＳ集積回路の出力バッファは、ゲート、なら
びにソースおよびドレインの拡散領域にケイ化金属の接
触ｍ（ｃｏｎｔａｃｔ　１ａｙｅｒ）がある場合、ＥＳ
Ｄ発生による傷害を受けやすい０例えば、ｒＩＥＥＥ［
ｉ際信頼性物理学シンポジュウム（ＩＥＥＲＩｎｔｅｒ
ｎａｔｉｏｎａｌ　Ｒｅ１ｉａｂｉ１ｉｔｙ　Ｐｈｙｓ
ｉｃｓ　Ｓｙｍｐｏｓｉｕｍ）　Ｊ　　（１９８７年、
ｐ、１７４−ｐ、　１８０　）掲載のＣ，Ｄｕｖｖｕｒ
ｙ他による「ＥＳＤ現象とＣＭＯＳ出力バッファ保護の
問題（ＥＳＤ　Ｐｈｅｎｏｍｅｎａ　ａｎｄ　Ｐｒｏｔ
ｅｃｔｉｏｎ　ｌ５ｓｕｅｓ　ｉｎ　ＣＭＯ５０ｕｔｐ
ｕｔ　Ｂｕｆｆｅｒｓ）　Ｊを参照のこと。

入・出力バッファの保護には、ダイオードまたはトラン
ジスタに代表される、過電圧クランプ素子を使用するこ
とができる。一般に、これらの素子は、入・出力ボンド
パッドと電源導体との間に接続される。設計によっては
、クランプ素子をボンドパッドの周囲を囲んで配したも
のもあり、米国特許第４．８０６．９９９号および本発
明と共同指定の米国特許第４．８２１．０８９号に見ら
れる。入力を保護するために、クランプ・ダイオード、
トランジスタ、および抵抗をいろいろ組み合わせて、入
力ボンドパッドと入力トランジスタとの間で使用し、入
力ゲートに現れる電圧を制限するようにする。保護用の
クランプ・ダイオードも、出力バッファの保護に使用さ
れてきたが、多くの場合に望まれるほどの保護にはなら
なかった。

出力バッファの保護に関する課題に１つは、入力回路の
保護に従来から使用されている抵抗の値が、一般に数百
オームまたは数千オームにも匹敵することである。出力
バッファは、大容量（例えば、一般的には１ｏｐＦ以上
、しばしば１００９Ｆ以上）の負荷を駆動しなければな
らないこともあるため、そのような値は、出力バッファ
に使用するには高すぎる。従って、出力抵抗が数百オー
ム（または、それ以上）に相当すれば、バッファの出力
スイッチング速度は、許容できないほど低い値にまで減
少する。更に、バッファのシンク電流およびソース電流
の容量は、大きな値の抵抗を使用するほど低下していく
、このため、外部負荷の高速スイッチングを可能にする
ためには、出力バッファとボンドパッドとの間に、でき
るだけ良好な導体を使用することが望ましいとされてい
る。

従って、通常は、集積回路の金属（例えば、アルミニュ
ーム）層を用いて、出力バッファとボンドパッドとの間
に導体を形成することになる。しかし、集積回路上に単
一の金属平面しかないような場合は、設計上の配慮によ
り、この用途には基底を成すポリシリコンまたはケイ化
金属の層が使用される。つまり、電力バスなどのために
、出力バッファを覆うためにアルミニュム導体が必要と
される場合、出力バッファとボンドパッドとの接続にケ
イ化物の層が使用される。しかし、これやその他の目的
のために必要な場合以外、従来の技術では、高性能を図
り、出力バッファとボンドパッドとの間にポリシリコン
またはケイ化物の接続体（ｌｉｎｋ＞を用いることは避
けてきた。

〔発明の概要〕

本発明は、集積回路の出力保護技術である。所与のバッ
ファにおいて、すくなくともｎチャネル・トランジスタ
のドレインとそれに対するボンドパッドとの間に、抵抗
を備えている。実施例には、多数のｎチャネル出力トラ
ンジスタのドレイン領域が、それぞれ別個の抵抗を介し
て、ボンドパッドに接続されているものもある。これら
の抵抗は、半導体基板を上張りする薄膜形成された屑（
一般に、ポリシリコンまたはケイ化金属をドープしたも
の）において形成することが望ましい、また、ボンドパ
ッドも、過電圧クランプ手段（一般には、１つまたはそ
れ以上のダイオードまたはトランジスタ）に接続されて
いる。

〔実施例〕

本発明は、静電気放電（ＥＳＤ）に対する保護性を向上
させた集積回路に関する９本発明の技術により、最も破
壊しやすいケイ化物出力バッファに対しても、後述の「
人体モデル検査」による測定で、著しい改善が得られる
ことが判っている。

更に、本発明の技術は、保護される出力バッファの特性
にほとんど影響がなく、また処理段階を追加すること無
く、ＣＭＯＳ技術においても実施することが可能である
。

第１図に示した第１の実施例において、ＣＭＯＳ技術に
よる出力バッファは、ｎチャネル・トランジスタ１１お
よびｎチャネル・トランジスタ１２を備え、それらのド
レインは、共通のバッファ出力ノード１３に接続されて
いる。ノード１３と出力ボンドバッド１７との間にケイ
化物の抵抗１４が接続されている。更に、電圧クランプ
・ダイオード１５および１６が、ボンドパッド１７と、
電源導体ＶＤＤおよびＶｓｓとに、それぞれの方向で接
続されている。後述するように、ダイオード１５および
１６は、抵抗およびインダクタンスが最小となるように
、ボンドパッド１７の周囲を囲んで配置されており、こ
れによって、最大限の保護のための高速なりランプ動作
を保証することができる。本構成における抵抗１４の値
は、かなり低くしても、良好な結果を示し、更に、後述
の人体モデル検査に基ず＜ＥＳＤ＃５護においても著し
い改善が達成することができた。典型的な場合で、この
抵抗の値は、２Ωから１０Ωの範囲である。

ただし、比較的小さい出力バッファが小さい負荷を駆動
する場合は、抵抗値は高い方が適する。小さい出カバ・
ソファに対しては、２０Ω程度までの値が有用と思われ
る一方、比較的大きな出力バッファによる高い効果を考
慮する限り、１Ωはどの低さの値でも、なお有用な保護
となる。

第２図は、第１図の実施例の典型的な配列の平面図であ
る。出力ボンドパッドは、一般にアルミニュムであるが
、パッケージ端子への結線に使用される中央部分２００
を有する。ボンドパッドの周囲２１３は、絶縁体によっ
て覆われている。この絶縁体は、一般に、二酸化ケイ素
または窒化ケイ素の「表面（ｃａｐ）　Ｊ層の一部であ
る。ボンドパッドの周囲の上半分（図示のとおり）は、
連絡京（ｃｏｎｔａｃｔ　ｗｉｎｄｏｗ）　２０１を通
って、ｐ型半導体領域２１５まで広がる。この領域２１
５は、ダイオード１５の＠極を形成する。その基底をな
すｎ型半導体領域（−最に、ｎタブ＝　ｎ−ｔλｂ）は
、ダイオード１５の陰極を形成し、また連絡窓を介して
、正の電源電圧（Ｖｎｏ）の導体２０３に接続されてい
る。同様に、ボンドパッドの周囲の下半分は、連絡窓２
０２を介して、ダイオード１６のｎ型陰横領域２１６に
接続されている。その基底をなす。

ダイオード１６のＰ型陽極領域（一般に、ρタブ＝　ｐ
−ｔａｂ　）は、連絡窓を介して、負の電源電圧（Ｖｓ
ｓ）の導体２０４に接続されている。これらの保護ダイ
オードの更に詳細な説明は、前記の米国特許第４．８０
６．９９９号にある。

ゲイ化金属の接続体（ｌｉｎｋ）２０５により、ボンド
パッドとバッファとが接続され、要求にかなうＥＳＤ保
護に必要な抵抗が与えられる。例えば、ケイ化チタンの
接続体が、厚さ１００ｎｍ（１００ｎ人）、幅１０μｍ
１．そして長さ２０μｍである場合、その抵抗は、約３
Ωである。希望の抵抗値を得るための寸方は、使用され
ているケイ化物の抵抗率に基づいて容易に決定すること
ができる。

抵抗率は、ケイ化チタンの場合で、単位面積（ｓｑｕａ
ｒｅ）あたり約１．５Ωである。前記のボンドパッドは
、連絡窓２１４を介して、前記のケイ化物の抵抗２０５
の片側に接続されている。ｎチャネルおよびｎチャネル
の出力トランジスタの両ドレインは、それぞれ、金属接
触領域２０７および２０８の下にあり、それらは、連絡
窓２０６を介して、抵抗２０５の他の側に接続されてい
る。領域２０９および２１０はゲート電極であり、領域
２１１および２１２は、それぞれｐチャネルおよびｎチ
ャネルの出力トランジスタのソースへの金属接触である
。このｐチャネル・トランジスタは、ＶＤＤに接続され
た金属層２１７を備えたオプションの保護リングに囲ま
れ、金属層２１７は、その下に配されたｎ型リングに接
触している。同様に、ｐチャネル・トランジスタは、■
ｓｓに接続された金属層２１８を備えたオプションの保
護リングに囲まれ、金属層２１８は、その下のｎ型リン
グに接触している。

一般に、人体モデル検査に基づいて、少なくとも２００
０Ｖの故障電圧を得ることが望ましい（より低い値が適
している用途もあるが）、検査の結果によれば、前記の
容量で約８Ωの抵抗を用ることにより、この値を得るこ
とができる。必要とされる保護の程度および出力の負荷
に応じて、更に他の値を選択することも可能である。

従来の技術において、設計上の理由から、出力バッファ
とボンドパッドの間にケイ化金属の相互接続（１ｎｔｅ
ｒｃｏｎｎｅｃｔ）が使用されてきた事態を区別するた
めに、第１図および第２図の実施例を、２つ（または、
それ以上）の金属相互接続レベルを有する集積回路とし
て説明する９例えば、第２図の説明用の実施例において
、金属ボンドパッド２００の中央部分が、第１および第
２の金属層を備えている。同様に、ＶＤＤおよび■ｓ８
のバス２０３および２０４は、第１および第２の金属層
から形成されているが、他方、ソース・ドレインの接触
２０７．２０８．２１１、および２１２は、第ルベルの
金属層のみより形成されている。２つ（または、それ以
上）のレベルが使用できる場合、設計の課題上は、ボン
ドパッドおよび出力バッファ間の相互接続にケイ化物の
層を使用する必要がない。従って、ＥＳＤ防護のために
クランプ・ダイオードで結合した場合の有利な効果に対
する理解を欠いたことにより、従来の技術においては。

それを避けてきたのである。

第１図および第２図の実施例に示したように、保護抵抗
１４は、出力ノード１３とボンドパッド１７との間に接
続されている。このため、バッファ回路の設計が便利に
なる。しかし、前記の代わりに、保護抵抗を、ｎチャネ
ル・トランジスタ１２と出力ノード１３との間に接続す
ることも可能である。このようにすると、保護抵抗を、
第３図で１４′として示したように、接続することにな
る。ｎチャネル・トランジスタ１２は、実際には、ｐチ
ャネル・トランジスタ１１より、ＥＳＣ傷害を受けやす
いため、そのようにしても、対ＥＳＣ特性は十分に改善
される。更に、それにより、ｐチャネル素子（一般に、
ｎチャネル素子に比べ性能が低い傾向がある）を、ボン
ドパッドに直接接続することが可能になる。従来の技術
においては、設計のために、単一レベルか多重レベルの
相互接続技術の一方を用いる第３図の接続が必要とされ
たとは思われない。また、何れの場合も、保護抵抗は、
ｎチャネル・トランジスタ１２のドレインとボンドパッ
ド１７との間の経路にあることに注意を要する。

ここで示した実施例において、ケイ化物の抵抗を説明し
てきたが、これは、ケイ化物のソース、ドレイン、およ
びゲートの電極を形成することに関して、「ケイ化物」
技術と両立する。これらの構造は、他の設計部分よりＥ
ＳＤを受けやすいが、これらの構造においてＥＳＤの課
題を解決できることは、非常に有利である。更に、ケイ
化物技術は、ミクロン以下のレベルで、集積回路と益々
共通するようになっている。しかし、本発明の教えると
ころは、ケイ化した抵抗体の使用またはケイ化物技術と
の併用に限らない。例えば、ドープしたポリシリコン抵
抗を用いて、希望の範囲の抵抗を与えることができる。

更に、ケイ化したゲート領域を持つが、それ以外はソー
ス・ドレイン領域にケイ化物を含まないトランジスタを
形成することが、よく知られている。また、そのような
トランジスタは、本発明の技術を使用することにより、
対ＥＳＤ保護性も向上する。

本発明の現時の望ましい実施例には、多重抵抗対が使用
されている。これは、そのようにして出力バッファを保
護したＣＭＯ３であり、第４図に示した。このバッファ
は、ｎチャネル・プル・アップ・トランジスタ４０１、
ならびに多重（例えば、３重）ｎ＋ヤネル・プル・ダウ
ン・トランジスタ４０３．４０４、および４０５を備え
た。実際には、トランジスタ４０３．４０４、および４
０５は、一般に共通ゲート電極を用いて構成され、多重
ドレイン領域および多重ソース領域を有する単一のプル
・ダウン素子と看做すことができる。これは、従来の技
術において、バッファの出力駆動能力を増すために使用
されることが多い。同様に、トランジスタ４０１は、単
一素子として示されているが、これも、従来の技術の設
計で行うように、駆動能力を増すために多重ソース領域
および多重ドレイン領域を備えてもよい。トランジスタ
のゲートは、バッファ入力信号を受信する入力ノード４
００に結合されている。

この実施例は、抵抗４０６．４０７、および４０８を備
えている。これらの抵抗により、ｎチャネル・プル・ダ
ウン素子が出力ノード４０９に接続され、ノード４０９
は、ボンドパッド４１０に接続される。標準ＥＳＤ検査
手順による最高検査電圧定格を考慮すれば、多重抵抗の
使用は、ＥＳＤの発生による傷害の可能性を減らすのに
役立つことが判る。各抵抗は、一般に１Ωから１００Ω
の範囲の値を持ち、更に一般的には５Ωから５０Ωの範
囲である。望ましい実施例では、抵抗は、基板から絶縁
されて、それを覆う電導層に形成される。抵抗は、ドー
プされたポリシリコンまたはケイ化金属導体層を用いて
実現することができるので好都合である。必要があれば
、デート電極を形成するためにし要される同じ層に形成
することが可能である。

抵抗が半導体基板のドープされた領域によっても形成す
ることができることは、従来の技術で周知である。例え
ば、ｎタブにおいて形成されたｎ＋（Ｈ型拡散）領域で
あれば、抵抗として見ることも可能である。しかし、そ
の場合は、ラッチ・アップに対する保護のために、その
抵抗を取り囲むｎタブに位置するｎ十保護リング領域を
使用する必要がある。そうしない場合、基板ｌ＼の多数
キャリアの注入によって、ラッチ・アップが発生するこ
とがある。しかし、基板から絶縁され、それを覆う薄膜
形成電導層（例えば、ポリシリコンまたはゲイ化物の層
）に抵抗を形成すると、保護リングは不必要となる。ま
た更に別の従来技術の方法では、抵抗を、タブ領域、例
えば、ｎタブに直接形成される。しかし、被膜導水に形
成された抵抗を使用することは、構成を更に密にするこ
とにつながる。

これは、ｎタブの抵抗を使用した場合、　「ショート・
チャネル」効果を防ぐために空間を必要とすることも一
因である。従って、当面望ましい実施例では、被膜導体
層に形成した多重トランジスタを使用している。

多重抵抗を使用することにより、ＥＳＤの発生が原因と
なって、「局部加熱（ｈｏｔ　　５ｐｏｔ）　Ｊによる
傷害が起こる可能性が減少するものと思われる。

そのような「局部加熱」は、ＥＳＤの発生による高電流
が原因であり、出力トランジスタのドレイン領域を破壊
することがある。多重抵抗によって電流経路をｎチャネ
ル素子に分割することにより、それらの素子のうち単一
の素子においてさえ、局部加熱による傷害の可能性が減
少する。当技術において、ｎチャネル素子は、ｎチャネ
ル素子より傷害を受けやすいことが判っている。従って
、説明の実施例には、ｎチャネル素子のドレインにのみ
接続されている抵抗が示されている。多くの場合、これ
によって、ｎチャネル素子に関する特性上の不利を避け
ながら、適切な保護特性が得られる。しかし、バッファ
を更に保護したい場合には、ｎチャネル素子のドレイン
と出力ノードとの間にも抵抗を接続してもよい。何れの
場合も、抵抗体は、一般に、ＥＳＤに対する高い保護性
を得るために、最低１Ωの抵抗を持つ。

また、本発明の出力バッファは、ボンドパッドに接続さ
れた１つ、またはそれ以上の電圧クランプ素子を備える
。これらは、ダイオード、トランジスタ、またはそれら
の組み合わせでよく、また正常動作電圧を越えた電圧変
動を制限するのに役立つ。例えば、第４図では、ダイオ
ード４１１が、ボンドパッドにおける正の高電圧に対す
る保護を与える。同様に、トランジスタ４１２は、負の
高電圧から保護する。これらの素子は、それぞれ電源電
圧ＶＤｐおよびＶ５Ｂの導体に通じていることに注意を
要する。この集積回路が回路に接続されていない場合（
例えば、製造中または出荷中など）、これらの導体は、
電源電圧には接続されないが、基板の大きな容量と抵抗
へのアクセスを提供するので、ＥＳＣエネルギーの消散
に役立つ。

第５図に、説明の４Ａ積回路の出力バッファの物理的配
置、およびそのボンドパッドを示す、金属ｂボンドパッ
ド５００く一般に、アルミニュウム）は、その縁の部分
が誘電体領域５０１で覆われ、この誘電体は、一般に薄
膜形成した二酸化ケイ素または窒化ケイ素である。ボン
ドパッドの中央部分には、誘電体が無く、パッケージ端
子へのワイヤ・ボンド接続ができるようになっている。

ボンドパッドの下の辺に沿って（図示の通り）、負の過
電圧をクランプする素子が配され、第４図のバイポーラ
・トランジスタ４１２を実現している。

このトランジスタは、ｎ十エミッタ領域５２１、ｎ＋コ
レクタ領域５２２、およびｐ型ベース領域５２３を備え
ている。ベース領域５２３は、このトランジスタが形成
されたｐタブの一部であり、このｐタブは、ｐ型拡散タ
ブ・タイ（ｔｉｅ：連結体）接触領域５２４によってＶ
Ｉ１５電源導体に接続されている。このバイポーラ素子
により、負の電圧変動を、Ｖ５Ｂ導体に対して約０．５
Ｖに制限することができる。これに代わり、ボンドパッ
ドに対する負電圧の制限には、他の保護素子（例えば、
ダイオードまたは金属ゲート電界効果トランジスタ）を
使用することもできる。ボンドパッドの上の辺に沿って
、保護ダイオードが配されている。この保護ダイオード
は、陰極として作用するｎタブ領域５２６に形成された
ｐ＋（ｐ型拡散）陽極領域５２５を備えている。ｎタブ
領域５２６は、ｎ十タブ・タイ接触領域５２７によって
ＶＤＤ電源導体に接続されている。このダイオードによ
り、正の電圧変動を、■ｏＤ導体に対して正の側に約０
．　５に制限することができる。

ｎチャネル出力素子は、多重ソース領域５０３．。

、、　５０６と、多重ドレイン領域５０７．、、５０９
との間に延びた蛇行ゲート電極５０２を備えている。

ソースおよびドレインの領域は、３角形の金ｉｔ極によ
って覆われている。各ドレイン領域は、領域５１０．、
、５１２に相当する抵抗を介して、ボンドパッドに接続
されている。説明の実施例では、それらの抵抗は、直接
ボンドパッドに、その縁の付近で接続されている。しか
し、前記の代わりに、前記抵抗を、ボンドパッドに通じ
る導体に接続することも可能である０本説明の実施例で
は、前記抵抗は、ドープした多結晶ケイ素の表面に形成
したケイ化タンタルであり、単位面積あたり２．５Ωの
シート抵抗率を有する。前記抵抗の幅が３μｍ、長さが
２４μｍ、そして厚さが約０，５μｍである場合、それ
らの抵抗は、各ドレイン領域とボンドパッドとの間に２
０Ωの抵抗値を与える。

抵抗材料が異なれば（例えば、ポリシリコン、ゲイ化モ
リブデン、ケイ化タンタル、ケイ化コバルト等をドープ
したもの）、明らかに抵抗率も異なり、また、抵抗の寸
法は、所望の抵抗値を得るように必要に応じて選択する
ことができる。所望により、ゲート、ソース、およびド
レインの領域上にケイ化物を形成する「サリサイド（ｓ
ａｌｉｃｉｄｅ）　Ｊ処理中にケイ化物抵抗を形成して
もよい、また、蛇行ゲート電極５１３、多重ソース領域
５１４．、。

５１７、および多重ドレイン領域５１８．、、５２０を
備えた、ｐチ六・ネル・プル・アップ・トランジスタを
第５図に示す０図示のように、ドレイン領域は、アルミ
ニュム導体によって、ボンドパッドに直接接続されてい
る。しかし、所望により、前記のように、抵抗をドレイ
ン領域とボンドパッドとの間に使用してもよい。

１゜２５μｍｃＭＯ３技術で実現されたＩＣチップ上の
出力バッファに付いて、本発明の技術を使用した。　「
人体モデル」検査による測定から、このバッファは、約
２５００Ｖを超える対ＥＳＤ保護性を有することを発見
した。前記検査は、１００ｐＦの蓄電器を１５００Ωの
抵抗器を介してボンドパッドに接続された出力ピンに放
電させることを必須条件とする工業規格検査である。こ
れらの検査において、Ｖ　Ｂ　ＢおよびＶｐＯのビンは
接地する一方、その他のビンは開放状態であった０本検
査に加え、本チップのラッチ・アップ抵抗は、適切な高
さの水準であることを発見した。

説明の実施例に、（３つのドレイン領域各々に対する）
３つの抵抗を示したが、出力バッファの設計に応じて、
幾つでも使用することができる。

一般に、高い電流駆動能力を必要とする出力バッファは
ど、より多くのドレイン領域を使用するので、抵抗の数
もそれだけ多くなる０例えば、現在、１７のドレイン領
域を使用した設計もある。２つの電圧をクランプする素
子が使用されるのが一般的であるが、必ずしもそうする
必要はない。例えば、ｐチャネル素子が十分に広い場合
、ｐ＋ドレインおよびｎタブによって接合が形成される
ことになり、正のクランプ動作が行われるようになるの
で、前記のｐ　＋／　ｎタブのダイオード（領域５２５
．。

、５２７）は省略することができる。更にその他の変更
も、当業者には明かであろう。

実施例においては、ＣＭＯ３技術の点から本発明を示し
てきたが、本発明は、他の種類の集積回路に付いても、
使用することが可能である０例えば、ＮＭＯ３技術にお
いて、バッファ・プル・アップ素子は、ｎチャネル素子
であれば、エンハンスメント型の素子でもよく、さもな
ければデイプレッション型の素子でもよい０本発明の技
術は、■−Ｖ半導体材料によって形成された集積回路を
保護するために、使用することが可能である。

【図面の簡単な説明】

第１図は、本発明の技術の第１の実施例によって保護さ
れた出力バッファの略図、 第２図は、第１図の出力バッファの典型的な配置図、 第３図は、本発明の技術によって保護された出力バッフ
ァの第２の実施例の略図、 第４図は、本発明の第３の実施例の略図、第５図は、第
４図の出力バッファの物理的配置を示す図である。 出　願　人：アメリカン　テレフォン　アンドＦ！６．
１ ＦｌＧ、２ ５Ｓ ＦＩＧ、３ ＶＩＩＩ） ＦＩｏ、５ ＦＩＧ、　４

Claims (1)

1. 【特許請求の範囲】 １、外部の導体に接続されるように適合したボンドパッ
   ド（１７）に結合されたプル・アップ・トランジスタ（
   １１）およびｎチャネル・プル・ダウン・トランジスタ
   （１２）を有する出力バッファを備えた集積回路におい
   て、 前記集積回路が、前記ｎチャネル・トランジスタ（１２
   ）のドレインと前記ボンドパッド（１７）との間の線路
   に配置された、１Ω（オーム）を超える抵抗値を持つ静
   電気放電保護抵抗手段（１４、１４′、４０６、…、４
   ０８）、および 前記ボンドパッド（１７）に接続された過電圧クランプ
   手段（１５、１６）を備えた ことを特徴とする 集積回路。 ２、前記集積回路が、最低２レベルの金属導体を備え、 前記プル・アップ・トランジスタのドレインおよび前記
   ｎチャネル・プル・ダウン・トランジスタのドレインが
   、共通の出力ノード（１３）に接続され、更に 前記静電気放電保護抵抗手段（１４）が、前記出力ノー
   ド（１３）と前記ボンドパッド（１７）との間に接続さ
   ている ことを特徴とする 請求項１記載の集積回路。 ３、前記プル・アップ・トランジスタのドレインおよび
   前記ｎチャネル・プル・ダウン・トランジスタのドレイ
   ンが、共通の出力ノード（１３）に接続され、 前記静電気放電保護抵抗手段（１４′）が、前記ｎチャ
   ネル・プル・ダウン・トランジスタ（１２）のドレイン
   と前記ボンドパッド（１７）との間に接続さている ことを特徴とする 請求項１記載の集積回路。 ４、前記静電気放電保護抵抗手段が、２Ωを超える抵抗
   値を持つ ことを特徴とする 請求項１記載の集積回路。 ５、前記静電気放電保護抵抗手段が、２０Ω未満の抵抗
   値を持つ ことを特徴とする 請求項１記載の集積回路。 ６、前記の出力トランジスタが、ケイ化物のゲート、ソ
   ースおよびドレインの各電極を有し、前記静電気放電保
   護抵抗手段が、ケイ化金属の導体を備えた ことを特徴とする 請求項１記載の集積回路。 ７、前記電圧クランプ手段が、ダイオードの対であり、 この対の第１のダイオード（１５）が、前記ボンドパッ
   ドに接続されたｐ型陽極領域と、正の電源電圧（Ｖ＿Ｄ
   ＿Ｄ）の導体に接続されたｎ型陰極領域とを有し、更に この対の第２のダイオード（１６）が、前記ボンドパッ
   ドに接続されたｎ型陰極領域と、負の電源電圧（Ｖ＿Ｓ
   ＿Ｓ）の導体に接続されたｐ型陽極領域とを有する ことを特徴とする 請求項１記載の集積回路。 ８、前記ｎチャネルプル・ダウン・トランジスタ（４０
   ３、…、４０５）が、多重ドレイン領域を有し、更に 前記静電気放電保護抵抗手段が、前記多重ドレイン領域
   と前記ボンドパッド（４１０）とを接続する別個の抵抗
   （４０６、…、４０８）を備えた ことを特徴とする 請求項１記載の集積回路。 ９、前記別個の抵抗が、前記集積回路の形成されている
   半導体基板を上張りする薄膜形成された導体平面に形成
   された ことを特徴とする 請求項８記載の集積回路。 １０、前記の薄膜形成された導体平面が、ドープされた
   ポリシリコンおよびケイ化金属から成るグループから選
   択された材料から成る ことを特徴とする 請求項９記載の集積回路。 １１、前記の薄膜形成された導体平面が、前記プル・ダ
   ウン素子のゲート、ソース、およびドレインの上に形成
   されたケイ化金属である ことを特徴とする 請求項９記載の集積回路。 １２、前記抵抗の各々が、１〜１００Ωの範囲の抵抗値
   を有する ことを特徴とする 請求項８記載の集積回路。 １３、前記抵抗の各々が、５〜５０Ωの範囲の抵抗値を
   有する ことを特徴とする 請求項８記載の集積回路。 １４、前記別個の抵抗が、前記ボンドパッドに、その縁
   で物理的に接触する ことを特徴とする 請求項８記載の集積回路。 １５、前記の過電圧クランプ手段が、前記ボンドパッド
   の負の電圧をクランプするバイポーラ・トランジスタ（
   ４１２）を備えた ことを特徴とする 請求項１記載の集積回路。 １６、前記プル・アップ素子が、ｎタブ領域に形成され
   たｐチャネル電界効果トランジスタであり、更に そのｐ＋（ｐ型拡散）ドレイン領域および前記ｎタブ領
   域により形成される接合によって、前記ボンドパッドの
   正の電圧がクランプされることを特徴とする 請求項１記載の集積回路。 １７、前記プル・アップ素子が、ｎチャネル電界効果ト
   ランジスタである ことを特徴とする 請求項１記載の集積回路。