JPH05505062A - 低電圧でトリガされるスナップバック装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電圧でトリガされるスナップバック装 良五立立立 本発明は一般には保護装置に関する。詳しくは、静電放電（ＥＳＤ）を含む様々 な過渡電流から集積回路を保護するための保護装置に関する。

良五立！見 バイポーラトランジスタ、電界効実装置、および集積回路を含む半導体装置を過 渡電圧および過渡電流による損傷から保護するために先行技術において多くの試 みがなされている。

電界効実装置に関しては、静電放電（Ｅ　Ｓ　Ｄ）からの保護が特別の問題とな っている。

Ｆｉｓｃｈｅｒによる米国特許第３．７８７．７１７号は、電界効実装置を保護 するために横型バイポーラトランジスタを使用することを教示している。横型バ イポーラトランジスタはゲート制御コレクター接合部を含み、コレクターからエ ミッターへの電流路を有して、回路内の過電圧から保護すべきポイントを分路す る。コレクター接合部を覆う二酸化シリコン保護膜層の上に金属がかぶせられ、 基板内の保護すべきポイントに電気接続される。同様に、エミッター電極が保護 すべきポイントに接続される。過電圧が発生すると、ゲート制御コレクター接合 部は電子なだれモードで破壊され、電流が接合部から基板へ流れる。この結果、 横型トランジスタのベースＱ　ｋｉＡ　テア４位が低下し、続いて該ベース領域 が導電して過電圧状態による過度の電流を分路させる。

Ｈａｒｔｒａｎｆｔ他による米国特許箪４，６０５．９８０号は、原型電界効果 トランジスタを薄型電界効果トランジスタと組み合わせて使用して、集積回路を 保護することを、詳しくは、静電放電により発生する過度に高い電圧および電流 による損傷から電界効果トランジスタを保護することを教示している。保護回路 は同じ基板上に形成され、保護すべき電界効果トランジスタを含む。原型電界効 果トランジスタのための回路には抵抗器−ダイオードのネットワークが含まれる 。集積回路パッドと保護すべき回路との間には細長い拡散抵抗器が含まれる。

原型電界効果トランジスタは、静電放電により発生する高電圧および電流が保護 すべき装置に到らないように分路するために使用され、一方、薄型電界効果トラ ンジスタは、低（はあるが保護すべき装置にとっては過度である電圧から保護す るために使用される。厚型および薄型の２つの電界効果トランジスタの間には、 各々が異なる範囲の電圧および電流値にわたって装置を保護するために使用され るという以外は、何ら相互作用はない。

Ｒｏｕｎｔｒｅｅ他による米国特許第４．６９２．７８１号は、電界効果トラン ジスタのための、原型酸化物トランジスタを使用して該装置に主要な保護を提供 する入力保護回路を教示している。この厚型酸化物電界効実装置は比較的高い電 圧に対して集積回路を保護する。低い電圧の保護を提供するためには薄型ゲート 電界効果トランジスタが使用され、　「フィールドプレートダイオード」として 働く。

Ｈａｒｔｒａｎｆｔ他による米国特許第４．７４５．４５０号は、薄型ゲート酸 化物電界効果トランジスタを静電放電による破壊から保護するための回路を教示 している。この発明の教示は米国特許第４．６０５．９８０号のものと実質的に 類似している。

Ｐｕａｒによる米国特許第４．７８６．９５６号は、高入力電圧から集積回路を 保護するための装置を開示している。この集積回路はアクティブな半導体部を横 方向に分離する凹状のフィールド酸化物領域を有する半導体基板を有する。保護 装置は、第１電圧を受容するソース、絶縁ゲート電極、および入力端子に結合し たドレイン電極を備えたＮチャネルのエンハンスメント型電界効実装置を含み、 ソースおよびドレイン領域は基板の上表面に沿ったアクティブ部のうちの１つに 配置されている。このＮＭＯ３）ランジスタのゲートを通して第２電圧を結合す るために抵抗器が含まれる。別のＮＭＯ３）ランジスタ、詳しくは厚型酸化物装 置は、第ｌＮＭＯＳトランジスタのソースに結合された基板の上表面に沿ったア クティブ部の１つに配置されているソース領域と、入力信号端子に結合したゲー ト電極と、基板の上表面に沿ったアクティブ部の別の１つに配置され同様に入力 端子に結合したドレイン領域とを備えている。

Ｍａｌｏｎｅｙによる米国特許第４．８２１．０９６号は、半導体装置を、静電 放電を原因とするような電圧および電流サージから保護するための装置を開示し ている。この保護装置または回路は、装置の入力端子に接合したエミッター領域 と、同様に入力端子に接続したベース領域と、接地したコレクター領域とを備え た第１　ＰＮＰ横型トランジスタを含む。さらに抵抗器を通して接合したエミッ ター領域と、接地したベース領域およびコレクター領域とを備えた第２ＰＮＰ横 型トランジスタを含む。この保護装置は高電圧サージおよび電流スパイクをグラ ンドに分路させて装置を保護する。この発明の別の実施態様は、同様の配置の一 対のＰ−型電界効果トランジスタを含み、これにより半導体装置を保護する。

Ｄｕｖｖｕｒｙ他による米国特許第４．８５５．６２０号は、電界効果トランジ スタ出力バッファ回路のアクティブ出力トランジスタに対して、しきい電圧の高 い電界効果トランジスタを含ませることを教示している。この高しきい電圧の電 界効果装置は、電力源と出力トランジスタのゲート電極との間に接続されたソー スからドレインへの流路を有する。高しきい電圧の電界効果装置はまた出力トラ ンジスタの出力端子に接続したゲートを有する。出力端子でＥＳＤ過渡電流が発 生すると、高しきい電界効果装置は電界効果トランジスタ出力バッファ回路を保 護するために導電する。ここで前者のしきい電圧は、出力バッファの作動電圧よ り大であるが、バッファ回路の出力部に配置された寄生バイポーラトランジスタ のコレクター−ベース接合部の破壊電圧より小さい。

超大規模集積（ＶＬＳＩ）回路の配列は縮小を続けているため、対応するゲート 酸化物の厚さの破壊電圧に相対しての減少の方が、酸化物を保護するために使用 される代表的に利用可能な拡散領域の逆接合破壊の減少より大であった。１マイ クロメーターのレベルでは、破壊電圧の差異は僅か２〜３ボルトである。また、 通常使用される構造の１つである厚型酸化物ＮＭＯＳトランジスタスナップバ・ ツク装置の初期破壊電圧は高すぎるため、関連する集積回路のための保護を提供 することはできない。既知の保護回路および装置は最先端技術のＶＬＳＩ装置を 保護するための必要条件を満たし得ない。

λ豆Δ１且 本発明は集積回路を保護するための、該集積回路と同じ基板上に作製され得る構 造である。本発明は長さの短いチャネル構造と、長さの比較的長いチャネル構造 とを含み、短チヤネル構造は長チャネル構造より比較的低い電圧で導電状態にト リガされる。短チヤネル構造は長チャネル構造を導電状態へ駆動し、これにより 保護装置は極めて広域の電圧および電流にわたって迅速に作動する。長チャネル 構造は、ＥＳＤなどの過渡現象からの実質的にすべての過渡エネルギーを導電し 尽し、一方、短チヤネル構造は、過渡現象の初期立ち上がり時間の間の比較的低 い電圧レベルで作動する働きをする。

これにより、確実に長チャネル構造が適切な時間にトリガされ、集積回路装置を 過渡エネルギーから保護する。

区１膨す１μＭ吸 図面において、類似の項目は同一の参照番号により識別される。

図１は本発明の１実施態様のための構造の配置の概略平面図である。

図２は図１の構造の２−２の断面図である。

図３は図２の？ｌ　Ａ”内の部分すなわち領域の拡大断面図である。

図４は図１の構造の４−４の断面図である。

図５は図４の部分すなわち領域″Ｂ”の拡大断面図である。

図６は発明の１実施態様のための構造の配置の平面図である。

図７は図１〜５の保護装置のための有効等価回路を示す回路概略図である。

日の−なＭ日 ＮＭＯＳトランジスタは寄生の横型バイポーラＮＰＮ　）ランジスタを含んでい る。この寄生横型ＮＰＮ）ランジスタは、ｙｃｅｒモードにおけるコレクター− エミッター破壊電圧が過剰になるとトリガされて導電し得る。ＮＭＯＳトランジ スタのＰ領域（基板）は寄生横型バイポーラＮＰＮ　）ランジスタのベース電極 を提供し、通常は、実際のベース領域から一定の距離だけ離れた関連するエミッ ター電極（ＮＭＯ３）ランジスタのソース）に接続される。基板の抵抗がエミッ ター−ベースの分路抵抗を形成する。ＮＰＮトランジスタは、コレクターおよび エミッター領域を形成する２つの遊離Ｎ°拡散部を厚いフィールド酸化物を使用 して分離することにより、ＮＭＯＳゲート電極を持たずに作製され得る。代表的 には、このようなＮＰＮトランジスタは比較的広いベース領域を持つ。すなわち コレクター領域とエミッター領域との間の分離が比較的広い。この広いベース領 域を持つＮＰＮ　）ランジスタの初期破壊電圧を低減するためには、ベース領域 をもっと狭くする、すなわちチャネル長の短いＮＭＯ５）ランジスタの寄生ＮＰ Ｎ　）ランジスタを使用する必要がある。しかし、このような装置が大量のエネ ルギーを吸収すると、関連するゲート絶縁体が破壊される。本発明者は、このよ うな装置を保護するには、チャネル長の短い構造を組み込んでこれにより広いベ ース領域のＮＰＮ　）ランジスタ構造をトリガすることが必要であることを認識 した。チャネル長の短い構造は、ベース領域の広いＮＰＮトランジスタ構造がス ナップバ、りして過渡エネルギーを導電し尽くす前に過渡電圧により損傷を受け るのを防ぐのに十分な直列抵抗を有している。さらに、チャネル長の短いＮＭＯ ９）ランジスタを好ましくは保護装置の中心にまたは中心近くに配置して、広い ベース領域を持つ複数の寄生ＮＰＮ）ランジスタ構造を実用的な範囲内でトリガ することにより、関連する集積回路の過渡エネルギーからの保護がさらに向上す ることがｔｋ？！、ｆｆｉされた。

本発明の様々な実施態様の説明において、チャネル長の長い構造は、比較的広く 間隔を開けた同じ導電型の２つの領域ζ　が逆の導電型の本体内に含まれるもの で、一方、またチャネル長の短い構造は、コレクター領域とエミッター領域との 間の間隔が狭く、その破壊電圧はチャネル長の長い構造のものより低い構造であ る。

図１から５において、本発明の原理を具体化した構造体１０は好ましくはＰ型厚 電性で表面１４を持つ半導体基板１２を含む。該基板はまた短チヤネル構造１６ 、複数の長チャネル構造１８ａ〜１８ｄ、バス２０、基準電位のソース、代表的 には接地した基準ライン２２、および基板１２と基準ライン２２との開の基板コ ンタクト２４を備えている。

図１はまた、保護すべき集積回路１００と共に構造体１゜を使用する例を示して いる。集積回路１００はバス２ｏに接続した電極１０２と基準ライン２２に接続 した電極１０４とを備え、これにより集積回路１００は短チヤネル構造１６およ び複数の長チャネル構造１８ａ〜１８ｄに並列接続される。

集積回路１００の第１端子１０２は電圧供給端子または入力もしくは出力信号端 子であり得、第２端子１０６は基準電位のソース、代表的にはグランドであり得 る。保護装置１０２は、過渡電圧に反応して作動し過渡エネルギーをバス２０か ら基準ライン２２へ導電することにより集積回路１００を保護する。

図１〜３に示すように、短チヤネル構造１６は、それぞれエミッター領域および コレクター領域に対応する第１および第２Ｎ”導電型領域２６および２８を備え ており、表面３０から基板１２へと一定の距離だけ延長し、また互いに離れてい る。薄絶縁層３２、好ましくは酸化シリコン層が表面３ｏの上に横たわっている 。ゲート電極３４が第１および第２Ｎ＋導電型領域２６と２８との間の隙間を覆 う薄絶縁層３２の上に横たわっている。ゲート電極３４は通常は装置の動作にと っては必要ではなく、主に第１および第２Ｎゝ導１１型領域２６および２８をこ れらの間のチャネル長さを短く正確に定めて形成するためのセルファラインプロ セスで使用するためのマスクとして機能するために存在する。ゲート電極３４が 存在するとき、これは基準ライン２２に電気接続される。第１ｉｉ気コンタクト ３６は薄絶縁層３２の開口部３８を貫通して第１Ｎ“導電型領域２６への電気接 触を提供する。第１電気コンタクト３６は基準ライン２２に延長している。第２ ′Ｆ４気コンタクト４０は薄絶縁層３２の開口部４２を貫通して第２Ｎ＋導電型 領域２８への電気接触を提供する。第２電気コンタクト４０はバス２０に延長し ている。

図２の領域″Ａ”の拡大図を図３に示す。１．２５マイクロメーターデザインル ールによる作製法を使用すれば、ゲート３４は代表的には幅約１，２５マイクロ メーター、Ｎ　”ｎＨ２６ト２８との間の隙間は代表的には約１マイクロメータ ーであり、好ましくは使用する方法により許容される最小限度に低減さ図１およ び４〜５において、長チャネル構造１８ｃはそれぞれエミッター領域およびコレ クター領域に対応する第３および第４Ｎ′″導電嬰領域４２および４４を備えて おり、表面３０から基板１２へと一定の距離だけ延長し、また互いに離れている 。絶縁層３２が、第３および第４Ｎ＋導電型領域４２と４４との間の隙間の上方 以外の表面３０の上に横たわっている。領域４２と４４との間にはフィールド酸 化物領域４６が配置されている。フィールド酸化物４６の両端部に形成される代 表的な「バーズビーク」４７は代表的には長さ約０．５マイクロメーターである 。１．２５マイクロメーターデザインルールの作製方法においては、第３および 第４Ｎ”導電型領域４２と４４との間の隙間は代表的には約２および３マイクロ メーターの間である。箪３電気コンタクト４８は薄絶縁層３２の開口部５０を貫 通して第３Ｎ”導電型領域４２への電気接触を提供する。第３１！気コンタクト ４８は基準ライン２２に延長している。第４’ｌ気コンタクト５２は薄絶縁層３ ２の開口部５４を貫通して第４Ｎ＋導電型領域４４への電気接触を提供する。

第４電気コンタクト５２はバス２０に延長している。Ｎ−領域５６が表面３０お よび第４Ｎ”導電型領域４４から基板１２へと一定の距離だけ延長している。Ｎ −領域５６の機能は第４１１気コンタクト５２から基板１２への金属拡散を防ぐ ことである。Ｐ′領域５８が第３Ｎ↑導電型領域４２から一定の距離だけ離れ表 面３０から基板１２へと一定の距離だけ延長して、基板１２と基板コンタクト２ ４との間の良好な電気接触を提供する。

Ｐ−タイプ導電性基板１２は代表的には比較的低濃度にドープされ（約１０”／ ｅｅ）導電率は比較的低い。Ｎ４導電型領域は比較的高濃度にドープされ代表的 には約１０”／ｃｃ、導電率は比較的高い。Ｎ−領域５６は比較的低濃度にドー プされ代表的には約１０１′／ＣＣと１０”／ｃｃの間で、導電率は比較的低い 。Ｐ０領域５８は比較的高濃度にドープされ導電率は比較的高い。電気コンタク ト、バス、および基準ラインは代表的にはアルミニウム、モリブデン、その地回 等の金属、シリサイド、またはポリシリコン、またはこれら材料の組合せにより 構成される。

本発明の動作には長チャネル構造は１つだけでよいが、複数個ある方が好適であ る。図１に示す４つの構造のような複数の長チャネル構造は、代表的には近接し て配置される。また好ましくは作製方法のためのデザインルールにより許容され る限り短チヤネル構造１６に近接して配置される。

本発明の保護装置は、集積回路に損傷をもたらす電圧より低い、また集積回路の 供給電圧より高い電圧で破壊および導電するように設計される。保護装置は、過 渡電流が発生している間、バス２０と基準ライン２２との間の短絡を可能な限り 短く供給するように設計されている。代表的な応用におｔ）では、約５．５ボル トの集積回路供給電圧に対して、短チャネル構造１６のための破壊電圧は約８ボ ルトであり、長チャネル構造１８のための破壊電圧レベルは約１２ボルトである 。従って、通常の供給電圧レベルでは保護装置はトリガしない。

しかし、過渡電圧が発生すると、過渡電圧が８ボルトを越えると短チヤネル構造 １６が破壊してベース電流が基板１２を通って流れる。この電流の流れにより基 板１２とＮ“領域４２との間に電圧が生じ、過度電圧のレベルが短チャネル構造 １６の損傷しきい値を越える前に長チャネル構造１８が導電および破壊して、回 路が保護される。長チャネル構造１８は、代表的には、短チヤネル構造１６が導 電を開始した後約１．０から１．５ナノ秒で作動する。

図１に示すような本発明を具体化したエンジニアリングプロトタイプを試験して いる間に、保護構造の端部における電流分布が過度であることが発見された。構 造を通じての電流の分布が、長チャネル構造１８のすべてにおいて電流の均一な 分布を提供するようなものであることを確実にするために、短チヤネル構造１６ から最も離れた長チャネル構造１８に対してＮ′拡散を増加し、これにより安定 抵抗を提供した。

図１〜５に示した本発明の構造の配列の正面図を図６に示す。図６では参照番号 は図１〜５の参照番号と同じである。

図示されるように、６つの長チャネル構造１８が並列に接続され、はぼ中央に短 チヤネル構造１６が配置されている。

図７において、図１〜５の保護装置の有効等価回路は、短チヤネル構造１６によ り提供される寄生ＮＰＮトランジスタＱＳ、および複数の長チャネル構造１８に より提供される寄生ＮＰＮ）ランジスタＱＬを含む。短チャネル構造１６の寄生 要素により、コレクターおよびエミッター抵抗器ＲＣおよびＲＥが各々提供され る。基板抵抗はエミ・ノター−ベースの分路抵抗Ｒ３を提供する。ＮＰＮトラン ジスタＱＳは、コレクター抵抗器ＲＣを通してバス２０に接続するコレクター電 極、およびエミッター抵抗器ＲＥを通して基準ライン２２に接続するエミッター 電極、またＮＰＮ　）ランジスタＱＬのベース電極と共有して、共通の基板１２ を介してまたエミッターベースの分路抵抗Ｒ９を通して基準ライン２２へ接続す るベース電極を有する。

コレクターおよびエミッター抵抗器ＲＣおよびＲＥはＮＰＮトランジスタＱＳを 通る電流を制限し、これにより短チヤネル構造を高過渡電圧から保護する。寄生 ＮＰＮ　）ランジスタＱＬがＮＰＮ　）ランジスタＱＳによりトリガされ導電を 行うと、トランジスタＱＬは即座にスナップバック導電モードとなり、これによ り過渡エネルギーを導電し尽くす。ＮＰＮトランジスタＱＬにおいてスナップバ ックが起こるために必要な臨界電流は約５マイクロアンペア／マイクロメーター である。従って、ベース電流がトランジスタＱＳを流れ始めると、ベース電流は 寄生ＮＰＮ　ｌ−ランジスタＱＬをも流れる。

抵抗器ＲＣおよびＲＬの電流制限効果により、電流の大部分はＱＬを通って流れ 、ＱＬは、通過する電流の大きさが構造のスナップバックしきい値を越えるとス ナップバックを行う。

Ｐ“領域５８と図２に示すＮ＋領域２８との間、およびＰ９領域５８と図５に示 すＮ９領域４４との開に形成される寄生ダイオードＤは、過渡電流を基準ライン ２２からバス２０へ逆流させる。

本発明の装置は、領域規定のための標準のホトリングラフ、工、チング工程、お よびドープ領域を形成するためのイオン注入を利用して作製され得る。代表的に は、シリコン半導体基板が、例えばＰ型ドーパントとしてボロン、またＮ型ドー パントとしてリンと共に使用されるが、他の適切な材料も使用し得る。絶縁体は 代表的には、当業者には既知の方法を利用して形成されるシリコン酸化物または 窒化物である。

本発明の様々な実施態様の変更は当業者により行われ得る。

例えば、本発明は特定の導電型について述べたが、相対的な導電型関係が同じで ある限り、逆の導電型関係もまた使用し得る。このようなおよび他の変更は本発 明および添付クレームの精神および範囲内であると見なされる。

補正書の写しく翻訳文）提出書（特許法下１８４条の７東１項）平成３年１１月 １４日

Claims (1)

1. 【特許請求の範囲】 １．バスおよび基準ラインに接続した、集積回路のための保護装置であり、 該バスと該基準ラインとの間に接続した主電流導電路を有するチャネル長の短い 構造、および 各々該バスと該基準ラインとの間に接続した主電流導電路を有し、該チャネル長 の短い構造に近接して配置された１つ以上のチャネル長の長い構造を備えており 、該チャネル長の短い構造は、該集積回路のための供給電圧より大きく、チャネ ル長の長い構造の破壊電圧および該集積回路の損傷しきい値より小さい破壊電圧 を持ち、該チャネル長の短い構造は、該バスと該基準ラインとの間に主電流導電 路を提供し、該主電流導電路は、チャネル長の短い構造が導電状態にあるとき集 積回路のインピーダンスより比較的低いインピーダンスを持ち、また該チャネル 長の短い構造における電流が、チャネル長の長い構造をドリガして導電させ、こ れによりチャネル長の長い構造の主電流導電路のインピーダンスをチャネル長の 短い構造の主電流路のインピーダンスより実質的に低くするようにした、装置。 ２．前記チャネル長の短い構造が、 第１導電型の半導体材料を含みまた表面を持つ基板、該表面に隣接した、該第１ 導電型とは逆の第２導電型の第１領域、および 該表面に隣接しまた該第１領域から離れた、第２導電型の第２領域を備えている 、請求項１に記載の装置。 ３．薄絶縁層が、前記第１および第２領域の上方およびこれら領域の間の表面の 上に横たわる、請求項２に記載の装置。 ４．ゲート電極が、前記第１および第２領域の間の隙間の上の前記薄絶縁層の上 に横たわる、請求項３に記載の装置。 ５．前記チャネル長の長い構造が、 前記表面に隣接した、前記第１導電型とは逆の第２導電型の第３領域、 該表面に隣接しまた核第３領域から離れた、第２導電型の第４領域、および 該第３および第４領域の間の表面の上に横たわるフィールド酸化物領域を備えて いる、請求項２に記載の装置。 ６．前記フィールド酸化物領域が、その各端部を前記第３および第４領域の一部 にそれぞれ部分的に並置させ、また該第３および第４領域を互いから物理的に分 離および電気的に遊離させる、請求項５に記載の装置。 ７．前記チャネル長の短い構造は、 第１導電型の半導体材料を含みまた表面を持つ基板、該表面に隣接した、核第１ 導電型とは逆の第２導電型の第１領域、および 該表面に隣接しまた該第１領域から離れた、第２導電型の第２領域を備え、また 前記チャネル長の長い構造が、 該表面に隣接した、該第１導電型とは逆の第２導電型の第３領域、 該表面に隣接しまた該第３領域から離れた、第２導電型の第４領域、および 該第３および第４領域の間の表面の上に横たわるフィールド酸化物領域を備えて いる、請求項１に記載の装置。 ８．薄絶縁層が、前記第１および第２領域の上方およびこれら領域の間の表面の 上に横たわる、請求項７に記載の装置。 ９．前記フィールド酸化物領域が、その各端部を前記第３および第４領域の一部 にそれぞれ部分的に並置させ、また該第３および第４領域を互いから物理的に分 離および電気的に遊離させる、請求項７に記載の装置。 １０．バスおよび基準ラインに接続した、集積回路のための保護装置であり、 該バスと該基準ラインとの間に接続した主電流導電路を有するチャネル長の短い 構造、および 各々該バスと基準ラインとの間に接続した主電流導電路を有し、該チャネル長の 短い構造に近接して配置された１つ以上のチャネル長の長い構造を備えており、 該保護装置は第１導電型の半導体材料を含みまた表面を持ち、 該チャネル長の短い構造は、 該表面に隣接した、該第１導電型とは逆の第２導電型の第１領域、および 該表面に隣接しまた該第１領域から離れた、第２導電型の第２領域を備え、また 該チャネル長の長い構造は、 該表面に隣接した、該第１導電型とは逆の第２導電型の第３領域、 該表面に隣接しまた該第３領域から離れた、第２導電型の第４領域、および 該第３および第４領域の間の表面の上に横たわるフィールド酸化物領域を備えて いる、装置。 １１．薄絶縁層が、前記第１および第２領域の上方およびこれら領域の間の表面 の上に横たわる、請求項１０に記載の装置。 １２．ゲート電極が、前記第１および第２領域の間の隙間の上の前記薄絶縁層の 上に横たわる、請求項１１に記載の装置。 １３．前記チャネル長の短い構造が、前記バスに接続したコレクター電極、前記 基準ラインに接続したエミッター電極、およびベース電極を備えた第１寄生バイ ポーラトランジスタを提供し、また前記チャネル長の長い構造が、該第１バイポ ーラトランジスタのベース電極に接続したベース電極、該バスに接続したコレク ター電極、および該基準ラインに接続したエミッター電極を備えた寄生第２バイ ポーラトランジスタを提供する、請求項１０に記載の装置。 １４．前記第１寄生バイポーラトランジスタのコレクター電極と前記バスとの間 に接続した第１寄生抵抗器、および該第１寄生バイポーラトランジスタのエミッ ター電極と前記基準ラインとの間に接続した第２寄生抵抗器をさらに備えている 、請求項１３に記載の装置。 １５．前記バスに接続したカソード電極、および前記基準ラインに接続したアノ ード電極を有する寄生ダイオードをさらに備えて、該基準ラインと該バスとの間 に電流導電路を提供する、請求項１４に記載の装置。 １６．集積回路のための保護装置であり、バスと基準ラインとの間に接続して、 第１寄生抵抗器により該バスに接続したコレクター電極、第２寄生抵抗器により 該基準ラインに接続したエミッター電極、およびベース電極を有する該第１寄生 ＮＰＮトランジスタを含む寄生要素を提供するチャネル長の短い構造であり、第 １寄生ＮＰＮトランジスタの破壊電圧は該集積回路のための供給電圧より大きく またその絶縁損傷しきい値より小さい、チャネル長の短い構造、および バスと該基準ラインとの間に接続して、各々、該バスに後続したコレクター電極 、該基準ラインに接続したエミッター電極、および該第１寄生ＮＰＮトランジス タのペース電極に接続したベース電極め有する第２寄生ＮＰＮトランジスタを提 供する１つ以上のチャネル長の長い構造を備えた、装置。 １７．前記保護装置が、第１導電型の半導体材料を含みまた表面を持つ基板を備 え、 前記チャネル長の短い構造が、 該表面に隣接した、該第１導電型とは逆の第２導電型の第１領域、および 該表面に隣接しまた該第１領域から離れた、第２導電型の第２領域を備え、また 前記チャネル長の長い構造の各々が、 該表面に隣接した、該第１導電型とは逆の第２導電型の第３領域、 該表面に隣接しまた該第３領域から離れた、第２導電型の第４領域、および 該第３および第４領域の間の表面の上に横たわるフィールド酸化物領域を備えて いる、請求項１６に記載の装置。 １８．集積回路のための保護装置であり、バスに接続したコレクター電極、基準 ラインに接続したエミッタ−電極、およびベース電極を有する第１寄生ＮＰＮト ランジスタ、および各々該第１寄生バイポーラトランジスタのベース電極に接続 したベース電極、該バスに接続したコレクター電極、および基準ラインに接続し たエミッター電極を有する１つ以上の第２寄生バイポーラトランジスタを備え、 核第１寄生バイポーラトランジスタはチャネル長が短い構造を備え、該第２寄生 バイポーラトランジスタは各々、チャネル長が長い構造を備えて該チャネル長が 短い構造に近接して配置され、また 該保護装置は第１導電型の半導体材料を含みまた表面を持つ基板を備え、 前記チャネル長の短い構造は、 該表面に隣接した、該第１導電型とは逆の第２導電型の第１領域、および 該表面に隣接しまた該第１領域から離れた、第２導電型の第２領域を備え、また 前記チャネル長の長い構造の各々は、 該表面に隣接した、該第１導電型とは逆の第２導電型の第３領域、 該表面に隣接しまた核第３領域から離れた、第２導電型の第４領域、および 該第３および第４領域の間の表面の上に横たわるフィールド酸化物領域を備え、 また 該集積回路は該バスに接続した第１端子、および該基準ラインに接続した第２端 子を備えている、装置。 １９．前記第１および第２領域の上方およびこれら領域の間の表面の上に横たわ る薄絶縁層をさらに備えた、請求項１８に記載の装置。 ２０．ゲート電極が、前記第１および第２領域の間の隙間の上の前記薄絶縁層の 上に横たわる、請求項１９に記載の装置。 ２１，前記チャネル長の短い構造の主電流導電路に１つ以上の寄生抵抗器をさら に含む、請求項１８に記載の装置。 ２２．前記パスに接続したカソード電極、および前記基準ラインに接続したアノ ード電極を有する寄生ダイオードをさらに含み、該基準ラインと該バスとの間に 電流導電路を提供する、請求項２１に記載の装置。