JPS60246665A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JPS60246665A JPS60246665A JP59102865A JP10286584A JPS60246665A JP S60246665 A JPS60246665 A JP S60246665A JP 59102865 A JP59102865 A JP 59102865A JP 10286584 A JP10286584 A JP 10286584A JP S60246665 A JPS60246665 A JP S60246665A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diffusion region
- transistor
- protective
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＭＩＳ集積回路装置の入力保護装置に関する
。
。
（従来技術）
絶縁ゲート型電界効果トランジスタ（以下、ＭＩＳ）ラ
ンジスタという。ノからなる、１〜４ＩＳ集積回路装置
において、入力保護装置は、瞬間的なサージ電圧が入力
トランジスタのゲートに印加されることを防止するため
に用いられている。
ンジスタという。ノからなる、１〜４ＩＳ集積回路装置
において、入力保護装置は、瞬間的なサージ電圧が入力
トランジスタのゲートに印加されることを防止するため
に用いられている。
第１図は従来の入力保護装置の一例の回路図、第２図は
その構成を示す平面図である。
その構成を示す平面図である。
入力端子１と入力ＮチャネルＭＩＳトランジスタ（以下
、入力トランジスタという。）３間に接続された入力保
護抵抗４と、この入力保護抵抗４の一部にドレインがソ
ースとゲートが接地端にそれぞれ接続された入力保護Ｎ
チャネルＭＩＳ）う／ジスタ（以下保護トランジスタと
いう。）２とからなっている。すなわち、入力端子１に
印加された高いサージ電圧を入力保護抵抗で減衰させる
と共に入力保護トランジスタ２により短絡吸収するもの
である。
、入力トランジスタという。）３間に接続された入力保
護抵抗４と、この入力保護抵抗４の一部にドレインがソ
ースとゲートが接地端にそれぞれ接続された入力保護Ｎ
チャネルＭＩＳ）う／ジスタ（以下保護トランジスタと
いう。）２とからなっている。すなわち、入力端子１に
印加された高いサージ電圧を入力保護抵抗で減衰させる
と共に入力保護トランジスタ２により短絡吸収するもの
である。
ところで、この従来例の入力保護装置は第２図に示すよ
うに、入力保護トランジスタ２のドレイン拡散領域１２
は開口部１６を介して多結晶７リコン層からなる保護抵
抗４と接続され、ソース拡散領域１１及びゲート電極１
３は開口部１７を介してＡｌ配線からなる接地線１４に
それぞれ接続され、更に保護抵抗４は開口部１８を介し
てＡｌ配線からなる入力ゲートへの配線１５と接続され
る構成となっている。
うに、入力保護トランジスタ２のドレイン拡散領域１２
は開口部１６を介して多結晶７リコン層からなる保護抵
抗４と接続され、ソース拡散領域１１及びゲート電極１
３は開口部１７を介してＡｌ配線からなる接地線１４に
それぞれ接続され、更に保護抵抗４は開口部１８を介し
てＡｌ配線からなる入力ゲートへの配線１５と接続され
る構成となっている。
かかる保護トランジスタの構造では、入力として高いサ
ージ電圧が印加された場合、パターンの一部、特に保護
トランジスタを取り囲んでいるロコス（ＬＯＣＯ８）法
によシ形成された厚いフィールド酸化膜１９の欠陥部（
第２図中で点線で描いた円で示す。）２０に電流が集中
して流れ、保１トランジスタ２が破壊されてしまい、規
格で保障されているサージ電圧に対して、十分に満足で
きない場合があるという欠点があった。
ージ電圧が印加された場合、パターンの一部、特に保護
トランジスタを取り囲んでいるロコス（ＬＯＣＯ８）法
によシ形成された厚いフィールド酸化膜１９の欠陥部（
第２図中で点線で描いた円で示す。）２０に電流が集中
して流れ、保１トランジスタ２が破壊されてしまい、規
格で保障されているサージ電圧に対して、十分に満足で
きない場合があるという欠点があった。
（発明の目的）
本発明の目的は、上記欠点を除去することＫより、耐サ
ージ電圧規格を十分に満足させることのできるＭＩＳ集
積回路装置の入力保護装置を袂供することにある。
ージ電圧規格を十分に満足させることのできるＭＩＳ集
積回路装置の入力保護装置を袂供することにある。
（発明の構成）
本発明の入力保護装置は、入力端子と入力ＭＩＳトラン
ジスタのゲート間に接続された第１の抵抗と、ドレイン
（又はソース）が前記第１の抵抗の１部分にソース（又
はドレイン）が接地端にゲートが第２の抵抗を介して接
地端にそれぞれ接続された保護ＭＩＳトランジスタから
なる入力保護装置であって、前記第１．第２の抵抗は多
結晶７リコン層からなｐかつ前記第１の抵抗は前記保護
ＭＩＳトランジスタのドレイン（又はソース）拡散領域
の少くとも一部と重なるよう絶縁層を介してその上に形
成され、該ドレイン（又はソース）拡散領域と前記第１
の抵抗の接続は該ドレイン（又はソース）拡散領域を囲
む厚い絶縁膜から離れてその内側でかつ該ドレイン（又
はソース）拡散領域とは反対導電型の不純物拡散領域上
に設けられた少くとも１個の開口部を介して行なわれ、
前記保護ＭＩＳトランジスタのゲート電極のうち前記開
口部に近い中央部はチャネル長を短く形成されたことか
ら構成される。
ジスタのゲート間に接続された第１の抵抗と、ドレイン
（又はソース）が前記第１の抵抗の１部分にソース（又
はドレイン）が接地端にゲートが第２の抵抗を介して接
地端にそれぞれ接続された保護ＭＩＳトランジスタから
なる入力保護装置であって、前記第１．第２の抵抗は多
結晶７リコン層からなｐかつ前記第１の抵抗は前記保護
ＭＩＳトランジスタのドレイン（又はソース）拡散領域
の少くとも一部と重なるよう絶縁層を介してその上に形
成され、該ドレイン（又はソース）拡散領域と前記第１
の抵抗の接続は該ドレイン（又はソース）拡散領域を囲
む厚い絶縁膜から離れてその内側でかつ該ドレイン（又
はソース）拡散領域とは反対導電型の不純物拡散領域上
に設けられた少くとも１個の開口部を介して行なわれ、
前記保護ＭＩＳトランジスタのゲート電極のうち前記開
口部に近い中央部はチャネル長を短く形成されたことか
ら構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第３図は本発明の一実施例の回路図、第４図はその構成
を示す平面図である。
を示す平面図である。
本実施例は、入力端子１とＮチャネルＭＩＳトランジス
タからなる入力トランジスタ３のゲート間に接続された
係挿抵抗４′と、ドレインが保護抵抗４′の１部分にノ
ースが接地端にゲートが、ゲート挿入抵抗５を介して接
地端にそれぞれ接続されたＮチャネルＭＩＳ）ランジス
タからなる保護トランジスタ／からなる入力保護装置で
あって、保護抵抗４′、ゲート挿入抵抗５は多結晶シリ
コン層からなりかつ保護抵抗４′は保護トランジスタ２
のドレイン拡散領域１２′の少くとも一部と重なるよう
絶縁層を介してその上に形成され、このドレイン拡散領
域１２′と保護抵抗４′の接続はこのドレイン拡散領域
１２′ヲ囲む厚い絶縁膜としてのフィールド酸化膜１９
′から離れてその内側でかつこのドレイン拡散領域１２
′とは反対導電型の不純物拡散領域２１上に設けられた
１個の開口部１６′を介して行なわれ、保護トランジス
タ２のゲート電極１了のうち開口部１６′に近い中央部
はチャネル長を短く形成され、ソース拡散領域１１′は
６個の開口部１７′を介してＡｌ配線からなる接地配線
１４′に、保ｄ抵抗４′は２個の開口部１８′ヲ介して
Ａｌ配線からなるゲートへの配線１５′にそれぞれ接続
されることから構成される。
タからなる入力トランジスタ３のゲート間に接続された
係挿抵抗４′と、ドレインが保護抵抗４′の１部分にノ
ースが接地端にゲートが、ゲート挿入抵抗５を介して接
地端にそれぞれ接続されたＮチャネルＭＩＳ）ランジス
タからなる保護トランジスタ／からなる入力保護装置で
あって、保護抵抗４′、ゲート挿入抵抗５は多結晶シリ
コン層からなりかつ保護抵抗４′は保護トランジスタ２
のドレイン拡散領域１２′の少くとも一部と重なるよう
絶縁層を介してその上に形成され、このドレイン拡散領
域１２′と保護抵抗４′の接続はこのドレイン拡散領域
１２′ヲ囲む厚い絶縁膜としてのフィールド酸化膜１９
′から離れてその内側でかつこのドレイン拡散領域１２
′とは反対導電型の不純物拡散領域２１上に設けられた
１個の開口部１６′を介して行なわれ、保護トランジス
タ２のゲート電極１了のうち開口部１６′に近い中央部
はチャネル長を短く形成され、ソース拡散領域１１′は
６個の開口部１７′を介してＡｌ配線からなる接地配線
１４′に、保ｄ抵抗４′は２個の開口部１８′ヲ介して
Ａｌ配線からなるゲートへの配線１５′にそれぞれ接続
されることから構成される。
すなわち、本実施例においては、次の各項に亘る対策に
より十分な対サージ電圧効果を挙げている。
より十分な対サージ電圧効果を挙げている。
（１） 保護トランジスタグのドレイン拡散領域１２′
と保詳抵抗４′を接続するだめの多結晶シリコンの開口
部１６′が、従来はドレイン拡散領域全長に亘って設け
られていたのを、フィルド酸化膜１９′から離れて内側
の中央部分に比較的小さく開口することにより、電流が
フィールド酸化嗅欠陥部部に集中するのを防いでいるこ
と。
と保詳抵抗４′を接続するだめの多結晶シリコンの開口
部１６′が、従来はドレイン拡散領域全長に亘って設け
られていたのを、フィルド酸化膜１９′から離れて内側
の中央部分に比較的小さく開口することにより、電流が
フィールド酸化嗅欠陥部部に集中するのを防いでいるこ
と。
（１１） 保護トランジスタ２のゲート電極１３′は多
結晶シリコンからなるゲート挿入抵抗５を介して接地端
に接続し、サージ電圧が入力された場合にゲート電位が
浮き上り易くし、容易に保護トランジスタ／がオンして
サージ電圧を接地端に逃がすようにしていること。
結晶シリコンからなるゲート挿入抵抗５を介して接地端
に接続し、サージ電圧が入力された場合にゲート電位が
浮き上り易くし、容易に保護トランジスタ／がオンして
サージ電圧を接地端に逃がすようにしていること。
＋ｉｉＤ 保護トランジスタ２の多結晶シリコ／からな
るゲート電極１３′は、多結晶シリコンの開口部１６′
に近い中央部を台形状に削り、保護トランジスタフのオ
ン抵抗を減少させ、電流が保護トランジスタ２の中央部
に集中して流れるように工夫さ０ｖ）ｆｆｌｌトランジ
スタ／のドレイン領域１２′の保護抵抗４′との接続部
となる領域に反対導電型の不純物領域２１を設けること
により、ドレイン拡散領域と多結晶７リコンとの接合部
の耐圧を下げていること。
るゲート電極１３′は、多結晶シリコンの開口部１６′
に近い中央部を台形状に削り、保護トランジスタフのオ
ン抵抗を減少させ、電流が保護トランジスタ２の中央部
に集中して流れるように工夫さ０ｖ）ｆｆｌｌトランジ
スタ／のドレイン領域１２′の保護抵抗４′との接続部
となる領域に反対導電型の不純物領域２１を設けること
により、ドレイン拡散領域と多結晶７リコンとの接合部
の耐圧を下げていること。
実際に、本実施例を用いたＭＩＳ集積回路装宜において
は、２５０Ｖ以上の高いサージ電圧に対しても十分に保
論効果のあることが確認された。
は、２５０Ｖ以上の高いサージ電圧に対しても十分に保
論効果のあることが確認された。
なお、以上の説明はＮチャネルＭＩＳトランジスタを用
いて行なったけれども、ＰチャネルＭＩＳトランジスタ
の場合には、上記説明において、ドレインリソース、ソ
ース→ドレインと読み替えることにより同様に適用でき
る。
いて行なったけれども、ＰチャネルＭＩＳトランジスタ
の場合には、上記説明において、ドレインリソース、ソ
ース→ドレインと読み替えることにより同様に適用でき
る。
また、上記実施例においては、開口部１６′を１個とし
たが、これは本発明の趣旨に適合する範囲内において、
複数個に分割することができる。
たが、これは本発明の趣旨に適合する範囲内において、
複数個に分割することができる。
（発明の効果）
以上、詳細説明したとおり、本発明によれば、上記の構
成により、ロコス法によｐ形成された厚いフィールド酸
化膜の欠陥部に集中して流れるサージ電流を防電できる
ので、窩い耐サージ電圧規格を十分に満足するところの
ＭＩＳ集積回路装置の入力保護装置が得られる。
成により、ロコス法によｐ形成された厚いフィールド酸
化膜の欠陥部に集中して流れるサージ電流を防電できる
ので、窩い耐サージ電圧規格を十分に満足するところの
ＭＩＳ集積回路装置の入力保護装置が得られる。
第１図は従来の入力保護装置の一例の回路図、第２図は
その構成を示す平面図、第３図は本発明の一実施例の回
路図、第４図はその構成を示す平面図である。 １・・・・入力端子、２，２′ ・・・保護トランジス
タ、３・・・・・・入力トランジスタ、４．４’・・・
・・・保護抵抗、５・・・・・ゲート挿入抵抗、１１．
１１′ ・ソース拡散領域、１２ 、１２’・・・・・
ドレイン拡散領域、１３．１３’・・・・・・ゲートＮ
極、１４．１４’ ・・・・接地配線、１５゜１５′・
・・・・・入力ゲートへの配線、１６．１６’、１７゜
１７’ 、１８．１８’・・・・・開口部、１９．１９
’ ・・・フィールド酸化膜、２０・・・・・・フィー
ルド酸化膜欠陥部、２１・・・・・反対１１１ｊ型の不
純物拡散領域。 代理人 弁理士 内 原 音 ゛ 第１図 １２ ７６ ４ 第２区
その構成を示す平面図、第３図は本発明の一実施例の回
路図、第４図はその構成を示す平面図である。 １・・・・入力端子、２，２′ ・・・保護トランジス
タ、３・・・・・・入力トランジスタ、４．４’・・・
・・・保護抵抗、５・・・・・ゲート挿入抵抗、１１．
１１′ ・ソース拡散領域、１２ 、１２’・・・・・
ドレイン拡散領域、１３．１３’・・・・・・ゲートＮ
極、１４．１４’ ・・・・接地配線、１５゜１５′・
・・・・・入力ゲートへの配線、１６．１６’、１７゜
１７’ 、１８．１８’・・・・・開口部、１９．１９
’ ・・・フィールド酸化膜、２０・・・・・・フィー
ルド酸化膜欠陥部、２１・・・・・反対１１１ｊ型の不
純物拡散領域。 代理人 弁理士 内 原 音 ゛ 第１図 １２ ７６ ４ 第２区
Claims (1)
- 入力端子と入力ＭＩＳ）ランジスタのゲート間に接続さ
れた第１の抵抗と、ドレイン（又はソース）が前記第１
の抵抗の１部分にソース（又はドレイン）が接地端にゲ
ートが第２の抵抗を介１〜で接地端にそれぞれ接続され
た保護ＭＩＳトラノジスタからなる入力保護装置であっ
て、前記第１゜第２の抵抗は多結晶シリコン層からなり
かつ前記第１の抵抗は前記保護ＭＩＳ）ランジスタのド
レイン（又はソース）拡散領域の少くとも一部と重なる
よう絶縁層を介してその上に形成され、該ドレイン（又
はソース）拡散領域と前記第１の抵抗の接続は該ドレイ
ン（又はソース）拡散領域を囲む厚い絶縁膜から離れて
その内側でかつ該ドレイン（又はソース〕拡散領域とは
反対導電型の不純物拡散領域上に設けられた少くとも１
個の開口部を介して行なわれ、前記保護Ｍ工Ｓトランジ
スタのゲート電極のうち前記開口部に近い中央部はチャ
ネル長を短く形成されたことを特徴とする入力保護装置
。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102865A JPS60246665A (ja) | 1984-05-22 | 1984-05-22 | 入力保護装置 |
| US06/736,728 US4739438A (en) | 1984-05-22 | 1985-05-22 | Integrated circuit with an improved input protective device |
| DE8585106300T DE3583886D1 (de) | 1984-05-22 | 1985-05-22 | Integrierte schaltung mit einer eingangsschutzanordnung. |
| EP85106300A EP0162460B1 (en) | 1984-05-22 | 1985-05-22 | Integrated circuit with an input protective device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102865A JPS60246665A (ja) | 1984-05-22 | 1984-05-22 | 入力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246665A true JPS60246665A (ja) | 1985-12-06 |
| JPH0244150B2 JPH0244150B2 (ja) | 1990-10-02 |
Family
ID=14338801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102865A Granted JPS60246665A (ja) | 1984-05-22 | 1984-05-22 | 入力保護装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4739438A (ja) |
| EP (1) | EP0162460B1 (ja) |
| JP (1) | JPS60246665A (ja) |
| DE (1) | DE3583886D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990015442A1 (en) * | 1989-05-17 | 1990-12-13 | David Sarnoff Research Center, Inc. | Low voltage triggered snap-back device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292965A (ja) * | 1985-06-21 | 1986-12-23 | Hitachi Ltd | 半導体集積回路装置 |
| JPS62200767A (ja) * | 1986-02-28 | 1987-09-04 | Toshiba Corp | Ｍｏｓ型半導体装置 |
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| IT1215131B (it) * | 1986-12-03 | 1990-01-31 | Sgs Microelettronica Spa | Protezione dei circuiti integrati contro scariche elettrostatiche |
| JPH0616558B2 (ja) * | 1987-01-28 | 1994-03-02 | 三菱電機株式会社 | 半導体装置の入力保護装置 |
| US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
| US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
| US5043782A (en) * | 1990-05-08 | 1991-08-27 | David Sarnoff Research Center, Inc. | Low voltage triggered snap-back device |
| GB2257685A (en) * | 1991-06-01 | 1993-01-20 | James Thomas Engineering Limit | Tower support systems |
| KR930005184A (ko) * | 1991-08-21 | 1993-03-23 | 김광호 | 정전기 전압 방지용 반도체 장치 |
| JPH05298889A (ja) * | 1992-04-15 | 1993-11-12 | Nec Corp | 保護回路 |
| US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
| US5729419A (en) * | 1995-11-20 | 1998-03-17 | Integrated Device Technology, Inc. | Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777216A (en) * | 1972-10-02 | 1973-12-04 | Motorola Inc | Avalanche injection input protection circuit |
| US3819952A (en) * | 1973-01-29 | 1974-06-25 | Mitsubishi Electric Corp | Semiconductor device |
| US3967295A (en) * | 1975-04-03 | 1976-06-29 | Rca Corporation | Input transient protection for integrated circuit element |
| JPS54116887A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Mos type semiconductor device |
| JPS5627969A (en) * | 1979-08-17 | 1981-03-18 | Hitachi Ltd | Mos semiconductor device |
| JPS6048106B2 (ja) * | 1979-12-24 | 1985-10-25 | 富士通株式会社 | 半導体集積回路 |
| JPS56118349A (en) * | 1980-02-22 | 1981-09-17 | Fujitsu Ltd | Semiconductor device |
| JPS58138074A (ja) * | 1982-02-12 | 1983-08-16 | Toshiba Corp | 入力保護回路 |
| DE3378807D1 (en) * | 1982-10-20 | 1989-02-02 | Philips Nv | Integrated circuit comprising an input protection device |
-
1984
- 1984-05-22 JP JP59102865A patent/JPS60246665A/ja active Granted
-
1985
- 1985-05-22 EP EP85106300A patent/EP0162460B1/en not_active Expired - Lifetime
- 1985-05-22 DE DE8585106300T patent/DE3583886D1/de not_active Expired - Fee Related
- 1985-05-22 US US06/736,728 patent/US4739438A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990015442A1 (en) * | 1989-05-17 | 1990-12-13 | David Sarnoff Research Center, Inc. | Low voltage triggered snap-back device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0162460A3 (en) | 1986-12-10 |
| EP0162460A2 (en) | 1985-11-27 |
| US4739438A (en) | 1988-04-19 |
| EP0162460B1 (en) | 1991-08-28 |
| DE3583886D1 (de) | 1991-10-02 |
| JPH0244150B2 (ja) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60246665A (ja) | 入力保護装置 | |
| US4261004A (en) | Semiconductor device | |
| JPS6354762A (ja) | 半導体集積回路装置 | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPH11145454A (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JPS58119648A (ja) | 半導体集積回路装置 | |
| JPH0255953B2 (ja) | ||
| JP2003179226A (ja) | 半導体集積回路装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH01274469A (ja) | ダイオード | |
| JPH05267586A (ja) | 出力保護回路 | |
| JPS60144963A (ja) | Ｍｉｓ型半導体集積回路 | |
| JPS59189652A (ja) | 半導体集積装置 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS61100954A (ja) | 半導体装置 | |
| JPH0712060B2 (ja) | 相補型ｍｏｓデバイスの入力保護装置 | |
| JPH07240518A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JPH0774353A (ja) | 入出力保護回路 | |
| JPS61128553A (ja) | 入力保護回路 | |
| JPS58186960A (ja) | 半導体装置 | |
| JPH05175439A (ja) | 半導体静電保護回路 | |
| JPH0680801B2 (ja) | 入力保護装置 | |
| JPS5969957A (ja) | 出力保護装置 | |
| JPH03209878A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS63161658A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |