JPS6048106B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS6048106B2
JPS6048106B2 JP54167825A JP16782579A JPS6048106B2 JP S6048106 B2 JPS6048106 B2 JP S6048106B2 JP 54167825 A JP54167825 A JP 54167825A JP 16782579 A JP16782579 A JP 16782579A JP S6048106 B2 JPS6048106 B2 JP S6048106B2
Authority
JP
Japan
Prior art keywords
transistor
gate
voltage
input terminal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54167825A
Other languages
English (en)
Other versions
JPS5690555A (en
Inventor
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54167825A priority Critical patent/JPS6048106B2/ja
Priority to EP80304549A priority patent/EP0032018B1/en
Priority to DE8080304549T priority patent/DE3064607D1/de
Priority to US06/219,893 priority patent/US4423431A/en
Publication of JPS5690555A publication Critical patent/JPS5690555A/ja
Publication of JPS6048106B2 publication Critical patent/JPS6048106B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、絶縁基板上に島状の半導体領域（アイランド
）を形成して所要とする回路素子を構成した５０５構造
の半導体集積回路、特にその内部回路入力段に設けられ
る絶縁ゲート型トランジスタのゲートを高電圧から保護
する保護回路に関する。
一般にバルク型つまりシリコン（Ｓｉ）基板使用のＭＯ
ＳＩＣでは、第１図に示すように、内部回路Ａの入力端
ＩＮから高電圧が加わるのを防止するために、保護回路
Ｂを設ける。
これはＭＯＳトランジスタＴ。のゲート絶縁膜（例えば
ＳｉＯ。）が７００Ａ程度と薄く、入力端ＩＮからの静
電気等による高電圧でそのゲートが絶縁破壊する虞れが
あるためで、これを防止するために保護回路Ｂに抵抗値
ＩＫΩ程度の直列抵抗Ｒ、および、トランジスタＴ２の
ゲートとアース間に接続される保護用のトランジスタＴ
ｉを設ける。トランジスタＴｌもＭＯＳ構造であるが、
このゲート絶縁膜には厚さ７０００Ａ程度のフィールド
酸化膜を用い、且つゲート電極には配線系統に用いられ
るアルミニウム層を用いる。従つて、保護用のトランジ
スタＴｌのしきい値はシリコンゲートを用いた内部トラ
ンジスタＴ２の１晧程度となり、（ＴｌのＶｔｈは１０
〜１５〔Ｖ〕、Ｔ２のそれは０．８〔Ｖ〕程度）、通常
動作時にはトランジスタＴｌはオフであるが入力端■に
異常な電圧が印加されるとオンとなつて抵抗Ｒ、に電圧
降下を生じさせ、トランジスタＬのゲートを低電位に保
つてこれを保護する。ところでＳＯＳＩＣでは第２図に
示すように、サファイア等の絶縁基板２上にシリコン半
導体層を成長し活性領域つまり素子形成領域の周囲のフ
ィールド部分はエッチングして除去するか又は半分程エ
ッチングしたのち酸化して二酸化シリコンの絶縁層１４
として活性領域をアイランド化し、該アイランド４表面
中央部にゲート絶縁膜１０および多結晶シリコンのゲー
ト電極１２を設け、これ″をマスクとして不純物拡散ま
たはイオン打込みしてソース、ドレイン領域６、８を形
成して１つのＭＯＳトランジスタを形成する。
このトランジスタを第１図の内部回路Ａのトランジスタ
Ｔ。として用いることに問題はないが、保護回路Ｂのト
ラｉンジスタＴ、としてはゲート絶縁膜１０が薄くゲー
ト耐圧が低いので自身が破壊してしまう恐れがあり、不
適当である。そこでバルク型のＭＯＳＩＣと同様にアイ
ランド４周囲の厚いフィールド酸化膜１４を利用して第
１図と同様のトランジスタＴ１を形成したいところであ
るが、ＳＯＳ構造では酸化膜１４の直下は絶縁基板２で
あつてシリコン半導体部分が存在しないため、これは不
可能である。このためＳＯＳＭＯＳＩＣの保護回路Ｂと
しては一般に第３図のような回路が用いられる。
これは直列抵抗Ｒ１の他に、内部回路Ａと同様の２つの
シリコンゲートＭＯＳトランジスタＴ３，Ｔ４（いずれ
もｐチャネルを想定する）を用いたもので、トランジス
タＴ３は、入力端１Ｎへ抵抗Ｒ１を介して接続されたト
ランジスタＴ２のゲートＧ２と正電湧■Ｃｃとの間に、
またトランジスタＴ４は該ゲートＧ２とアースとの間に
接続される。そして、トランジスタＴ３のゲートはその
ソースと共に電源Ｖｃｃへ、トランジスタＴ４のゲート
はそのソースと共にゲートＧ２へ接続される。従つて正
常時つまり入力端ＩＮの電圧Ｖｉが電源Ｖｃｃとグラン
ドとの間のレベルにある状態ではトランジスタＴ３，Ｔ
４はいずれもオフである。電圧ＶｊがＶｉ＞Ｖｃｃ〉０
またはＶｉがＶｉ（０になると、詳しくは電圧ＶｉがＶ
ｃｃ＋１Ｖｔｈ３１（■Ｔｈ３はトランジスタＴ３のし
きい値電圧）を越えた時にトランジスタＴ３はオンにな
り入力端１Ｎからの電圧Ｖｉを電源Ｖｃｃ側へ落し、ま
た入力端１Ｎの電圧が−１Ｖｔｈ４！（Ｖｔｈ４はトラ
ンジスタＴ４のしきい値電圧）以下に低下した時はトラ
ンジスタＴ，がオンになつて入力端１Ｎへ電圧をアース
へ落す。トランジスタＴ３，Ｔ４としてはｎチャネル型
としてもよく、その場合はゲートをＴ３ではＧ２側へ、
Ｔ，ではアース側へ接続すればよい。このようにして内
部回路ＡのトランジスタＴ２のゲートを保護するのであ
るが、トランジスタＴ３，Ｔ，のゲート絶縁膜は内部回
路のトランジスタＴ２と同様に薄いので、入力端１Ｎに
高電圧が加わればトランジスタＴ３，Ｔ４のドレイン、
ゲート間が絶縁破壊される虞れが多分にある。本発明は
フィールド酸化膜を利用できないというＳＯＳ構造特有
の問題点を処理して保護用トランジスタを製造工程を複
雑化することなく構成しようとするもので、入力端子と
被保護素子の入力端子との間に挿入された第１の抵抗と
、ドレイン又クはソースが前記被保護素子の入力端子に
接続され、ソース又はドレインが基準電位に接続された
ＭＩＳ型トランジスタと、前記ＭＩＳ型トランジスタの
ゲートと前記入力端子との間に挿入された容量と、前記
ＭＩＳ型トランジスタのゲートと前記基準電位との間に
挿入された第２の抵抗又はダイオードとを備えてなるこ
とを特徴とするが、以下図示の実施例を参照しながらこ
れを詳細に説明する。
第４図ａ−ｃは本発明の一実施例を示す等価回路図、断
面図および平面図である。第４図ａにおけるトランジス
タＴ５は内部回路ＡのトランジスタＴ２と同一工程で形
成された通常のエンハンスメント形のシリケコンゲート
ＭＯＳトランジスタ）で、そのゲート絶縁膜は特に厚く
したものではない。しかし、そのゲートを１ＭΩ程度の
抵抗Ｒ２を介して接地し、且つコンデンサＣ１を介して
入力端１Ｎに接続してあり、か）る構造によりトランジ
スタＴ５に第１図のトランジスタＴ１と同等の機・能を
持たせてある。つまり、トランジスタＴ５のゲートは抵
抗Ｒ２を介して接続されているため、定常的にはトラン
ジスタＴ５はオフ状態を保つが、入力端１Ｎに高電圧が
加わると該電圧はコンデンサＣ１と、点線で示すトラン
ジスタＴ，のゲート・ソース間容量ｑ等で分圧されて該
トランジスタＴ５のゲートに加わり、これをオンにする
。トランジスタＴ５をオンにする入力過電圧は従つて容
量Ｑ，Ｃ２等の分圧比とトランジスタＴ５のしきい値電
圧により定まるから、これらを適当に設定する。トラン
ジスタＴ５がオンになれば、内部回路Ａのトランジスタ
Ｔ２のゲートへ向かう電圧はＲｌ，Ｔ５を通してアース
へ落される。この結果、トランジスタＴ２のゲートは保
護され、且つトランジスタＴ５本来のゲート絶縁膜（第
４図ｂの１０）に加わる電圧は小さいので、トランジス
タＴ５も破壊されずに済む。この素子の具体的な構造は
第４図Ｂ，ｅに示す通りである。
第４図ｂに示すようにトランジスタＴ５は第２図と同様
の断面構造を有するが、そのシリコンゲート１２上には
ＰＳＧ（リンシリケートガラス）膜１６が被着され、更
に該膜上にアルミニウム電極１８が設けられる。ＰＳＧ
膜１６はＩＣ製造工程においてアルミニウム配線の下地
絶縁層として一般的に用いられるもので、これを誘電体
として用いそしてアルミウム配線の一部を電極１８とす
ることで該電極１８とゲート電極１２との間にコンデン
サＣ１を形成する。トランジスタＴ５のソース６はアル
ミニウム配線２０で接地（ＧＮＤ）一般化して言えは基
準電位され、またドレイン８は抵抗Ｒ１を通してアルミ
ウム配線２２で入力端１Ｎに接続されると共にアルミニ
ウム配線２４で内部回路のトランジスタＴ２のゲートに
接続される。
トランジスタＴ５のゲートは抵抗Ｒ２を介して接地され
るが、第４図ｂではこれを省略してある。第４図ｃはこ
れを平面的に示すもので、抵抗Ｒ１はドレイン８につら
なる拡散抵抗であり、その両端は点Ｐｌ，Ｐ２で配線２
２，２４にコンタクトされる。また抵抗Ｒ２は多結晶シ
リコンゲート１２の一部を延長した拡散抵抗であり、そ
の一端は点Ｐ，で配線２０にコンタクトされる。そして
、アルミニウム電極１８は配線２２の一端部をゲート１
２上に、且つソースおよびドレイン６，８と一部重複す
るように延ばしたものである。尚、点Ｐ４はソース６と
配線２０をコンタクトする部分てあり、またゲート酸化
膜１０およびＰＳＧ膜１８は図面上省略されている。抵
抗Ｒｌ，Ｒ２は高抵抗金属材料を蒸着、パターニングし
てなるものでもよい。この第４図ｂを見ると、ゲート電
極１２を除去して高いＰＳＧ膜１６のみとし、この上に
電極１８を取付けても第１図のフィード絶縁膜利用の高
■Ｔｈ保護用トランジスタが得られることが分る。
しかし前述のようにソース・ドレイン拡散はゲート電極
をマスクとしてセルフアラインで行なつており、ゲート
電極１２を除去したのではソース・ドレイン拡散が不可
能となり、又はそのための特別の工程を必要としてＳＯ
ＳＭＯＳＩＣ製造工程を乱すことになる。従つてこの第
４図ｂに示すスタツクドゲート型の保護用トランジスタ
は、その４，６，８，１０，１２各部分は内部回路のト
ランジスタ素子と全く同じであり、ＰＳＧ膜１６も配線
絶縁用に被着されるものであり、電極１８は該配線の一
部であり、ＳＯＳＭＯＳＩＣ製造工程を全く乱すことが
ない。第５図Ａ，ｂは本発明の他の実施例を示す等価回
路図および要部断面図である。
この実施例は第４図ａの抵抗Ｒ２をダイオードＤ１に置
き換えたもので、同図ｂのようにダイオードＤ１のアノ
ード側（ｐ＋型領域２６）を配線２０（第４図ｃ参照）
を通して接地し、且つそのカソード側（ｎ＋型領域２８
）をゲート電極を構成する酎型多結晶シリコン層１２の
端部に接続したものである。なおフィールド絶縁として
アイランドと同じ厚みの二酸化シリコンを用いる場合は
、ｎ＋層１２等は当然該二酸化シリコン層上にのること
になる。このダイオードＤ１はリークが多くかつ低電圧
で簡単にブレークダウンするので、トランジスタＴ５の
ゲートは定常的には接地電位に保たれた該トランジスタ
Ｔ５はオフにとどまり、そして入力端１Ｎに高電圧が加
わればダイオードＤ１はブレークダウンし、そのカソー
ド・アノード間電圧をトランジスタＴ５のゲートへ印加
するので第４図と同様の動作が行なわれる。以上述べた
ように本発明によれば、ＳＯＳＭＯＳＩＣの内部回路を
保護する回路を、内部回路形成時の工程を何ら変更する
ことなく該工程で同時に、且つバルク型のＭＯＳＩＣに
おける保護回路と等価に形成できる利点がある。
【図面の簡単な説明】
第１図はシリコン基板使用のＭＯＳＩＣにおける保護回
路の回路図、第２図はＳＯＳ構造のＭＯＳト・ランジス
タを示す断面図、第３図はＳＯＳＩＣにおける従来の保
護回路の一例を示す回路図、第４図Ａ，ｂ，ｃは本発明
の一実施例を示す等価回路図、断面図および平面図、第
５図Ａ，ｂは本発明の他の実施例を示す等価回路図およ
び要部面図でフある。 図中、Ａは内部回路、Ｔ２はその入力段のＭＯＳトラン
ジスタ、Ｂは保護回路、Ｒｌ，Ｒ２は抵抗、Ｃ１はＰＳ
Ｇ膜を用いたコンデンサ、Ｔ５は内部回路と同様のトラ
ンジスタ、２は絶縁基板、４はシリ５コンアイランド、
１０はゲート絶縁膜、１２はシリコンゲート、１６はＰ
ＳＧ膜、１８はアルミニウム電極である。

Claims (1)

    【特許請求の範囲】
  1. １ 入力端子と被保護素子の入力端子との間に挿入され
    た第１の抵抗と、ドレイン又はソースが前記被保護素子
    の入力端子に接続され、ソース又はドレインが基準電位
    に接続されたＭＩＳ型トランジスタと、前記ＭＩＳ型ト
    ランジスタのゲートと前記入力端子との間に挿入された
    容量と、前記ＭＩＳ型トランジスタのゲートと前記基準
    電位との間に挿入された第２の抵抗又はダイオードを備
    えてなることを特徴とする半導体集積回路。
JP54167825A 1979-12-24 1979-12-24 半導体集積回路 Expired JPS6048106B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP54167825A JPS6048106B2 (ja) 1979-12-24 1979-12-24 半導体集積回路
EP80304549A EP0032018B1 (en) 1979-12-24 1980-12-17 Semiconductor integrated circuit device
DE8080304549T DE3064607D1 (en) 1979-12-24 1980-12-17 Semiconductor integrated circuit device
US06/219,893 US4423431A (en) 1979-12-24 1980-12-24 Semiconductor integrated circuit device providing a protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54167825A JPS6048106B2 (ja) 1979-12-24 1979-12-24 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS5690555A JPS5690555A (en) 1981-07-22
JPS6048106B2 true JPS6048106B2 (ja) 1985-10-25

Family

ID=15856786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54167825A Expired JPS6048106B2 (ja) 1979-12-24 1979-12-24 半導体集積回路

Country Status (4)

Country Link
US (1) US4423431A (ja)
EP (1) EP0032018B1 (ja)
JP (1) JPS6048106B2 (ja)
DE (1) DE3064607D1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533846A (en) * 1979-01-24 1985-08-06 Xicor, Inc. Integrated circuit high voltage clamping systems
JPS5780774A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPS57211272A (en) * 1981-06-23 1982-12-25 Toshiba Corp Semiconductor device
IT1211141B (it) * 1981-12-04 1989-09-29 Ates Componenti Elettron Circuito limitatore-trasduttore disegnali in alternata codificati in forma binaria, come stadio d'ingresso di un circuito integrato a igfet.
JPS58119670A (ja) * 1982-01-11 1983-07-16 Nissan Motor Co Ltd 半導体装置
US4480196A (en) * 1982-05-21 1984-10-30 Northern Telecom Limited Input protection circuits for integrated circuit devices
US4786956A (en) * 1982-10-20 1988-11-22 North American Philips Corporation, Signetics Division Input protection device for integrated circuits
EP0106417B1 (en) * 1982-10-20 1988-12-28 Koninklijke Philips Electronics N.V. Integrated circuit comprising an input protection device
JPS59181679A (ja) * 1983-03-31 1984-10-16 Nippon Denso Co Ltd 半導体装置
US4581672A (en) * 1983-08-31 1986-04-08 National Semiconductor Corporation Internal high voltage (Vpp) regulator for integrated circuits
JPS60170965A (ja) * 1984-02-16 1985-09-04 Seiko Instr & Electronics Ltd 保護回路
US4745450A (en) * 1984-03-02 1988-05-17 Zilog, Inc. Integrated circuit high voltage protection
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS60246665A (ja) * 1984-05-22 1985-12-06 Nec Corp 入力保護装置
IT1214606B (it) * 1985-05-13 1990-01-18 Ates Componenti Elettron Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos.
US4808861A (en) * 1986-08-29 1989-02-28 Texas Instruments Incorporated Integrated circuit to reduce switching noise
USRE37477E1 (en) * 1987-11-06 2001-12-18 Sgs-Thomson Microelectronics, Inc. Integrated circuit protected against electrostatic discharges, with variable protection threshold
FR2623018B1 (fr) * 1987-11-06 1990-02-09 Thomson Semiconducteurs Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable
US4855620A (en) * 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
US6124625A (en) * 1988-05-31 2000-09-26 Micron Technology, Inc. Chip decoupling capacitor
US4916572A (en) * 1989-02-27 1990-04-10 Teledyne Industries, Inc. Circuitry for protecting against load voltage transients in solid state relay circuits
US4931778A (en) * 1989-02-27 1990-06-05 Teledyne Industries, Inc. Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits
US4924344A (en) * 1989-02-27 1990-05-08 Teledyne Industries, Inc. Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits
US5189588A (en) * 1989-03-15 1993-02-23 Matsushita Electric Industrial Co., Ltd. Surge protection apparatus
US5173755A (en) * 1989-05-12 1992-12-22 Western Digital Corporation Capacitively induced electrostatic discharge protection circuit
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
JP2555890B2 (ja) * 1989-08-14 1996-11-20 日本電気株式会社 半導体集積回路の入力保護装置
US5436183A (en) * 1990-04-17 1995-07-25 National Semiconductor Corporation Electrostatic discharge protection transistor element fabrication process
US5166557A (en) * 1991-01-02 1992-11-24 Texas Instruments Incorporated Gate array with built-in programming circuitry
JP3199808B2 (ja) * 1991-05-14 2001-08-20 セイコーインスツルメンツ株式会社 半導体集積回路装置
US5301084A (en) * 1991-08-21 1994-04-05 National Semiconductor Corporation Electrostatic discharge protection for CMOS integrated circuits
US5301081A (en) * 1992-07-16 1994-04-05 Pacific Monolithics Input protection circuit
US5276582A (en) * 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5598313A (en) * 1994-12-23 1997-01-28 International Business Machines Corporation Electrostatic discharge suppression circuit for integrated circuit chips
US5563525A (en) * 1995-02-13 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd ESD protection device with FET circuit
JP2770784B2 (ja) * 1995-05-31 1998-07-02 日本電気株式会社 シリコン・オン・インシュレータ半導体装置
US5708288A (en) * 1995-11-02 1998-01-13 Motorola, Inc. Thin film silicon on insulator semiconductor integrated circuit with electrostatic damage protection and method
GB2308731A (en) * 1995-12-22 1997-07-02 Motorola Gmbh Semiconductor device with electrostatic discharge protection
US5726844A (en) * 1996-04-01 1998-03-10 Motorola, Inc. Protection circuit and a circuit for a semiconductor-on-insulator device
US5683918A (en) * 1996-04-01 1997-11-04 Motorola, Inc. Method of making semiconductor-on-insulator device with closed-gate electrode
US5717560A (en) * 1996-08-23 1998-02-10 Intel Corporation ESD protection device using static capacitance coupling between drain and gate
US5773326A (en) * 1996-09-19 1998-06-30 Motorola, Inc. Method of making an SOI integrated circuit with ESD protection
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
US6046897A (en) * 1997-09-29 2000-04-04 Motorola, Inc. Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection
US5959488A (en) 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US6114756A (en) 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6369994B1 (en) 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US6208191B1 (en) 1998-10-29 2001-03-27 Microchip Technology Incorporated Positive and negative voltage clamp for a wireless communication input circuit
US6323522B1 (en) * 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
US6188122B1 (en) 1999-01-14 2001-02-13 International Business Machines Corporation Buried capacitor for silicon-on-insulator structure
JP2001060663A (ja) * 1999-08-20 2001-03-06 Nec Corp 半導体集積回路装置
US6583972B2 (en) 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
US6587321B2 (en) 2000-07-13 2003-07-01 Broadcom Corporation Methods and systems for improving ESD clamp response time
US6498372B2 (en) 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US20040105202A1 (en) * 2002-12-03 2004-06-03 Industrial Technology Research Institute Electrostatic discharge protection device and method using depletion switch
US6781502B1 (en) * 2003-05-06 2004-08-24 Semiconductor Components Industries, L.L.C. Method of forming a protection circuit and structure therefor
US7439592B2 (en) * 2004-12-13 2008-10-21 Broadcom Corporation ESD protection for high voltage applications
US7505238B2 (en) * 2005-01-07 2009-03-17 Agnes Neves Woo ESD configuration for low parasitic capacitance I/O
JP2007273689A (ja) * 2006-03-31 2007-10-18 Denso Corp 半導体装置
EP2104450A1 (en) * 2007-01-17 2009-09-30 Lerner Medical Devices, Inc. Light source and fiber optic brush for light delivery
US20080172114A1 (en) * 2007-01-17 2008-07-17 Lerner Medical Devices, Inc. Phototherapy handpiece
EP2120762A1 (en) * 2007-01-17 2009-11-25 Lerner Medical Devices, Inc. Fiber optic phototherapy device
WO2008088795A2 (en) * 2007-01-17 2008-07-24 Lerner Medical Devices, Inc. Fiber optic brush for light delivery
WO2010112971A2 (en) 2009-03-31 2010-10-07 Freescale Semiconductor, Inc. Integrated protection circuit
US8045306B2 (en) * 2009-10-16 2011-10-25 Himax Technologies Limited Electrical-overstress protection circuit for an integrated circuit
US7911752B1 (en) 2009-10-29 2011-03-22 Ememory Technology Inc. Programming PAD ESD protection circuit
KR101936921B1 (ko) * 2012-08-28 2019-01-11 에스케이하이닉스 주식회사 반도체 소자의 안티퓨즈 및 그의 형성 방법
US9153958B2 (en) * 2013-08-15 2015-10-06 Nxp B.V. Bias-insensitive trigger circuit for bigFET ESD supply protection
CN110825692B (zh) * 2019-10-08 2024-01-23 深圳市稳先微电子有限公司 片上系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757145A (en) * 1972-06-30 1973-09-04 Itt Integrable igfet circuit
US3777216A (en) * 1972-10-02 1973-12-04 Motorola Inc Avalanche injection input protection circuit
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
JPS5372472A (en) * 1976-12-08 1978-06-27 Nec Corp Semiconductor device
JPS54159188A (en) * 1978-06-06 1979-12-15 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
DE3064607D1 (en) 1983-09-22
EP0032018A1 (en) 1981-07-15
JPS5690555A (en) 1981-07-22
EP0032018B1 (en) 1983-08-17
US4423431A (en) 1983-12-27

Similar Documents

Publication Publication Date Title
JPS6048106B2 (ja) 半導体集積回路
US6707118B2 (en) Semiconductor-on-insulator resistor-capacitor circuit
JPH0214792B2 (ja)
US5087955A (en) Input-output circuit of reduced device area for semicustom semiconductor integrated circuit
US4893164A (en) Complementary semiconductor device having high switching speed and latchup-free capability
US5907182A (en) Semiconductor device having element with high breakdown voltage
US4969020A (en) Semiconductor device
JP3559075B2 (ja) Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
US4922316A (en) Infant protection device
JP3033548B2 (ja) 半導体装置、静電保護素子及び絶縁破壊防止方法
US5327000A (en) Semiconductor device interconnected to analog IC driven by high voltage
US5285095A (en) Semiconductor integrated circuit with input protective transistor effective against electric surge
US20010038126A1 (en) Structure for esd protection with single crystal silicon sided junction diode
JPH0456469B2 (ja)
JPS6328500B2 (ja)
KR100290916B1 (ko) 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법
US5432369A (en) Input/output protection circuit
JPS61224348A (ja) 半導体集積回路装置
JPH0817206B2 (ja) 半導体装置
JPH0513443A (ja) 集積回路
US6544828B1 (en) Adding a poly-strip on isolation's edge to improve endurance of high voltage NMOS on EEPROM
JPH02283070A (ja) 入力保護回路を備えた半導体集積回路装置
JPH04354158A (ja) 半導体素子
JPS6237822B2 (ja)